Foundry 산업의 승자를 가린다,

Foundry 산업의 승자를 가린다,

FET WAR

Foundry 산업의 승자를 가린다, FET WAR ^2020-09

- 5G 보급기에 발생한 COVID-19는 Untact Economy로의 빠른 전환을 서두르게 하는 기회 요인으로 작용

- 빅데이터(Big Data)를 처리할 수 있는 인공지능 솔루션의 수요가 급증하며 High-end Foundry 산업은 이미 Super Cycle 진입 - 파운드리 시장에서 TSMC의 입지는 여전히 독보적이지만, 삼성전자도 IBM에 이어 nVidia 제품군 수주하며 빠르게 개선중 - TSMC와 삼성전자의 3nm 및 2nm에서의 엇갈린 로드맵으로, 2022~2024년 High-end Foundry 산업의 격변기 예상 - 미국의 대중 수출제재로 인해 화웨이와 SMIC 등 중국의 Tech 산업은 High-end 스마트폰과 파운드리 시장에서 고전 예상 - 메모리 반도체는 단기 하락 사이클이지만, 지난해에 이어 올해 CAPEX도 보수적. ’21년 업황 회복 및 CAPEX 확대 전망

 COVID-19와 미국의 대중 수출제재가 남긴 긍정적 시그널

예상치 못하게 다가온 COVID-19는 글로벌 경기 쇼크를 가져왔다. IT H/W 부문도 예외가 아니었다. 그러나 5G 보급기에 발생한 COVID-19는 비대면 경제(Untact Economy)로의 빠른 전환을 서두르게 만드는 기회 요인으로 작용하고 있다. 한편 Intel의 7nm 공정 지연은 nVidia, AMD와 같은 Fabless 회사들의 입지를 더욱 강화해 주었으며, High-end Foundry 산업의 전성기를 열어주었다. 미국의 대중 수출입 제재로 화웨이의 스마트폰 점유율은 급격한 하락 추세가 전망되며, 칭화유니그룹 과 SMIC도 향후 미국의 결정 여부에 따라 추가적인 제재를 받을 수 있을 것으로 전망된다.

 3Q보다 4Q가 더 기대되고, ’20년보다 ’21년이 더 기대되는 IT H/W

구매 측면에서 바라본 비대면 경제(Untact Economy)의 특징은 온라인 구매가 증가한다는 것이다. 과거에는 양판점에 방문 해서 세일즈맨의 설명에 좌우되는 측면이 많았지만, 이제는 온라인을 통해 본인이 정보를 수집하고 구매할 제품을 결정한다.

브랜드 파워가 높은 업체의 가성비 높은 제품을 스스로 결정해 구매하는 성향이 높아지는 것이다. 따라서 마케팅 비용도 줄 어들 수 있다. 3분기 삼성전자는 메모리 반도체의 실적 하락을 IM, CE 부문에서 충분히 커버할 수 있을 것이며, 4분기에는 Apple의 iPhone12의 생산량이 급증하며 메모리 반도체 출하량 증가, 디스플레이 실적 개선을 기대할 수 있다. 그리고 ’21년 에는 기다리던 DRAM 산업의 수급이 공급과잉에서 공급부족으로 전환될 것으로 전망한다.

 IT H/W의 회복기에 대비한 투자전략이 필요한 시점

다음 해에 투자할 CAPEX 금액은 전년 4분기 정도에 결정된다. 현재의 메모리 가격 하락 추세를 보면, 메모리 반도체 투자는 보수적인 투자기조가 유지될 가능성이 높다. 그러나 Foundry는 3nm 시대의 호황기를 준비해야 하고, 메모리 수급이 반전되

Analyst 김영우

hermes_cmu@sks.co.kr 02-3773-9244

R.A 김태진

alex.kim@sks.co.kr 02-3773-8876

SK증권 중소성장기업분석팀

윤혁진, 서충우, 나승두, 이소중, 박찬솔

반도체/디스플레이 투자 전략

 ‘20.3Q 중국 홍수로 중국내 스마트폰 출하량 및 생산량 감소, iPhone12 생산도 지연

• 중국 7월 스마트폰 판매량은 YoY -35.5%를 기록, 홍수 피해 영향권에서 벗어나지 못하며 재고 증가

• Huawei의 High-end 스마트폰에 사용될 AP와 MODEM 부족으로 글로벌 판매도 부진  유럽과 남미에서 삼성전자 반사 수혜

• 중국과의 국경 분쟁 이후 반중정서가 강해진 인도 시장에서 삼성전자 스마트폰과 피처폰 판매 호조

• Apple iPhone12도 카메라 렌즈, 모뎀, 중국홍수 여파, COVID-19로 인한 재고 누적 등 여러가지 가능성 거론되며 양산 지연

• ’20.3Q 중국과 Apple향 Mobile OLED, DRAM, NAND 등 주요 부품 판매 부진 불가피  4Q에 출하량 몰리게 될 것

 반도체 : ’20년 매우 보수적인 DRAM 투자 및 ’21년 상반기 실질 Capa 감소 예상  ‘21년 Capex 확대 적기

• 지난 2년간 DRAM 부문의 보수적인 투자로 ‘21년 하반기 DRAM 수급이 공급부족으로 돌아설 가능성은 대단히 높음

• 금년 하반기는 공급 초과 : 하반기 DRAM 신규 투자는 자제할 것으로 전망되며, 연말까지 DRAM 재고 최소화가 바람직

• ‘20.4Q 선제적 가격 인하를 통한 Amazon 등 주요 고객의 재고 확보 재개되도록 유도가 필요한 시점, Mobile 수요는 회복될 것

• ’21.1Q 삼성전자는 DRAM 13라인의 CIS 전환을 통한 실질 Capa 감소시킬 적기  연말까지 재고 최소화, 내년 상반기 Capa 감소

• 삼성전자는’20.3Q IM, CE 부문의 초호황, 20.4Q SDC의 급격한 실적 개선으로 메모리 부진 상쇄 가능

• High-end Foundry는 TSMC (3nm FinFET, 2nm GAA)와 삼성전자 (3nm GAE, 3nm GAP)의 양강구도 지속 및 업황 개선 기대

• SK하이닉스는 ’21.1Q까지 실적은 답보상태가 예상되나, 현재의 투자 기조가 이어진다면 ’21.2Q부터 실적은 빠르게 급증할 것

 디스플레이 : LCD는 호황 지속, OLED는 Mobile과 TV 모두 3Q 보다 4Q 가파른 개선

• Untact Economy의 특징 : 온라인 구매비율 급증, 세일즈맨의 역할 하락으로 브랜드파워 및 가성비 높은 삼성과 LG의 65” 4K LCD TV 초호황

• Apple의 Mobile OLED 구매는 4Q에 집중될 것이며, OLED TV는 SONY의 P/S 5 출시에 맞춘 48”/55”의 성공적 프로모션 기대

• 다만, ’21년 OLED TV 판매량을 급증시키려면 보급형 모델 확대와 패널가 인하가 필수적일 것으로 전망

Industry Analysis

Contents

Chapter 1 AI와 시스템 반도체 5

Chapter 2 FET War is coming ⁴⁸

Chapter 3 메모리 반도체 수급 전망 ³³

Chapter 4 EUV 및 국산화 수혜 확대 57

Chapter 5 더욱 중요해지는 후공정 ⁷⁸

Chapter 6 기업분석 ⁹⁰

Compliance Notice

▪작성자는 본 조사분석자료에 게재된 내용들이 본인의 의견을 정확하게 반영하고 있으며, 외부의 부당한 압력이나 간섭없이 신의성실하게 작성되었음을 확인합니다.

▪본 보고서에 언급된 종목의 경우 당사 조사분석담당자는 본인의 담당종목을 보유하고 있지 않습니다.

▪본 보고서는 기관투자가 또는 제 3자에게 사전 제공된 사실이 없습니다.

▪당사는 자료공표일 현재 해당기업과 관련하여 특별한 이해 관계가 없습니다..

▪종목별 투자의견은 다음과 같습니다.

1. AI 와 시스템 반도체

시스템 반도체를 이끄는 AI

 시스템 반도체 시장의 성장을 이끄는 것은 AI 관련 칩

• 인공지능을 필요로 하는 분야는 매우 다양  로보틱스, 자율주행, 비즈니스 인텔리전스, 스마트 팩토리, 개인 비서 등

• 초고성능 AI 구현을 위해서는 머신러닝, 딥러닝, 인공지능 플랫폼, 이미지 인식 등이 필요

• CPU, GPU, FPGA, ASIC 등의 시스템 반도체와 데이터를 수집하는 각종 센서, 그리고 결과값을 만들어내고 분석하기 위한 메모리 반도체들이 필요  바야흐로 반도체 산업의 새로운 Super Cycle이 도래

Technology

Infrastructure Application

• Robotics

• Autonomous Driving

• Business Intelligence

• Smart Factory

• Personal Assistance

• Customer Service

∙∙∙∙∙∙

• Machine Learning

• Deep Learning

• AI Platform

• Speech Recognition

• Image Recognition

• Biometric

∙∙∙∙∙∙

• AI Chips

• Sensors

• Computing

• Data

∙∙∙∙∙∙

(Intel)CPU

(NVIDIA, AMD)CPU

ASICs (Google, Horizon Robotics, Bitmain,

Cambrian…) (Xilinx, Altera,FPGA

Microsoft…)

Flexibility

Efficiency

AI chips’ role in the layers of AI

AI Chip의 성장성은 기존 제품 대비 뛰어날 것

 시스템 반도체 시장의 성장을 이끄는 것은 AI 관련 칩

• AI 구성을 위해서는 방대한 양의 정보를 처리할 HPC(High Performance Computing) 제품이 필요

• HPC를 위해서는 초고성능 대용량 서버가 필요  CPU, GPU, FPGA 등 AI 관련 반도체 수요 증가 전망

• 특히 인공지능을 위한 컴퓨팅은 단순한 서버가 아닌 최적화된 솔루션이 필요하므로 솔루션 사업 위주의 성장 전망

 4차산업혁명과 AI의 발전으로 ASIC의 시대가 도래할 것

• 기존 반도체 제품 중에서는 GPU, FPGA 등의 성장이 가파를 것이나, 향후 Google의 TPU처럼 새로운 인공지능 연산용 칩 필요

• 또한 CPU, GPU 등의 데이터 전송 속도를 최적화 하고, GPU 또는 CPU 간의 시스템 최적화 및 연결 환경 만들어줄 수 있는 네트워 킹 시스템 수요도 증가할 것

223 224

295

17 32

65

2017 2020E 2025E

AI semiconductor total available market^,, ¹$billion

Non-AI AI

240 256

362

93 88 81

7 11 19

2017 2020E 2025E

AI semiconductor total available market, %

NON-AI AI

Estimated AI semiconductor total available market CAGR, ²2017-25,%

3-4

18-19

5x

AI 반도체 시장은 기존 제품군 대비 5배 이상 빠르게 성장 예상

자료: Yole, McKinsey, SK증권

훈련 시장은 170억 달러로 시장 규모는 가장 크지만 CAGR 기준으로 성장성이 더 돋보이는 시장은 추론 시장

AI 시장 세분화

 Cloud 기반의 머신러닝, 딥러닝 시장의 고성장 예상

• 딥 러닝은 기본적으로 훈련(Training)과 추론(Inferencing) 시장으로 양분

• 훈련은 방대한 양의 데이터를 기반으로 AI를 학습시키는 과정  상당한 시간이 소모되며 추론에 비해 훨씬 복잡

• 추론은 AI가 훈련된 모델을 기반으로 유의미한 결과값을 내는 과정  AI가 서비스되는 단계로, 응답시간과 전력소모량이 중요

 훈련 시장은 이미 큰 시장, 추론의 영역은 아직은 부족하지만 성장성이 기대되는 시장

• 향후 Edge Computing이 활성화될 경우, End 기기가 빠른 시간 내에 이용자에게 결과를 내줘야 함(ex. 자율주행차)

• 충분한 훈련을 거친 AI라도 실질적으로 유의미한 시간 내에 유의미한 결과를 도출하지 못하면 현실에서 유용하기가 힘듦

• 결국 AI의 상용화를 위해서는 추론의 영역이 반드시 필요  추론 시장의 성장성은 훈련 대비 훨씬 큰 폭의 성장성 기대

Foundry

AI Chip

IP

Cloud-based

Network edge

Training

Infer

Security Automotive Smart Phones

~17 billion

~7 billion

~2 billion

~5 billion

~4 billion

~40%

~43%

~60%

~55%

~85%

Deployment Application Market Potential (2022) CAGR (2018~2022)

2

1

AI 칩의 변화

 Data Center와 Edge에 탑재될 칩은 서서히 변화할 것

• 훈련의 영역에서는 빠른 연산 능력이 가장 중요  GPU 위주에서 점차 연산 전용칩인 ASIC로 변화

• 추론은 빠른 응답 시간이 중요하나, 점차 데이터 처리도 중요해질 것  CPU 위주에서 GPU로 비중 확대될 전망

• 응답 시간과 전력 소모량이 중요한 Edge의 경우 ASIC보다는 GPU 위주로 변화할 가능성이 훨씬 높음

Data Center와 Edge에서 채용하고 있는 칩의 종류와 비중

자료: Yole, McKinsey, SK증권

15% 10% 3% 10%

97%

40%

10%

40%

50%

75%

50%

2017 2025 2017 2025

Data Center architectures. %

OTHER GPU FPGA ASIC CPU

10% 10% 10%

20% 20%

30%

70%

50%

60% 50% 70%

2017 2025 2017 2025

Edge architectures, %

데이터센터는 HPC를 위한 고성능 Chip 외에도 연산 가속화를 위한 네트워크 시스템을 구비

AI 시장 활성화에 따라 Solution의 중요성 부각

 머리가 좋아도 몸이 따라가지 못하면 무용지물

• AI의 두뇌라 할 수 있는 CPU, GPU, TPU 등이 아무리 좋아도, 막상 데이터의 전송 시간이 느리다면 전체적 성능은 그대로일 것

• AI Chip의 정보 처리 속도에 맞추어 데이터를 공급해주는 것이 중요  전송의 지연시간을 줄일 수 있는 네트워킹 시스템 필요

• 향후 AI Chip 성능을 제고 시켜줄 수 있는 네트워크 시스템과 소프트웨어 등이 결합된 Solution 사업도 성장이 기대

 NVIDIA의 Mellanox 인수는 데이터 전달 속도 향상을 위한 AI Total Solution 사업을 의미

• NVIDIA의 GPU는 병렬처리를 통한 빠른 연산이 강점이지만, GPU가 연산할 데이터를 CPU에 빠르게 전달하지 못하면 성능 하락

• 원래 CPU와 GPU는 현재 PCIe를 통해 통신하는데, PCIe 대역폭이 GPU의 연산 속도를 감당하지 못하는 경우가 많음

• Mellanox의 InfiniBand는 고성능 I/O 장비 간 연결 시 높은 throughput과 낮은 Latency 제공  데이터 전달 속도 대폭 향상

MCU와 SoC의 구조 PC vs. Mobile Architecture 비교

자료: 업계 자료, SK증권 자료: SK증권

반도체 Chip의 솔루션화

 마이크로 컴포넌트 대비 SoC가 주목을 받는 것도 솔루션화의 개념으로 생각할 수 있음

• MCU는 하나의 칩으로 구성되어 있으며 특정 작업만을 수행할 수 있도록 내부에 프로그래밍이 되어 있음

• SoC는 MCU와 비슷하지만 칩 내부에 다양한 Chip이 탑재되어 있어 MCU의 기능 뿐 아니라 다른 작업도 가능  솔루션화

• 저전력 고성능 구현을 위해 최대한 집적도를 높이면서 모든 기능을 몰아 넣으려는 Solution 개발이 중요해지고 있음을 의미

 SoC 중에서도 PC 대비 Mobile에 주목

• AI의 상용화 단계에서는 모든 세트 기기에 AI가 탑재될 것  소형 기기에도 AI가 탑재되기 위해서는 AI Chip의 소형화가 필요

• Mobile SoC에 집중하는 이유는 결국 Chip의 소형화가 필요하기 때문이며, 소형화 시 전력 소모량도 줄어 더욱 상용성 높아짐

• 최근 반도체는 저전력, 고성능을 위해 SoC, SiP 등 최대한 효율적 방법 이용하여 스마트폰, 자율주행, 로봇 등에 사용

LPDDR4 DDR4

INTEL

AMD Nvidia

AMD

Apple A Samsung Exynos Qualcomm SnapDragon

Huawei Kirin MediaTek

uniSoC

ARM Mali Apple Qualcomm Adreno

Intel의 로이히 뉴로모픽 칩 기존 칩 구조와 Intel의 NPU 구조 비교

저전력, 고효율을 위한 차세대 Chip, Neuromorphic

 뇌에서 찾은 반도체의 미래, 뉴로모픽 칩

• 인공지능 = 인간의 지능이 가진 역할을 대신하는 시스템  뇌의 연산 구조를 반도체에 적용해보자는 시도 발생

• Neuromorphic Chip = 인간의 신경계 구조를 본떠 만든 반도체 Chip  뇌의 촘촘한 병렬 구조 뉴런을 지원

• 연관된 뉴런들이 서로 연결되며, 최적화된 모델링 구조를 S/W적으로 갖추는 것이 핵심

 폰 노이만 구조의 한계를 극복하는 NPU(Neuromorphic Processing Unit)

• 기존 폰 노이만 구조는 연산장치인 CPU와 저장장치인 메모리가 전송회로인 Bus로 연결되어 작동

• CPU가 아무리 좋아도 메모리와 Bus의 성능이 받쳐주지 않으면, 데이터가 원활히 CPU로 전송이 되지 않는 병목현상 발생

• NPU는 연산과 저장 및 통신 기능이 융합된 시스템이기 때문에 병목 현상으로 인한 처리속도 저하 문제를 해결

뉴로모픽 칩의 특징

더 많은 병렬 처리

최적화된 연산구조

저전력 구현

TESLA의 FSD용 ASIC 기존 칩 구조와 Intel의 NPU 구조 비교

TESLA의 비밀, NPU

 TESLA는 자율주행차 제조기업이 아닌 Tech 기업

• TESLA의 1년 주가 수익률은 약 200% 이상, 그러나 TESLA와 비슷한 전기차 판매 대수를 자랑하는 BYD의 수익률은 77% 수준

• TESLA의 주가 향방은 단순히 전기차 판매대수로 설명이 불가  TESLA는 일반적인 자동차 제조업체와 다른 경쟁력이 있음

• TESLA는 자율주행차를 판매  인공지능에 기반한 자율주행 시스템(FSD)이 TESLA의 가장 큰 경쟁력

 TESLA의 진정한 경쟁력은 NPU

• TESLA는 자율주행에 적용하는 중앙 집중형 고성능 컴퓨터용 ASIC를 직접 설계, 연산 처리 성능은 144TOPS(초당 144조회)

• TESLA는 외부 구매 및 자체 개발한 반도체 칩들을 묶어 SoC로 만들며, 해당 SoC에는 2개의 NPU가 탑재

• TESLA의 중앙집중형 고성능 컴퓨터인 HW3.0은 2019년 초에 도입되었으며, 기존 시스템을 6년 이상 앞선 기술로 평가

TESLA가 자체 개발한 칩들로 이루어진 자율주행용 SoC

[ Source: Tesla ]

삼성전자가 GPU를 포기한 이유

지난 수개월간 삼성전자는 CPU 개발을 중단하고, GPU 분야에서 는 AMD와 협력하겠다는 발표를

하였습니다.

그렇다면 삼성이 발표했던 2030 년까지 133조원을 투입하겠다는 전략에서 73조원을 차지하는 R&D 부문의 핵심은 무엇일까요?

삼성전자의 미래는 NPU

자체개발 포기

자체개발 포기

자체역량 집중 성능개선

집중

향후 삼성전자의 Mobile SoC는 효율적이지 못했던 자체 CPU Core

개발을 중단하고, ARM의 CPU Core를 그대로 사용할 것입니다. 역시

개발이 부진했던 GPU 부문은 AMD와 손잡고 기능 개선을 한 Mobile

SoC를 출시할 것으로 전망됩니다. 그렇다면 Mobile SoC에서 삼성전

자가 갈 방향은 하나밖에 없습니다. 그것이 바로 NPU입니다. 삼성전

자는 Mobile 인공지능 시장을 첫번째 목표로, 자체 NPU 개발에 총력

을 기울이게 될 것입니다. 따라서 이번 R&D 전략 수정은 적절했다고

평가할 수 있겠습니다.

NPU 이전의 시장을 지배할 GPU

물론 ASIC과 NPU가 발달하는 동 안에는 GPGPU (General Purpose GPU)가 자율주행과 인

공지능 시장을 이끌 것입니다.

GPU는 여전히 가장 빠르게 성장 하는 인공지능(AI) 반도체 입니다.

인공지능 시대의 도래로 더 강한 AI 반도체가 지속적으로 등장할 것

중장기적으로 반도체 시장의 성장을 이끌 품목은 단연 AI 반도체입니다. AI반도체는 보다 범용 화되어 있고, S/W적으로도 잘 지원되는 CPU, GPU 등과 재프로그래밍(Reprogrammable)이 가 능한 FPGA, 그리고 Cloud 기업 위주로 자체 제작하는 전용 반도체칩인 ASIC이 성장하게 될 것 입니다. 그리고 미래의 인공지능 시장에서 최고의 경쟁력을 갖출 SoC Accelerator인 NPU 계열 의 반도체가 등장하며, 더욱 강력한 인공지능의 시대가 열리게 될 것입니다.

심층신경망 시대의 인공지능 성능의 기준  줄(Joule) 당 지능 수치가 될 것

AI는 심층신경망(DNN, Deep Neural Networks)의 폭발적인 성장으로 발전이 가속화되고 있습니다. 그러나 1) 인공지능을 활용한 서비스는 에너지를 효율적으로 사용해야 하기 때문에 전력소모를 최소화해야 하고, 2) 소비 자가 AI를 다양하게 사용하기 위해서는 “Always On” 상태를 유지해야 합니다. 그러나 스마트 디바이스는 전력 소비, 발열, 배터리 수명 등 제약조건이 많습니다. 따라서 GPGPU같은 인공지능 반도체는 물론, 스마트 디바이스 에 장착되는 시스템 반도체에서 고성능 못지 않게 중요한 것이 저전력 구현입니다. 따라서 향후 인공지능 성능의 기준은 소모되는 전력 대비 구현 가능한 지능의 수치가 될 것입니다.

[ Source: Qualcomm ]

2. FET War is coming

반도체 미세 공정의 이유

 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 구조의 구성과 구동방식

• MOSFET = 게이트에서 기판의 수직 방향으로 형성된 MOS 구조 + 수평 방향으로 형성된 FET 구조의 결합

• MOSFET은 Gate, Source Drain, Substrate의 4가지 단자로 구성, 게이트에 거는 전압을 조절하여 소스와 드레인 사이 전류 조절

• 게이트에 낮은 전압 인가 시 소스와 드레인 사이 전류가 차단되며, 높은 전압 인가 시 전류가 흐르는 방식  일종의 스위치

 미세공정화를 통해 MOSFET 구조를 작게 만드는 이유는 고성능, 저전력을 구현하기 위함

• 무어의 법칙에 따라 반도체 소자의 크기 축소되며 MOSFET의 모든 수직, 수평 방향 크기는 축소  동일 면적 내 고집적 가능

• 또한 트랜지스터 소자의 크기가 줄어들면서 처리 속도가 빨라지며, 인가해야 하는 전압의 크기가 작아짐  고성능, 저전력 구현

• 결론적으로 반도체 소자의 경박단소화는 고성능, 고용량, 저전력이라는 장점을 얻게 되며, 웨이퍼 수율도 좋아짐

Industry Analysis

MOSFET 구조 업체별 미세공정 로드맵

2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020 2021 2022 2023 2024

40/45nm 28nm 20nm 16nm

FinFET 10nm 7nm 5nm 3nm FinFET

32nm HKMG

22nm

Tri-gate 14nm

10nm FinFETSuperFinAdvanced

SuperFin 7nm+

(EUV)

7nm (EUV)

45nm 32/28nm 20nm 14nm 10nm

(EUV) 5nm

3nm GAE  GAP (GAA) (MBCFET)

40/45nm 32/28nm

HKMG 22/20nm 14nm FinFET

12nm 이후 7nm 기술 개발 중단(포기)

14nm FinFET 기술 개발 중단(포기) 28nm

45nm

14nm FinFET 28nm 20nm

PolySiON / HKMG 40nm

65nm

7nm

2nm GAA

4nm

7nm(N+1, N+2 공정) EUV 도입 불가, 미국 제재 본격화시 양산 불가

2nm

?

미세공정화에 따른 문제점, 누설 전류

 미세공정화는 전력 효율을 제고하나, 누설 전류 문제를 초래

• 미세공정화는 소자의 크기를 줄인다는 것  소자를 구성하는 모든 부분의 물리적 크기가 감소하며 관련된 값들도 반감

• 이때 문턱 전압이 감소할 경우, 인가해야하는 전압의 크기가 줄어 전력 효율 상승하나 낮은 전압에서도 전류가 통할 수 있게 됨

• 결론적으로 미세공정화는 전력 효율을 높이나, 동시에 누설 전류의 문제를 발생시킬 수 있는 양날의 검

 누설 전류가 문제가 되는 2가지 이유: 1) 전력 효율 문제, 2) 오작동 발생 가능성

• 전류가 불필요하게 통하기 때문에 전력 효율이 저하됨  소모되는 전력량 대비 반도체의 성능이 낮아진다는 의미

• 의도하지 않은 곳에서 전류가 흐를 수 있으므로, 의도하지 않은 동작이 발생  기기 오작동 발생의 원인이 됨

• 누설 전류는 반도체의 성능과 효율을 개선하기 위해 반드시 극복해야 할 과제

Industry Analysis

누설 전류에는 다양한 유형이 존재

자료: 업계 자료, SK증권

누설 전류가 발생하는 2가지 원인

1. 채널 길이의 감소

• 채널은 전류가 흐르는 영역으로, Gate에 일정 수준의 전압을 인가할 시 ‘소스’와 ‘드레인’ 사이에 형성

• 미세공정화(Scaling)를 위해 게이트의 길이를 줄이다 보면, 자연스럽게 채널의 길이도 감소

• 극도로 미세한 게이트 길이 내에서 전하를 컨트롤 하기 어려우며, 채널 길이 축소 시 전류를 차단해도 전류가 세는 현상 발생 2. Gate 크기 축소

• Gate는 소스와 드레인 사이의 채널 영역을 적절히 눌러서 전류를 조절  물이 흐르는 호스를 위에서 눌러서 물을 차단하는 개념

• 그러나 미세공정화로 게이트 크기가 작아지며 호스를 제대로 누를 수 없게 된 것  결국 물이 새는 것처럼 누설 전류가 발생

• 밑의 기판(Substrate) 부분이 너무 얇고 작다 보니, 다소 부드러워진 탓에 게이트가 채널을 제대로 누를 수 없는 문제도 발생

Industry Analysis

누설 전류가 발생하는 원인은 결국 MOSFET의 구조(Gate와 Channel 영역의 존재) 자체에 있다

누설 전류 문제를 해결하는 2가지 방안

1. FET 구조 변화를 통한 채널 길이 감소 문제 해결

• 누설 전류를 막기 위해 채널의 길이를 길게 해줄 필요가 있었으나, 채널의 길이를 길게 할 경우 소자의 크기가 도로 커지게 됨

• 채널의 길이는 줄여야 하므로 동일한 길이 내에서 소자의 효율을 높이는 방안을 고민  채널과 게이트의 접합면을 확대

• 실리콘 기판을 상어 지느러미(Fin) 모양으로 튀어나오도록 하고, 게이트가 이를 감싸도록 하여 접합면 확대  FinFET 구조 2. Gate와 Channel 사이의 절연층 소재(유전체) 변경을 통한 게이트 크기 축소 문제 해결

• 게이트와 기판 사이에는 Insulator가 존재하여 전류를 더 효율적으로 전달하거나 차단할 수 있도록 도움

• 기존에는 𝑆𝑖𝑂 ₂ Insulator를 이용했으나, 소자 크기가 작아지면서 더 효율이 좋은 소재가 필요하게 됨  High-K의 등장

• High-K는 유전율이 높은 물질을 의미하며, 쉽게 말해 배선 간 전류 차단 능력이 뛰어나고 게이트 절연 특성이 좋다는 것

Industry Analysis

Intel이 2011년 처음으로 제시했던 FinFET, Tri-gate 구조 인텔이 제시한 High-K Dielectric을 이용한 누설 전류 축소

자료: Intel, SK증권 자료: Intel, SK증권

Intel의 High-K + Metal Gate(HKMG) 도입

 초미세공정에 High-K Insulator(고유전율 절연막)의 도입은 필수적

• K는 유전 상수를 지칭, 즉 High-K는 유전율이 높은 물질. 이때 유전율이란 부도체이면서도 전류 진행을 가능케 하는 정도를 말함.

• 유전율이 높다는 것은 기존 대비 많은 전류가 흐르는 환경에서도, 효율적으로 전류를 차단할 수 있음을 의미

• 결론적으로 유전율이 높아야 게이트 길이가 짧아도, 누설 전류를 잘 차단할 수 있음  High-K는 초미세공정에 필수적

 Gate 소재도 변화, Intel은 45nm부터 HKMG를 도입

• Insulator를 High-K로 바꿔도 Gate 소재를 Si(실리콘) 계열로 유지할 경우, 금속 대비 저항 값이 수백배로 상승

• 게이트의 저항값이 높으면 게이트 전압 전달 속도가 늦어지고 결국 성능이 저하  저항값이 낮은 금속 계열 게이트를 이용

• 그러나 금속 소재는 문턱 전압을 조절하기 어려운 특성을 보유하여 누설 전류 차단에 어려움  Gate Oxide로 High-K를 적용

Industry Analysis

미세공정 수행 시 High-K 소재가 필요, 이상적 High-K를 찾기는 어려운 일 기존 MOSFET 구조와 HKMG 구조 비교

Silicon Substrate

Gate Source

Silicon Substrate

Gate Source

Insulator High-k

Insulator

Standard Silicon

Transistor High-k + Metal Gate Transistor

<기존 MOSFET 구조> <고유전율 절연막 기술>

(Metal Gate High-k dielectric)

* Intel은 2008년, 45nm부터 적용

FinFET의 도입과 필요성

 2차원의 Planar 형태에서 3차원의 FinFET 구조로 진화

• FinFET은 소스와 드레인 자체를 실리콘 핀(Silicon fin) 형태로 만들어 소스와 드레인의 높이만큼 전류가 흐를 통로를 확보

• 기존의 Planar 형태는 한쪽 면으로만 전류가 흐르나, FinFET에서는 앞, 뒤, 위쪽까지 3차원적으로 3개의 면을 통해 전류가 흐름

• 기존에는 Gate의 역할을 하는 면이 1개였다면, FinFET은 3개의 게이트(Tri-gate)가 존재

 훨씬 많은 양의 전류가 흐르도록 하면서도, 전류 차단 시 더 효율적으로 전류를 제어할 수 있는 장점이 있음

 Intel의 22nm 3D Tri-gate 도입과 삼성, TSMC의 맹추격

• Intel은 2011년 3D Tri-gate 도입을 전격 발표하며 1세대 FinFET 적용에 선두, 반면 삼성과 TSMC는 14/16nm부터 FinFET 도입

• 14nm까지는 Intel이 2세대 FinFET을 공개하며 선두의 지위를 유지하고, 삼성과 TSMC가 그 뒤를 맹추격 하는 모습

Industry Analysis

기존의 2차원 FET 구조와 3D FinFET 구조 FET 구조 변화와 유전체 변경

자료: Intel, SK증권 자료: 알기 쉬운 반도체 소자 이론(서강대학교 최우영, 2017), SK증권

Intel 수난시대, 10nm 고전과 7nm 지연

 Intel의 고전은 10nm에서 시작, 미세공정화의 한계 우려가 대두

• Intel은 2015년 14nm 2세대 FinFET 선보인 이후, 2019년 말 10nm 공정 기반의 아이스레이크(ICE LAKE) 프로세서 출시

• 그러나 ’20년 3월, Intel은 10nm 공정의 수율이 22nm보다도 떨어진다며 사실상 ‘실패’를 선언  미세공정화 한계 우려 대두

 이어진 Intel의 7nm 지연 공식 선언과 TSMC로의 발주  삼성과 TSMC의 양강체제 고착화

• 자사 제품을 자신의 Fab에서 만드는 IDM 모델 고집한 Intel은 2Q20 Conference Call에서 7nm 지연을 공식 인정

• 당초 21년으로 예정됐던 Intel의 7nm는 최소 2022~2023년으로 지연, 10nm의 경우에도 3Q20까지 본격 양산이 지연

• Intel은 7nm 지연으로 인해 차세대 제품을 TSMC의 6nm 공정으로 대규모 발주

• 향후 Intel의 외주 생산 체제로의 전환 여부는 알 수 없으나, 금번 지연 사태로 Intel은 Foundry 시장에의 재진입 어려울 것

Industry Analysis

10nm 기반의 Intel 아이스레이크 Intel은 7nm CPU의 지연을 공식 인정, 당초 계획 대비 최소 6개월 이상의 지연 발생

삼성과 TSMC의 기술 경쟁은 지속

 TSMC는 7nm부터 삼성전자 대비 공정 우위 점유

• 14nm까지만 해도 성능과 도입 시기 면에서 모두 TSMC를 앞질렀던 삼성은 10nm부터 성능 면에서 따라 잡히기 시작

• 7nm 수준에서 삼성의 7nm LPP는 고클럭 구간에서 TSMC의 N7+ 공정 대비 10~20% 수준의 전력 효율 차이를 보이기 시작

• 5nm에서는 TSMC 대비 면적과 밀도 측면에서 30% 차이가 발생  TSMC의 영업이익률이 40%에 달할 수 있는 이유

 삼성의 반격, 3nm Gate-All-Around(GAA) FET의 등장

• 7nm FinFET 공정 이후 TSMC에게 선두를 빼앗긴 삼성은 3nm부터 GAA FET 시도  4nm는 삼성의 마지막 FinFET 공정

• GAA 구조는 FinFET 대비 게이트와 채널 간 접점을 늘려 누설 전류 문제와 전력 효율 문제를 해결  TSMC 대비 구조 우위 점유

• 삼성은 3nm GAA 공정에서 1세대를 Early(3nm GAE), 이후 성능과 전력이 개선된 2세대를 Plus(3nm GAP)라 지칭

Industry Analysis

7nm 공정에서의 업체별 스펙 비교 삼성의 3nm GAA FET

자료: 업계 자료, 각 사, SK증권 자료: 삼성전자, SK증권

Intel 10nm Samsung

7nm LPP TSMC

7nm FF

Year of Production 2017 / 2018 2018 2017

Devices FinFET FinFET FinFET

Contacted Poly Pitch(CPP) (nm)

54

Metal 2 Pitch (nm) 44

36

Track Height 6.18 6.75

6.00

CPP x M2P x Tracks (nm²) 14,688 13,851 13,680

Double/Single Diffusion Break SDB DDB DDB

MTx/ mm²

106.10

HD SRAM cell size (µm²) 0.0312

0.0262

차세대 반도체 구조 GAAFET과 그 이후의 미래

 ‘미세화 한계’의 구원투수, Gate-All-Around(GAA)

• 3D Tri-gate 구조를 적용한 FinFET 역시 3nm 이하의 구간에서는 ‘단채널 효과’라는 부작용을 피할 수 없었음  구조 변화 시도

• GAA는 3D 구조에서 한 발 더 나아가, 채널의 아랫면까지 모두 게이트로 감싸, 4면에서 게이트가 채널을 컨트롤  4개의 게이트

• GAA는 유효 채널 너비(Effective gate width)를 확대함으로써 전류량을 늘리고, 채널 조절 능력을 제고

 1세대 원통형 구조의 GAE에서 진화한 차차세대 반도체 소자 구조 GAP는 MBCFET(Multi Bridge Channel FET)

• MBCFET은 가늘고 긴 와이어 형태의 GAA 구조를 발전시켜 종이처럼 얇고 긴 모양의 나노시트를 적층하는 방식

• MBCFET은 GAA 대비 유효 채널 너비 확대가 가능할 뿐 아니라, FinFET 공정과의 호환성도 높아 기존 설비와 제조 기술 활용 가능

• 다만 GAE 이후의 구조는 아직까지 MBCFET 외에도 vGAA나 hGAA 등 유망 반도체 소자 후보군이 존재

Industry Analysis

FET 구조별 특징 GAA 외에도 VFET, TFET 등 유망 반도체 소자 후보군이 존재

MOSFET 보완 혹은 대체할 수 있는 차세대 유망 반도체 소자 후보군

[ Source: ‘알기 쉬운 반도체 소자 이론(Ver 1.1)’ by 서강대학교 전자공학과 최우영 교수 ]

FET 구조의 변화와 미래 후보 기술의 변화

[ Source: Nature ]

IMEC에서 제시한 트랜지스터 로드맵

TFET : Tunnel FET

TFET (Tunnel Field Effect Transistor)

- 양자역학의 효과인 밴드간 터널링 현상을 이용하여, 기존의 MOSFET 보다 급격하게 꺼지고 켜지는 스위칭 동작을 수행하는 반도체 소자 - 구조나 물질이 MOSFET과 유사하여 유력한 대안중의 하나로 주목받고 있음 (구동 전류의 증가가 중요)

[ Source: ‘알기 쉬운 반도체 소자 이론(Ver 1.1)’ by 서강대학교 전자공학과 최우영 교수 ]

CNTFET: Carbon Nanotube FET

CNTFET (Carbon Nanotube Field Effect Transistor)

- 기존 반도체와 같은 구조를 가졌으나 채널 역할을 하는 부분이 CNT 소재로 대체된 반도체. 기존 대비 10배 이상의 효율과 3배 이상의 속도를 자랑.

- 다만 CNT의 두께가 1nm 수준으로 얇아 가공 시 초미세 공정이 필요하며, 매우 작은 CNT 수십억개를 하나하나 원하는 패턴대로 칩에 배치하기 어려움.

[ Source: MIT, IDEC ]

NCFET

NCFET (Negative Capacitance Field Effect Transistor)

- 게이트 절연막의 물질을 강유전체로 변경하여 순간적으로 음의 Capacitance 값을 얻을 수 있는 현상을 활용 - MOSFET 보다 훨씬 급격하게 ON-OFF의 스위칭 구현 (이력현상 없이 빠른 스위칭 동작을 얻어내는 것이 중요)

[ Source: ‘알기 쉬운 반도체 소자 이론(Ver 1.1)’ by 서강대학교 전자공학과 최우영 교수 ]

고이동도 MOSFET 구현 위해 Ge(게르마늄) 소재에도 관심

 Ge는 Si 대비 높은 정공/전자 이동도를 보여, 미세공정화에 더욱 유리

• 반도체 소자의 크기를 줄이는 이유는 속도의 향상을 위함이나, 크기를 줄이면 누설 전류 문제가 심화

• 그러나 원래부터 전하의 이동 속도가 빠른 소재를 이용할 경우, 소자의 크기를 줄이지 않아도 전하의 속도가 실리콘보다 빨라짐

• Ge는 Si 대비 높은 정공/전자 이동도를 보이고, Si 위에서 III-V보다도 에피택시 성장 속도가 빨라 반도체계의 유망주로 대두

 남아있는 과제는 Oxide 층의 소재

• 실리콘은 산소만 닿으면 SiO2를 형성했으며, Metal/SiO2/Si 구조는 매우 좋은 전기적 특성 보여 현재도 상용 중

• 그러나 Ge의 경우 산소와 접촉할 시 𝐺𝑒𝑂 ₂ 뿐 아니라, 𝐺𝑒𝑂 _𝑥 와 같은 불안정 물질을 형성. 𝐺𝑒𝑂 _𝑥 는 물에도 녹는 등 많은 문제 발생

• 즉 핵심은 Ge와 파트너를 이룰 Oxide 층에 대한 연구  현재 금속 계열을 포함한 다양한 종류의 Oxide층이 연구되고 있음

Industry Analysis

기판 부분에 Ge을 적용하는 개념

자료: 업계자료, SK증권

과거부터 다양한 논의 많았지만, 차세대 소재 채택 가능 여부가 중요

[ Source: Intel ]

삼성에 맞서는 TSMC, 2nm FinFET을 GAA로 전환

 TSMC는 당초 FinFET으로 발표했던 기존의 2nm 로드맵을 GAAFET으로 전환

• TSMC는 당초 2nm까지 FinFET을 유지하겠다 발표했으나, 최근 3nm 로드맵은 유지하되 2nm는 GAA 구조 전환을 선언

• TSMC는 대만 신주시(新竹市)에 2nm 공장을 건설할 계획이며, 공정 개발을 선점하기 위해 엔지니어 8천명을 투입

• 시장은 TSMC가 2022년 말까지 3nm 칩 양산에 돌입하고, 2023~2024년에 2nm 양산을 시작할 것으로 전망

 공정 로드맵 상의 우위는 빼앗겼으나, 실질적인 성능 차이는 크지 않을 수 있다

• TSMC는 2nm 로드맵을 선점했지만, 이것이 공정 우위를 의미하지는 않음  삼성전자의 3nm는 GAE와 GAP로 구분되기 때문

• 삼성은 3nm부터 GAA를 적용, 차세대 공정에서는 TSMC 앞설 것  TSMC는 2nm 진행 시 GAA 전환에 난항을 겪을 것으로 예상

• 또한 TSMC의 2nm GAA는 삼성의 3nm GAP와 실질 성능이 유사할 것으로 전망. 단 공정 차이로 인한 최소한의 성능 차는 존재

Industry Analysis

TSMC는 삼성전자에 한 발 앞서 2nm 로드맵을 발표 삼성의 3nm GAA FET 계획, GAE 달성 이후 GAP 예정

자료: 중관춘온라인(中关村在线), SK증권 자료: 삼성전자, SK증권

이대로 무너질 수 없는 Intel, Super Fin의 등장

 Intel은 FinFET을 지속 유지하되, Super Fin이라는 구조로 기존 기술을 대폭 향상

• Intel이 공개한 Super Fin은 기존 10nm 공정을 그대로 유지하면서 트랜지스터 구조와 인터커넥트를 개선해 전력 소모를 줄인 것

• 개선 방식은 크게 3가지, 1) 트랜지스터 소재 자체의 저항을 낮추고, 2) 패널에 더 많은 전류가 빠르게 흐르도록 했으며, 3) 게이트를 통과하는 핀도 게이트와 5개의 면으로 맞닿도록 설계하여 전류 흐름을 보다 정밀하게 통제

• 결론적으로 새로운 구조는 전하 운반체의 이동 속도를 향상시켰으며, 게이트 저항을 30% 가량 낮추게 됨

 3Q20 Intel의 10nm의 본격 양산과 Super Fin 구조 전환

• 기존에 일부에만 10nm를 적용하고 대부분 14nm로 생산하던 체제를 3Q20부터 10nm 중심으로 전환  10nm의 본격 양산

• 현재 타이거레이크(Tiger Lake)부터 Super Fin 구조를 순차적으로 적용할 계획이며, 이후에도 해당 구조를 유지할 전망

Industry Analysis

Intel이 제시한 새로운 FinFET 구조, Super Fin = Redifined FinFET + Super MIM Capacitor

FinFET에서 지체된 인텔의 공정

2014 2015 2016 2017 2018 2019 Today Future

Intel 14nm

+

Intel 10nm

+

+

+

Intel 10nm

SuperFin

Intel 7nm

Enhanced SuperFin

Intel은 원래부터 FinFET 구조를 계속해서 수정해가며 공정을 진행 했습니다. FinFET이 지속 향상되고 있다는 것은 긍정적이지만, 이는 달리 달하면 Intel은 결국 FinFET 구조에서 공정이 발전하지 못하고 있다는 의미로 해석이 됩니다.

[ Source: Intel ]

Intel이 Lakefield에 적용한 3차원 적층 패키지 기술

Scaling에 실패한 Intel은 Back-end 강조

 Intel은 Super Fin과 함께 3D 적층 기술인 ‘포베로스’를 강조

• Intel은 ‘인텔 하이브리드 기술(Intel Hybrid Technology)’이 적용된 CPU, 코드명 ‘레이크필드(Lakefield)’ 출시

• 인텔 하이브리드 CPU는 인텔의 독자적 3차원 적층 패키지 기술인 ‘포베로스’와 PoP(Package on Package) 기술 이용해 만든 칩

• 포베로스로는 2개의 Logic Die와 2개의 DRAM 레이어를 적층하여 최대 56% 더 작은 패키지를 구현, 성능은 기존 10세대보다 낮 지만 전력 소모를 크게 줄임  당초 일부 저전력 모바일 CPU에나 적용될 것으로 전망됐으나, 앨더 레이크에도 적용할 계획 발표

 Back-end에 대한 대대적 변화로 Front-end의 부진을 만회

• Intel은 앨더레이크를 Enhanced Super Fin 10nm 공정으로 제조한 뒤, 자사 후공정 기술 적용해 하이브리드 CPU로 출시할 계획

• 성능은 고성능 코어를 추가하여 향상시키되, 전력 소모를 줄이기 위해 Back-end 부문을 적극 활용하겠다는 전략

Industry Analysis

Intel은 제조경쟁력을 회복할 수 있을까

 반도체의 Scaling이 진행될수록 FinFET 구조는 GAA 대비 한계를 보일 것  인텔도 FET 구조 변경이 불가피

• GAA가 MBCFET까지 발전을 할 경우, 전류 차단 능력에 있어 FinFET은 GAA 대비 근본적인 한계를 보일 수 밖에 없음

• Scaling이 진행될수록 단채널 효과는 더욱 심화  유효 채널 너비를 확대하는 데에 FinFET은 MBCFET 대비 불리

• TSMC는 2024년까지 2nm GAA 전환을 선언  2024년부터는 Intel 역시 삼성의 MBCFET과 유사한 HNS 개발 로드맵은 보유

• 그러나 미세공정화도 진행하지 못하고 있는 상황에서 FET 구조 변경 및 Scaling을 동시에 성공시킬 수 있을지는 미지수

 Intel의 외주 생산 전환 시, Foundry Super Cycle은 더욱 앞당겨질 것

• Intel이 FinFET을 포기하고 GAA 전환하며 외주 생산 체제에 돌입한다면, Foundry Shortage는 더욱 심화  Super Cycle의 도래

• Intel이 자체 생산을 지속한다 하더라도, AI와 IoT, Edge Computing의 영향으로 High-end Foundry의 Super Cycle은 예정된 미래

Industry Analysis

Intel 역시 MBCFET 도입 계획은 있으나, 가시성이 떨어짐

Logic/Foundry Technology Roadmap

2010 2011 2012 2013 2014 2015 2016 2017 2018 2019 2020 2021 2022 2023 2024

40/45nm 28nm 20nm 16nm

FinFET 10nm 7nm 5nm 3nm FinFET

32nm HKMG

22nm

Tri-gate 14nm

10nm

FinFET

SuperFin

Advanced SuperFin 7nm+

(EUV)

7nm (EUV)

45nm 32/28nm 20nm 14nm 10nm

(EUV) 5nm

3nm GAE  GAP (GAA) (MBCFET)

40/45nm 32/28nm

HKMG 22/20nm 14nm FinFET

12nm 이후 7nm 기술 개발 중단(포기)

14nm FinFET 기술 개발 중단(포기) 28nm

45nm

14nm FinFET 28nm 20nm

PolySiON / HKMG 40nm

65nm

7nm

2nm GAA

4nm

7nm(N+1, N+2 공정)

2nm

?

주요 기업 Logic IC 로드맵

28 20 14 10 7 5 3.5 2.5 1.75

0.71 0.70 0.71 0.70 0.71 0.70 0.71 0.70

Company 2014 2015 2016 2017 2018 2019 2020 2021 2022 2023 2024 2025

Intel 14(FF)

54.22 10(FF)

106.10 7(FF) 208.05

(HNS/FS) 5 405.17

3.5(CFET /VFET) 501.26 Samsung 14(FF)

34.68 10(FF)

54.55 7(FF)

100.59 5(FF)

133.56 3.5(HNS) 202.85

(HNS/FS) 2.5 345.95

(CFET/ 1.75 VFET) 428.00

TSMC 16(FF)

36.06 10(FF)

55.10 7(FF)

101.85 5(FF)

185.46 3.5(FF)

266.31

(HNS/FS) 2.5 374.00

(CFET/ 1.75 VFET) 462.70

Company nodes and device types by year with transistor density Self consistent node name series

FF = FinFET, HNS = Horizontal Nanosheet, HNS/FS = Forksheet HNS

CFET = ComplimentaryFET with 2 decks, VFET = VerticalFET

기업별 7nm 공정 비교

GF 7LP Intel 10nm Samsung 7nm LPP TSMC 7nm FF

Year of Production 2018 2017 / 2018 2018 2017

Devices FinFET FinFET FinFET FinFET

Contacted Poly Pitch(CPP) (nm) 56 54 57 [1] 57 [1]

Metal 2 Pitch (nm) 40 44 36 40

Track Height 6.00 6.18 6.75 6.00

CPP x M2P x Tracks (nm

) 13,400 14,688 13,851 13,680

Double/Single Diffusion Break DDB SDB DDB DDB

MTx/ mm

98.21 106.10 95.30 96.49

HD SRAM cell size (µm

) 0.0269 0.0312 0.0262 0.0270

[1] Claim 54nm but we believe 57nm is used in actual standard cells.

기업별 5nm 공정 비교

GF Intel 7nm Samsung 5nm LPE TSMC 5nm FF

Year of Production NA 2020 2019 / 2020 2019 / 2020

Devices NA HNS [1] FinFET FinFET

Contacted Poly Pitch(CPP) (nm) NA 37 57 [2] 50

Metal 2 Pitch (nm) NA 32 36 28

Track Height NA 5.2 6.00 6.00

CPP x M2P x Tracks (nm

) NA 6,157 12,312 8,400

Double/Single Diffusion Break NA SDB SDB SDB

MTx/ mm

NA 253.04 126.53 185.46

HD SRAM cell size (µm

) NA 0.0156 0.0262 0.0182

[1] This could be a FinFET or Horizontal Nano Sheet(HNS), we believe HNS provide a better scaling path to the required dimensions.

[2] Claim 54nm but we believe 57nm is used in actual standard cells.

기업별 3nm 공정 비교

GF 3LP Intel 7nm Samsung 3nm GAA TSMC 3nm

Year of Production 2021 / 2022 2020 2021 / 2022 2021 / 2022

Devices HNS HNS [1] HNS HNS

Contacted Poly Pitch(CPP) (nm) 45 37 45 45

Metal 2 Pitch (nm) 32 32 32 28

Track Height 5.00 5.2 5.00 5.00

CPP x M2P x Tracks (nm

) 7,200 6,157 7,200 6,300

Double/Single Diffusion Break SDB SDB SDB SDB

MTx/ mm

216.37 253.04 216.37 247.28

HD SRAM cell size (µm

) 0.0173 0.0156 0.0187 0.0164

[1] This could be a FinFET or Horizontal Nano Sheet(HNS), we believe HNS provide a better scaling path to the required dimensions.

3. 메모리 반도체 수급전망

메모리 반도체 산업의 핵심 이슈

 DRAM : ‘21.1Q까지 재고 증가 우려되나, ‘21.2H 공급 부족으로 전환될 가능성 매우 높음

• 글로벌 DRAM 업체들의 보수적 CAPEX 계획으로 ‘21년 신규 증설 라인은 매우 적을 것

• Cloud/Platform 기업들의 현재 재고 수준은 높으나, ‘20.1Q까지 대부분 소진될 수 있을 것으로 판단

• 중국 스마트폰 시장의 부진과 Apple의 iPhone 12 출시 지연의 여파로 ‘20.3Q 부진하나 4Q 모바일 수요 회복 예상

• ‘20.4Q 선제적 가격 인하를 통한 Amazon 등 주요 고객의 재고 확보 재개되도록 유도가 필요한 시점

• DDR5는 메모리 신뢰성 유지를 위해 On-die ECC(Error Correction Code) 구현  면적 증가로 10~15% 수준의 Die penalty 발생

• ‘20.4Q 선제적 가격 인하를 통한 Amazon 등 주요 고객 재고 확보 재개 유도  ‘21년 공급부족기 진입

 NAND : 긍정적/부정적 전망이 모두 가능한 불확실한 시기  4가지 변수에 주목

• 금년 하반기는 공급 초과 : Server 증설 및 스마트폰 시장의 부진으로 ‘20년 하반기 가격 하락 불가피

• ’21년 수급의 첫번째 변수 : 삼성전자의 7세대 V-NAND의 Capa 전환 속도 및 정상 수율까지의 개선 속도

• ‘21년 수급의 두번째 변수 : IPO 이후의 Kioxia(舊 도시바)와 WDC(Western Digital Company)의 Capex 수준

• ’21년 수급의 세번째 변수 : YMTC의 128단 Xtacking 3D NAND의 성공적 양산 여부

• ‘21년 수급의 네번째 변수 : SK하이닉스의 176단 4D NAND의 ‘21년 하반기 양산 성공 및 정상 수율까지의 개선 속도

 ’21년 DRAM 업황 개선 가능성 매우 높으며, NAND도 우려 대비 양호할 것으로 전망

• 미국의 대중 제재는 화웨이에 이어 SMIC와 칭화유니그룹의 계열사(YMTC, uniSoC) 및 CXMT까지 확대될 가능성 고조

• 팹리스(Hi-Silicon, uniSoC), 파운드리(SMIC), DRAM(CXMT), NAND(YMTC)에 대한 공세는, 미국에게 매우 효과적인 무기

• 미국과 중국의 긴장이 높아질수록, 미국은 중국의 반도체 산업에 대해 장비수출 금지 등 추가 제재 가능성 높아질 것

• IPO후 Kioxia에 들어오는 자금은 865억엔에 불과, ’20년과 ’21년 CAPEX는 비슷한 수준에서 결정될 가능성 높음

Industry Analysis

DDR 시리즈의 진행 속도는 둔화

새로운 메모리 규격, DDR5의 등장

 용량 4배, 성능 2배 차세대 DRAM, ‘DDR5’ 표준안 정식 발표

• 7월 14일(현지 시각), 국제반도체표준협의기구(JEDEC)는 PC 및 서버용 DDR5 DRAM 규격 표준안을 정식 발표

• 2020년 LPDDR5의 스마트폰 침투는 이미 시작, ’21년부터 서버 및 PC에 본격 채용될 전망  Intel은 Alder Lake부터 DDR5 채용

• 5G, AI 등 정보 처리 속도가 더욱 중요해지는 시대에서, DDR5에 대한 수요는 빠르게 증가할 것으로 기대

 DDR5의 등장은 ‘21년 DRAM 수급에 매우 긍정적

• DDR5부터 메모리 신뢰성 유지를 위해 On-die ECC(Error Correction Code) 구현  On-die ECC 면적으로 인한 Die penalty 발생

• 업체별 Tech에 따라 다르지만 Die penalty는 약 10~15% 수준  그에 따른 Bit 감소 효과가 있을 것이므로 DRAM 수급에 긍정적

• DDR5는 초기 Die penalty 및 수율 문제 등으로 공급이 제한될 전망, 이에 비해 교체 수요 확대되며 초기 가격 프리미엄 형성 예상

DDR4 규격과 DDR5 규격의 스펙 비교 DDR5 메모리는 신뢰성 유지를 위해 On-die ECC 구현

DRAM Supply and demand

Q1-19 Q2-19 Q3-19 Q4-19 Q1-20 Q2-20 Q3-20 Q4-20 Q1-21 Q2-21 Q3-21 Q4-21 2019 2020 2021 Sell-through Demand (m Gb)

PC 5,154 5,718 6,409 6,757 5,424 7,061 7,273 7,611 6,873 7,368 8,091 8,504 24,038 27,369 30,835

Datacenter 5,737 6,366 7,994 10,211 9,801 11,271 10,144 10,245 10,399 12,478 13,976 14,814 30,308 41,460 51,667

Mobile 9,156 10,425 11,181 11,813 8,685 9,605 10,566 13,207 10,830 11,696 12,787 13,042 42,575 42,063 48,355

Consumer 2,627 2,662 3,145 4,144 2,811 2,759 3,725 5,215 3,312 3,643 4,299 5,804 12,578 14,510 17,059

Automotive 535 572 586 575 593 577 664 631 700 796 889 974 2,268 2,466 3,359

Other 1,558 1,646 1,720 1,783 1,845 1,921 2,075 2,262 2,432 2,614 2,792 2,958 6,707 8,104 10,796

Total 24,768 27,389 31,035 35,283 29,160 33,195 34,446 39,171 34,546 38,596 42,834 46,097 118,474 135,972 162,072

PC -9.5% 10.9% 12.1% 5.4% -19.7% 30.2% 3.0% 4.6% -9.7% 7.2% 9.8% 5.1% 11.8% 13.9% 12.7%

Datacenter -16.4% 11.0% 25.6% 27.7% -4.0% 15.0% -10.0% 1.0% 1.5% 20.0% 12.0% 6.0% 21.9% 36.8% 24.6%

Mobile -10.9% 13.9% 7.3% 5.7% -26.5% 10.6% 10.0% 25.0% -18.0% 8.0% 9.3% 2.0% 12.5% -1.2% 15.0%

Consumer -28.9% 1.4% 18.1% 31.7% -32.2% -1.9% 35.0% 40.0% -36.5% 10.0% 18.0% 35.0% 13.1% 15.4% 17.6%

Automotive 9.8% 6.7% 2.6% -1.9% 3.2% -2.7% 15.0% -5.0% 10.9% 13.8% 11.6% 9.6% 36.0% 8.7% 36.2%

Other 6.4% 5.6% 4.5% 3.6% 3.5% 4.1% 8.0% 9.0% 7.5% 7.5% 6.8% 6.0% 25.6% 20.8% 33.2%

Total -13.1% 10.6% 13.3% 13.7% -17.4% 13.8% 3.8% 13.7% -11.8% 11.7% 11.0% 7.6% 15.8% 14.8% 19.2%

Ship-in demand (m Gb) 23,982 27,984 35,543 33,488 34,970 33,195 34,446 39,171 34,546 38,596 42,834 46,097 120,996 141,782 162,072 Ship-in Supply (m Gb)

Samsung 10,603 12,571 16,578 17,078 16,226 16,469 16,502 16,585 16,004 17,317 19,568 21,388 56,830 65,783 74,277 SK hynix 7,238 8,208 10,233 11,081 10,654 10,846 10,727 11,006 10,675 11,529 13,028 14,592 36,761 43,233 49,825

Micron 5,797 6,711 7,300 7,825 7,250 7,975 7,895 8,053 7,811 8,319 9,184 9,690 27,634 31,173 35,005

Nanya 580 757 1,023 1,076 1,207 1,159 1,161 1,173 1,205 1,265 1,327 1,366 3,436 4,700 5,162

Winbond 121 126 148 155 158 158 161 164 167 170 176 181 550 641 694

Powerchip 288 302 311 317 325 325 326 331 332 332 332 338 1,218 1,307 1,334

Other 118 122 122 122 122 124 126 130 132 134 137 141 483 502 544

Total 24,746 28,796 35,715 37,654 35,942 37,056 36,898 37,441 36,327 39,066 43,753 47,696 126,912 147,337 166,842

Samsung -0.2% 18.6% 31.9% 3.0% -5.0% 1.5% 0.2% 0.5% -3.5% 8.2% 13.0% 9.3% 25.2% 15.8% 12.9%

SK hynix -7.6% 13.4% 24.7% 8.3% -3.9% 1.8% -1.1% 2.6% -3.0% 8.0% 13.0% 12.0% 21.6% 17.6% 15.2%

Micron -0.4% 15.8% 8.8% 7.2% -7.3% 10.0% -1.0% 2.0% -3.0% 6.5% 10.4% 5.5% 18.1% 12.8% 12.3%

Nanya -13.6% 30.5% 35.2% 5.2% 12.1% -4.0% 0.2% 1.0% 2.7% 5.0% 4.9% 3.0% 10.5% 36.8% 9.8%

Winbond 1.7% 3.8% 17.7% 4.7% 1.9% 0.2% 1.8% 1.7% 1.8% 1.8% 3.8% 2.8% 7.7% 16.5% 8.3%

Powerchip 8.3% 4.7% 3.2% 1.8% 2.5% 0.1% 0.1% 1.7% 0.2% 0.1% 0.1% 1.7% 29.2% 7.3% 2.1%

Other -2.4% 2.9% -0.1% 0.1% 0.0% 1.6% 2.2% 2.8% 1.7% 1.6% 2.2% 2.8% -6.3% 3.8% 8.5%

Total -2.8% 16.4% 24.0% 5.4% -4.5% 3.1% -0.4% 1.5% -3.0% 7.5% 12.0% 9.0% 21.9% 16.1% 13.2%

Market dynamics

Sufficiency (= Shipments / Ship-in demand) 103.2% 102.9% 100.5% 112.4% 102.8% 111.6% 107.1% 95.6% 105.2% 101.2% 102.1% 103.5% 104.9% 103.9% 102.9%

ASP ($/Gb) $0.67 $0.53 $0.44 $0.40 $0.41 $0.48 $0.44 $0.40 $0.40 $0.41 $0.44 $0.49 $0.49 $0.43 $0.44 Change (%) -25.3% -21.5% -16.6% -8.8% 2.8% 15.4% -8.5% -7.3% -1.2% 1.9% 8.0% 11.2% -49.1% -12.5% 1.1%

DRAM revenue ($m) $16,648 $15,209 $15,725 $15,118 $14,837 $17,653 $16,083 $15,129 $14,502 $15,892 $19,223 $23,302 $62,700 $63,702 $72,919

DRAM 수급 및 ASP 전망(Raw) : ‘20년 보수적 투자 및 ‘21년 하반기 수요 회복 반영

산업분석 Industry Analysis

DRAM 수급 및 ASP 전망

연간 DRAM 수급 전망 연간 DRAM ASP 전망

산업분석 Industry Analysis

분기별 DRAM 수급 전망 분기별 DRAM ASP 전망

자료: SK증권 자료: SK증권

$0.41

$0.48

$0.44

$0.40 $0.40 $0.41 $0.44

$0.49

-15%

-10%

-5%

0%

5%

10%

15%

20%

$0.00

$0.10

$0.20

$0.30

$0.40

$0.50

$0.60

Q1-20 Q2-20 Q3-20 Q4-20 Q1-21 Q2-21 Q3-21 Q4-21 ASP ($/Gb) Change (%)

0 10 20 30 40 50 60

Q1-20 Q2-20 Q3-20 Q4-20 Q1-21 Q2-21 Q3-21 Q4-21 85%

90%

95%

100%

105%

110%

115%

Demand/Production (Bn Gb)

Sufficiency (%)

Demand Supply Sufficiency

0 20 40 60 80 100 120 140 160 180

2019 2020 2021

102%

102%

103%

103%

104%

104%

105%

105%

106%

Demand/Production (Bn Gb)

Sufficiency (%)

Demand Supply Sufficiency

$0.49

$0.43 $0.44

-60%

-50%

-40%

-30%

-20%

-10%

0%

10%

$0.40

$0.41

$0.42

$0.43

$0.44

$0.45

$0.46

$0.47

$0.48

$0.49

$0.50

2019 2020 2021

ASP ($/Gb) Change (%)