한글강의노트 Chap6

Digital

Digital

Fundamentals

Fundamentals

Tenth Edition

Floyd

Chapter 6

6

6

6장

장

장 조합논리의

조합논리의

조합논리의 기능

기능

기능

학습 목차

z 6-1 가산기의 기초 z 6-2 병렬 2진 가산기 z 6-3 리플캐리룩-어헤드 가산기 z 6-4 비교기 디 더 z 6-5 디코더 z 6-6 인코더 z 6 7 코드변환기 z 6-7 코드변환기 z 6-8 멀티플렉서(데이터선택기) z 6 9 디멀티플렉서 z 6-9 디멀티플렉서 z 6-10 패러티발생기/검사기

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

반가산기(Half-Adder)

ƒ 2진수 덧셈을 수행하는 기본 조합논리회로

ƒ 1비트 짜리 2진수 두개를 더해서 캐리(Carry out)와 합(Sum)을 출력함 반가산기의 진리표 Outputs Inputs 논리 기호 등가회로 Outputs Inputs A B C out Σ 0 0 0 1 0 0 0 1 A Σ(Sum) A Σ Σ 1 1 0 1 0 1 1 0 A B C_out B C_out

AB

C

B

A

B

A

B

A

Sum

t

=

⊕

=

+

=

AB

C

_out

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

전가산기(Full-Adder)

ƒ 여러 비트로 구성된 두 이진수를 더할 때, 각각의 자리수 별 덧셈에서 올림수(Carry out : Cout)가 발생할 수 있음

이전자리에서 올라온 (C i Ci 까지 고려하여 세비트의 덧셈이 ƒ 이전자리에서 올라온 (Carry in : Cin까지 고려하여 세비트의 덧셈이 필요함 ƒ 출력 : Sum Cout 전가산기의 진리표 ƒ 출력 : Sum, Cout Outputs Inputs A B Cin C_out Σ 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 1 0 1 0 1 1 0

00111 7

+ 10101 21

1 1 1 0 1 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1

0

0

1

1

1 28

=

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

전가산기(Full-Adder)

ƒ Sum에 대한 논리식 전가산기의 진리표 ABCin Cin B A Cin B A Cin B A Sum = + + + Outputs Inputs A B Cin C _out Σ 0 0 0 0 0 Cin B A Cin B A BCin Cin B A Cin B Cin B A ABCin Cin B A Cin B A Cin B A Sum ⊕ + ⊕ = + + + = + + + ) ( ) ( ) ( ) ( 0 1 0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 1 0 1 0 1 1 0 Cin B A Cin B A Cin B A Cin B A ⊕ ⊕ = ⊕ ⊕ = ⊕ + ⊕ = ) ( ) ( ) ( 1 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 AB Cin B A BCin A ABCin Cin AB Cin B A BCin A Cout + + = + + + = AB Cin B A⊕ + = ( )

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

전가산기(Full-Adder)

Cin

B

A

Sum

=

⊕

⊕

AB

Cin

B

A

Cout

=

(

⊕

)

+

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

전가산기(Full-Adder)

Outputs Inputs A B C C Σ A B Cin C _out Σ 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 1 1 1 0 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 전가산기는 두 개의 반가산기로 구성가능 A Σ Σ A Σ Σ A A Sum B C_out Σ _A B C_out Σ A B Sum A B Σ Σ C_out C_in B C_out C_in 전가산기 논리기호 out 전가산기 논리기호

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

전가산기(Full-Adder)

A Σ Σ A Σ Σ 1 1 0 Sum B C_out B C_out

주어진 입력에 대해

0 0 1

주어진 입력에 대해

전가산기의 중간출력들과

최종출력들을 구하시오.

1 1 C_out

최종출력들을 구하시오.

첫 번째 반가산기의 입력은 1과 0이므로

Sum =1 이고 Carry out = 0.

Sum 1 이

Carry out 0.

두 번째 반가산기의 입력은 1과 1이므로 Sum = 0 이고

Carry out = 1.

y

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

전가산기(Full-Adder)

앞의 예제의 결과는 전가산기의 진리표로 부터 바로

알 수 있다.

Outputs Inputs A B Cin C _out Σ 0 0 0 0 0 0 1 1 0 0 0 0 1 0 1 A Σ Σ A Σ Σ 1 1 0 Sum 1 1 0 0 0 0 0 1 1 0 1 1 0 1 1 0 0 1 1 0 B Cout B Cout 1 0 0 1 C 1 1 1 0 1 1 1 0 1 1 1 C_out

요

요

요 약

약

약

6.1

6.1

6.1 가산기의

가산기의

가산기의 기초

기초

기초

요

요

요 약

약

약

6.2

6.2

6.2 병렬

병렬

병렬222진가산기

진가산기

진가산기

ƒ 전가산기를 병렬 연결하면 여러 비트로 구성된 이진수의 덧셈이 가능한 병렬가산기가 된다 덧셈이 가능한 병렬가산기가 된다.

요

요

요 약

약

약

6.2

6.2

6.2 병렬

병렬

병렬222진가산기

진가산기

진가산기

요

요

요 약

약

약

6.2

6.2

6.2 병렬

병렬

병렬222진가산기

진가산기

진가산기

4비트 병렬가산기(Parallel Adder)

4비트 병렬 덧셈기의 예: A₁ B₁ A₂ B₂ A₃ B₃ A₄ B_{4 1 1} C₀ 2 2 3 3 4 4 A B Σ C_out C_in A B Σ C_out C_in A B Σ C_out C_in A B Σ C_out C_in

out out out out

Σ₁ Σ₂ Σ₃ Σ₄ C3 C2 C1 C₄ 출력캐리(C₄)는 모든 전가산기에서 캐리가 발생된 후에 출력된다. 이것을 리플캐리(ripple carry)라고 함

요

요

요 약

약

약

6.2

6.2

6.2 병렬

병렬

병렬222진가산기

진가산기

진가산기

병렬가산기(Parallel Adder)

4비트 병렬가산기의 논리 기호: Σ Binary number A 4-bit sum 1 2 3 4 1 2 3 4 Σ Binary number B 1 2 3 4 Input carry Output carry C₀ C₄ 병렬가산기의 예 : 74LS283

- output carry의 지연시간을 작게 고안된 룩-어헤드캐리 (look-ahead carry)가산기이며, 캐리가 출력되는 시간지연이 최대 17 ns임.

요

요

요 약

약

약

6.2

6.2

6.2 병렬

병렬

병렬222진가산기

진가산기

진가산기

병렬가산기(Parallel Adder)

4비트 병렬가산기의 예 : 74LS283 4비트 병렬가산기의 예 : 74LS283

- output carry의 지연시간을 작게 고안된 룩-어헤드캐리 (look-ahead carry)가산기이며, 캐리가 출력되는 시간지연이 최대 17 ns임.

요

요

요 약

약

약

6.2

6.2

6.2 병렬

병렬

병렬222진가산기

진가산기

진가산기

가산기의 확장

4비트 병렬가산기를 두개 연결하면 8비트 병렬가산기 구성가능

요

요

요 약

약

약

6.2

6.2

6.2 병렬

병렬

병렬222진가산기

진가산기

진가산기

요

요

요 약

약

약

6.4

6.4

6.4 비교기

비교기

비교기

비교기(Comparator)

비교기는 두 이진수의 크기를 비교한다. 간단한 형태는 XNOR R게이트를 이용하여 두 수의 일치 판정을 하는 비교기이다. (1비트 비교기)

요

요

요 약

약

약

6.4

6.4

6.4 비교기

비교기

비교기

비교기(Comparator)

비교기는 두 이진수의 크기를 비교한다. 간단한 형태는 XNOR R게이트를 이용하여 두 수의 일치 판정을 하는 비교기이다. (2비트 비교기) (2비트 비교기)

요

요

요 약

약

약

6.4

6.4

6.4 비교기

비교기

비교기

비교기(Comparator)

비교기는 두 이진수의 크기를 비교한다. 간단한 형태는 XNOR R게이트를 이용하여 두 수의 일치 판정을 하는 비교기이다. 두 4비트 이진수의 일치 판정을 어떻게 할까요? 네 개의 XNOR 출력을 AND한다. A₁ B₁ A₂ B₂ A₃ Output A₃ B₃ A₄ B₄

요

요

요 약

약

약

6.4

6.4

6.4 비교기

비교기

비교기

비교기(Comparator)

IC로 구현된 비교기는 어느 수가 큰가 혹은 두 수가 같은가를 알려주는 출력도 제공한다.

요

요

요 약

약

약

6.4

6.4

6.4 비교기

비교기

비교기

비교기(Comparator)

요

요

요 약

약

약

6.4

6.4

6.4 비교기

비교기

비교기

비교기(Comparator)

IC로 구현된 비교기는 어느 수가 큰가 혹은 두 수가 같은가를 알려주는 출력도 제공한다. Cascading input을 이용하면 자리수 가 큰 경우, 확장할 수 있다 가 큰 경우, 확장할 수 있다

요

요

요 약

약

약

6.4

6.4

6.4 비교기

비교기

비교기

비교기(Comparator)

IC비교기의 cascading input을 이용한 자리수 확장을 보여준다. 두 이진수가 같을 때(A=B), 하위 비교기는 HIGH이다. LSB MSB A₁ A₀ A COMP 0 A A₅ A₄ A COMP 0 A LSBs MSBs Outputs A₂ A₃ A = B A > B A = B A > B 3 A A₆ A₇ +5.0 V _{A = B}A > B _{A = B}A > B 3 A p B₁ B₀ B A = B A < B A = B A < B 0 A _B 5 B₄ B A = B A < B A = B A < B 0 A B₂ B₃ 3 B₆ B₇ 3

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

디코더(Decoder)

디코더는 특정한 조합의 비트가 입력되는 것을 검출하는 논리회로이다. 이진부호 0011(A3A2A1A0)을 검출하는 간단한 디코더의 두 가지 예이다. 첫 번째 디코더는 active 디 더의 두 가지 예이다. 첫 번째 디 더는 active

HIGH출력이고 두번째 디코더는 active LOW출력이다.

A A A₁ A₀ A₂ X _A 1 A₀ A₂ X 2 A₃ 2 A₃

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

디코더(Decoder)

다음 디코더의 출력은 논리 1이라고

가정할 때 이 디코더의 입력은?

A 0

가정할 때 이 디코더의 입력은?

A₀ = 0 A₁ = 1 A₂ = 0 1 A₃ = 1

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

2비트 디코더(2X4 디코더)

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

4X16 디코더(Binary to Decimal Decoder)

입력

합에 대한 디

딩 결과를 출력하기 위해

모든 입력조합에 대한 디코딩 결과를 출력하기 위해

IC디코더 출력은 여러 개이다. 예를 들어

binary-to-decimal 디코더의 경우 출력 각각이 이진수 입력

decimal 디코더의 경우 출력 각각이 이진수 입력

조합을 나타내기 위해 16개이다 –

Bin/Dec 0 1 1 1 주어진 입력에 대한 A₀ 1 2 3 4 5 6 1 1 1 1 1 1 1 주어진 입력에 대한 출력은 무엇일까요? 6 7 8 9 10 11 4-bit binary input Decimal outputs A₁ A₂ A₃ 1 0 1 1 1 1 1 0 1 1 12 13 14 15 1 1 1 1

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

74HC154 (4 to 16 디코더)는 IC디코더 중의

X/Y

4X16 디코더(Binary to Decimal Decoder)

74HC154 (4-to-16 디코더)는 IC디코더 중의

하나임. 이 디코더에는 두 개의 active LOW

칩선택 입력이 있어서 active 레벨일 때 디코딩

1 2 3 0

결과가 출력된다. 이 입력은 이진 비트수가

많은 경우 확장할 때 사용할 수 있다.

A₁ A₀ 4 5 6 7 1 2 1 A₂ A₃ 9 10 7 8 4 8 2 12 13 14 11 CS₂ 15 14 & CS₁ EN 74HC154 74HC154

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

BCD to Decimal 디코더(Decoder)

BCD/DEC₀

1 (2) (1) BCD-to-decimal 디코더는 이진 부호화된 십진수를 입력 받아서 10개의 출력 중 1 2 3 4 1 2 (5) (4) (3) ( ) (15) (14) A₁ A₀ 입력 십진 digit를 나타내는 출력선을 활성화한다. 4 5 6 7 2 4 8 (10) (9) (7) (6) (13) (12) 1 A₂ A₃ 74HC42 디코더 입력이 0101 0110 ₈ 9 74HC42 (11) (10) 74HC42 디코더 입력이 0101, 0110, 0011, 0010일 때 출력을 구하시오. 74HC42 활성화되는 출력만 LOW이고 나머지 모든 출력선은 HIGH이다 활성화 되는 출력선은 입력부호 순으로 HIGH이다. 활성화 되는 출력선은 입력부호 순으로 5, 6, 3, 2이다 .

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

BCD to Decimal 디코더(Decoder)

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

BCD to 7segment 디코더/드라이버

ƒ BCD to 7seg 디코더는 BCD입력을 디코딩하여

BCD to 7seg 디

더는 BCD입력을 디 딩하여

7segment display를 구동하는 출력을 제공

ƒ74LS47는 BCD-to-7세그먼트 디스플레이 디코더의 예

요

요

요 약

약

약

6.5

6.5

6.5 디코더

디코더

디코더

BCD 디코더/드라이버

74LS47과 LED 7세그먼트 디스플레이와 연결을

보여준다. LED디스플레이를 보호하기 위해 전류 제한

저항이 연결되어 있다

저항이 연결되어 있다.

5 0 V +5.0 V 1.0 kΩ VCC +5.0 V R's = 330 Ω a a b MAN72 74LS47 LT BI/RBO 1 3, 9, 14 3 4 12 13 13 16 BCD/7-seg b c d e f b c d e f BI/RBO RBI 1 2 2 5 6 7 8 9 10 10 11 12 13 15 BCD i t B A GND f g f g 1 2 7 8 11 14 15 input D C

요

요

요 약

약

약

6.6

6.6

6.6 인코더

인코더

인코더

인코더(Encoder)

인코더는 여러 입력선 중 한 입력으로 active logic

level을 받아서 부호화된 출력(예:BCD or binary)으로

변환 한다

변환 한다.

4X2 인코더

요

요

요 약

약

약

6.6

6.6

6.6 인코더

인코더

인코더

Decimal to BCD 인코더

Decimal to BCD 인코더는 각각 10진 디지트로 지정된 10개의 입력과 active되는 입력에 해당하는 10진 디지트를 BCD부호로 표현하기 위한 4개의 출력이 있다 위한 4개의 출력이 있다.

요

요

요 약

약

약

6.6

6.6

6.6 인코더

인코더

인코더

인코더(Encoder)

아래의 decimal-to-BCD 인코더가 십진수 3을 BCD 0011로 어떻게 변환하는지 설명하시오. 상단의 두 OR게이트는 붉은색 선으로 표시된 상단의 두 OR게이트는 붉은색 선으로 표시된 것처럼 입력에 1이 있으므로 출력은 0011이다. 0 A₀ 1 2 0 0 1 1 A₁ A₂ 3 4 5 6 0 0 0 0 0 1 A₂ A₃ 6 7 8 9 0 0 0 0 0 9

요

요

요 약

약

약

6.6

6.6

6.6 인코더

인코더

인코더

인코더(Encoder)

은

인

더

서

개의

입력이

74HC147 은 IC 인코더로서 10개의 active-LOW 입력이

있어서 active인 십진 입력을 active-LOW 인 BCD

출력으로 변환한다

V_CC

출력으로 변환한다.

이 디코더는 하나이상의 입력에 (16) (11) ₁ V_CC HPRI/BCD active logic이 입력되면 높은 자리수의 십진 디지트가 active 되는 우선순위 인코더(priority Decimal BCD 1 2 (12) (13) (1) (2) (9) (7) (6) 1 2 3 4 5 (p y

encoder)이다. input 4 output

8 ( ) (4) (3) (5) (6) (14) 5 6 7 8 (10) ₉ (8) (10) ₉ GND 74HC147

요

요

요 약

약

약

6.6

6.6

6.6 인코더

인코더

인코더

인코더(Encoder)

74HC147 Priority encoder

이 디코더 입력에 하나 이상이 입력되면 높은 자리수의 십진 디지트가 active 되는 우선순위 인코더(priority encoder)이다.

V_CC (16) (11) ₁ V_CC HPRI/BCD Decimal BCD 1 2 (12) (13) (1) (2) (9) (7) (6) 1 2 3 4 5 input 4 output 8 ( ) (4) (3) (5) (6) (14) 5 6 7 8 (10) ₉ (8) (10) ₉ GND 74HC147

요

요

요 약

약

약

6.7

6.7

6.7 코드변환기

코드변환기

코드변환기

부호 변환기(Code converter)

특정부호를 다른 부호로 변환하는 여러 부호변환기 중,

4비트 binary-to-Gray converter와 Gray-to-binary converter의

예를 살펴본다

예를 살펴본다.

binary 0111 이 Gray로의 부호 변환, 그리고 그 역으로 변환되는 것을 설명하시오.되 것 명하시 1 LSB LSB 0 0 1 0 1 1 1 0 1 1 1 0 0 1 Binary-to-Gray Gray-to-Binary MSB MSB 1 0 1 0 1

요

요

요 약

약

약

6.8

6.8

6.8 멀티플렉서

멀티플렉서

멀티플렉서(((데이터선택기

데이터선택기

데이터선택기)))

멀티플렉서(Multiplexer)

멀티플렉서(MUX)는 두개 이상의 입력데이터 선 중에서

하나를 선택하여 데이터를 출력선으로 출력한다.

데이터 입력선의 선택은 선택입력에 의해 결정된다

데이터 입력선의 선택은 선택입력에 의해 결정된다.

4X1 멀티플렉서(Multiplexer)

요

요

요 약

약

약

6.8

6.8

6.8 멀티플렉서

멀티플렉서

멀티플렉서(((데이터선택기

데이터선택기

데이터선택기)))

멀티플렉서(Multiplexer)

요

요

요 약

약

약

6.8

6.8

6.8 멀티플렉서

멀티플렉서

멀티플렉서(((데이터선택기

데이터선택기

데이터선택기)))

멀티플렉서(Multiplexer)

요

요

요 약

약

약

6.8

6.8

6.8 멀티플렉서

멀티플렉서

멀티플렉서(((데이터선택기

데이터선택기

데이터선택기)))

멀티플렉서(Multiplexer)

요

요

요 약

약

약

6.8

6.8

6.8 멀티플렉서

멀티플렉서

멀티플렉서(((데이터선택기

데이터선택기

데이터선택기)))

멀티플렉서 (Multiplexer)

MUX의 응용 : SOP형태의 논리식(논리함수)을 MUX하나로 구현

MUX의 응용 : SOP형태의 논리식(논리함수)을 MUX하나로 구현

요

요

요 약

약

약

6.9

6.9

6.9 디멀티플렉서

디멀티플렉서

디멀티플렉서

디멀티플렉서(Demultiplexer)

디멀티플렉서 (DEMUX)는 MUX의 반대 기능을 한다.

하나의 입력선의 데이터를 여러 출력 선 중에서

데이터선택 입력에 따라 결정되는 한 출력선으로

데이터선택 입력에 따라 결정되는 한 출력선으로

스위칭한다.

D0 Data in

1X4 DEMUX의 예

1X4 DEMUX D1 D2 Data_in S0 D2 D3 S0 S1

요

요

요 약

약

약

6.9

6.9

6.9 디멀티플렉서

디멀티플렉서

디멀티플렉서

그림6-55 그림6-56

요

요

요 약

약

약

6.9

6.9

6.9 디멀티플렉서

디멀티플렉서

디멀티플렉서

디멀티플렉서(Demultiplexer)

- 74HC154는 4X16 디코더로도, 1X16 DEMUX로도 사용가능

- DEMUX로 동작시킬때는 Enable 입력DEMUX로 동작시킬때는 Enable 입력 중의 하나가 데이터 입력이 되며

데이터 선택 값에 따라 출력 선이 결정된다. 그림에서 출력은 i LOW 이다

요

요

요 약

약

약

6.10

6.10

6.10 패러티발생기

패러티발생기

패러티발생기///검사기

검사기

검사기

패러티 발생기/검사기

패러티는 비

집단의 의 비

수를 홀수 혹은 짝수

ƒ 패러티는 비트집단의 1의 비트수를 홀수 혹은 짝수로

만들기 위한 비트를 추가하여 에러를 검출하는 방식

ƒ 짝수 패러티에서는 전체 1의 갯수가 짝수,

홀수 패러티에서는 전체 1의 개수가 홀수이다.

ASCII 문자 S 는 1010011이다 문자 S의 앞부분에

ASCII 문자 S 는 1010011이다. 문자 S의 앞부분에

홀수패러티와 짝수패러티를 붙이시오.

1

1010011

S with odd parity =

요

요

요 약

약

약

6.10

6.10

6.10 패러티발생기

패러티발생기

패러티발생기///검사기

검사기

검사기

패러티 발생기/검사기

기본적인

논리

ƒ 기본적인 Parity 논리

9짝수개의 1을 더하면 합은 항상 0

9홀수개의 1을 더하면 합은 항상1

9홀수개의 1을 더하면 합은 항상1

ƒ 특정코드(이진부호)에 포함된 모든비트를 더해보면 홀수

패러티인지 짝수패러티인지 검사가능

패러티인지 짝수패러티인지 검사가능

요

요

요 약

약

약

6.10

6.10

6.10 패러티발생기

패러티발생기

패러티발생기///검사기

검사기

검사기

패러티 발생기/검사기

은 패러티 비

를 발생하거나 입력 데이터

• 74LS280은 패러티 비트를 발생하거나 입력 데이터

스트림의 패러티를 검사하는 기능을 갖는 IC이다.

•

검사기

: 74LS280은 9비트까지 검사할 수 •

검사기

: 74LS280은 9비트까지 검사할 수 있다. 데이터가 짝수 패러티일 때 Even 출력은 HIGH가 되고 다른 경우엔 LOW이다 마찬가지로 데이터가 홀수 (9) (8) A LOW이다. 마찬가지로 데이터가 홀수 패러티일 때 Odd출력은 HIGH가 되고 다른 경우엔 LOW이다. (5)(6) (13) (11) (12) (10) (9) D E C B Data inputs Σ Even Σ Odd •

발생기

: 짝수 패러티를 발생하려면 홀수 패러티 출력을 패러티 비트로 이용하고 홀수 패러티를 발생하려면 짝수 패러티 (13) (1) (2) F G H (4) I inputs Σ Odd 홀수 패러티를 발생하려면 짝수 패러티 출력을 패러티 비트로 이용한다. _74LS280

1. 그림과 같은 전가산기에서 입력 비트 A = 0, B = 0, C

_in

=

1일 때

Sum

과

C

_out

은

a. Sum = 0 C

_out

= 0

b Sum = 0 C

= 1

0 A Σ Σ A Σ Σ Sum

b. Sum = 0 C

_out

= 1

c. Sum = 1 C

_out

= 0

A B C_out Σ _A B C_out Σ 0 0

d. Sum = 1 C

_out

= 1

1 C_out

2. 출력은 어떤 경우에 LOW가 될까요?

a A < B

A

a. A < B

b. A > B

A₁ B₁ A₂ B Output

c. both a and b are

correct

B₂ A₃ B₃ A

d. A = B

A₄ B₄

3. 4-비트 비교기를 8-비트로 확장한다면 최하위

비교기 출력은

비교기 출력은

a. 최종 출력과 같다.

b. 최상위 비교기의 cascading 입력과 연결된다.

c. 최상위 비교기의 출력과 연결된다.

d 사용되지 않는다

d. 사용되지 않는다.

4. active-LOW출력의 디코더를 이용하여 이진수 0011을

디코딩 한다면 필요한 게이트는?

a. an AND gate

b an OR gate

A1 A₀ X

?

b. an OR gate

c. a NAND gate

1 A₂ A

?

d. a NOR gate

A3

5. active-HIGH출력의 디코더를 이용하여 이진수 0011을

디코딩 한다면 필요한 게이트는?

a. an AND gate

b an OR gate

A1 A₀ X

?

b. an OR gate

c. a NAND gate

1 A₂ A

?

d. a NOR gate

A3

7. 다음의 decimal-to-binary encoder는 0 입력이 없다. 그

이유는

a. 입력이 0일 때 모든

출력은 0이 되어야하므로

1 A₀ 2

b. 0는 중요하지 않으므로

c 0는 부적절한 논리레벨

A₁ A 3 4 5

c. 0는 부적절한 논리레벨

을 만드므로

d 0인 경우를 위한 다른

A₂ A₃ 5 6 7 8 9

d. 0인 경우를 위한 다른

인코더가 사용되므로

9

8. MUX의 데이터 선택 S

₁

S

₀

= 11일 때, 출력은

a LOW

a. LOW

b. HIGH

MUX 0 Data S0

c. equal to D

₀

d. equal to D

_{3 1}0 1 Data select Data output D D₀ S₁

d. equal to D

_{3 1} 2 3 Data inputs output D₁ D₂ D₃

9. Enable입력을 가진 디코더는 어떤 용도로 사용할 수

있는가?

있는가?

a. an encoder

b. a DEMUX

c a MUX

c. a MUX

d. none of the above

1X4 D0 D1 enable enable DEMUX D2 D3 A0 A1 A0 A1 D3

10. 74LS280은 even 또는 odd parity를 발생한다. 이 IC의

다른 용도는?

a. an adder

b a parity tester

(9) (8) A

b. a parity tester

c. a MUX

(5) (6) (13) (11) (12) (10) (9) D E C B Data inputs Σ Even Σ Odd

d. an encoder

(13) (1) (2) F G H (4) I inputs Σ Odd 74LS280

Answers:

1. c

2 c

7. a

8 d

2. c

3. b

8. d

9. b

4. c

5. a

10. b

5.