6.1 증폭기의 동작
◉ 교류량(AC)
- 직류량은 , , , 등과 같이 대문자의 아래첨자를 사용하여 표시
⇒ 교류량은 , , , , 과 같이 소문자의 아래첨자를 사용
⇒ 순시치는 , , , 와 같이 소문자와 아래첨자로 표시
⇒ 교류 저항은 , , , 직류 저항은 , , 로 표시
⇒ 트랜지스터의 내부저항은 , , 등으로 표시
rmsavg
0
그림 6.1 정현파의 교류량
◉ 선형 증폭기
- 그림 6.2는 과 를 통해 교류전압원과 부하를 결합한 소신호 증폭기 회로
⇒ 과 는 직류를 차단하여 와 에 의한 전압의 변동을 방지
⇒ 점에 영향을 주지 않고 소신호원과 부하를 회로와 결합 가능
⇒
결합 커패시터(coupling capacitor)
- 정현파 신호전압은 직류 바이어스 레벨의 상하로 변하면서 베이스 전압 형성
⇒ 베이스 전류의 변화는 전류이득에 비례하여 컬렉터 전류를 증폭
⇒ 컬렉터 전류는 베이스 전류와 동상으로 점에서 상하로 변화
⇒ 는 와 180°의 위상차로 점을 기준으로 상하로 변화
+
교류전압원
부하
그림 6.2 전압분배 바이어스된 기본 증폭기 회로
◉ 증폭기의 그래프 해석
- 그림 6.3은 트랜지스터 증폭기의 동작을 교류부하선 상의 그래프로 표시
⇒ 교류 부하선은 에서 축, 에서 축과 교차
⇒ 는 화살표로 표시된 것처럼 점의 상하로 변하는 를 생성
⇒ 베이스 전류 의 첨두값에서 컬렉터 전류 도 첨두값
⇒ 의 첨두값과 축과의 교차점에서 컬렉터 전류 는 첨두값
⇒ 의 첨두값과 축과의 교차점에서 는 음의 첨두값
0
교류부하선
그림 6.3 교류부하선의 Q점을 중심으로 변화하는 신호
6.2 트랜지스터의 교류 모델
◉ -파라미터(Parameter) 등가 모델
- 표 6.1에 BJT의 5가지 -파라미터를 표시, 은 BJT의 내부저항을 의미
-파라미터 설 명
교류 알파
교류 베타
교류 이미터 저항
교류 베이스 저항
교류 컬렉터 저항 표 6.1 -파라미터
- 그림 6.5(a)는 바이폴라 접합 트랜지스터의 -파라미터 등가 모델을 표시
⇒ 베이스 단자는 순방향 바이어스되므로 는 극소값(단락)
⇒ 컬렉터 단자는 역방향 바이어스되므로 은 극대값(개방)
⇒ 그림 6.5(b)는 간략화된 -파라미터 등가 모델을 표시
(b) 간략화한 -파라미터 등가 모델 (a) 일반적인 -파라미터 등가 모델
E C
B
E
C
B
그림 6.5 -파라미터 등가 모델
B
E C
B
E C
그림 6.6 -파라미터 등가 모델과 BJT 기호와의 관계
- 그림 6.6은 BJT의 -파라미터 등가 모델과 BJT의 기호와의 등가 관계를 표시
⇒ 은 E-B간의 내부저항으로 순방향 바이어스시의 이미터 저항
⇒ 컬렉터는 전류원 로 동작
- -파라미터 등가 모델을 이용하여 교류해석을 수행하려면 의 결정이 필요
⇒ 는 식 (6.1)에 의해 계산, 는 직류해석을 통해 계산
′ ≃
mV (6.1)
◉ 직류 베타()와 교류 베타()의 비교
- 는 동작점 에서 베이스 전류 에 대한 컬렉터 전류 의 비,
⇒ 그림 6.7에서 직선 (녹색선)의 기울기
- 교류회로에서는 의 위치에 따라 기울기가 변하므로 는 점에 따라 변화
A
O
B
그림 6.7 와 의 차이
- 동작점 에서 의 변화량()에 대한 의 변화량()의 비,
⇒ 그림 6.7에서 직선 (적색선)의 기울기
- 동작점 에서 의 극소 변화량()에 대한 의 극소 변화량()의 비
⇒ 그림 6.7의 동작점 에서의 접선(청색선)의 기울기
lim
→
◉ -파라미터(Hybrid Parameter)
- 표 6.2는 기본적인 4개의 -파라미터(, , , )와 이들에 대한 설명을 표시
⇒ 표 6.3은 공통 이미터(), 공통 베이스(), 공통 컬렉터()로 구분
⇒ 반도체 제조업체에서는 규격표에 -파라미터를 취급
-파라미터 설명 조건
입력 임피던스(저항) 출력 단락 ( )
역방향 전압이득 입력 개방 ( )
순방향 전류이득 출력 단락 ( )
출력 어드미턴스(도전율) 입력 개방 ( ) 표 6.2 기본적인 교류 -파라미터
구성 조건
공통 이미터(CE)
,
,
,
공통 베이스(CB)
,
,
,
공통 컬렉터(CC)
,
,
,
표 6.3 증폭기 구성 방식에 따른 -파라미터
,
•-파라미터와 -파라미터
- 교류 전류비 와 는 -파라미터와 , 의 관계로 표시
⇒ 제조사에서 제공하는 규격표에는 와 가 와 로 표기
⇒ BJT의 내부저항들은 -파라미터와 다음의 관계로 표시
′
, ′
, ′
6.3 공통 이미터 증폭기
- 그림 6.8과 같이 전압분배 바이어스 회로에 결합 커패시터 을 통해 인가
⇒ 결합 커패시터 를 통해 출력 부하저항 이 컬렉터와 결합
⇒ 와 병렬로
바이패스(bypass) 커패시터
를 연결하고 접지 - 직류와 교류 전원이 결합되어 있으므로 직류해석과 교류해석을 별도로 수행
22kΩ
1F
6.8kΩ 0
2.7V
+12V
1kΩ
560Ω
10F 1F
150
160 8.42V
0
그림 6.8 공통 이미터 증폭기
◉ 직류해석
- 그림 6.8의 회로에서 커패시터는 직류 바이어스에 대해 개방회로로 동작
⇒ 그림 6.9는 , , 를 개방한 직류 등가회로를 표시
+12V
1kΩ 22kΩ
560Ω
10F 1F 1F
6.8kΩ
개방 개방
개방
+12V
1kΩ 22kΩ
560Ω
6.8kΩ
150
그림 6.9 공통 이미터 증폭기의 직류 등가회로
- 그림 6.9의 직류 등가회로에 5.2절과 같이 테브난의 정리를 적용하여 직류해석
⇒ 테브난 등가회로에서 , , ≃, , , , 를 계산
× V
×
kΩ
≃
mA ⋯ (5.6)
× × V
V, (cf. )
× × V
V
◉ 교류해석
- 교류전원 주파수에 대해서 커패시터의 리액턴스 가 충분히 작다고 가정
⇒ ≃0이므로 커패시터 , , 는 단락회로로 대치
- 전압원의 내부저항은 0이므로 교류전원에 의한 직류전원에서 전압강하는 무시
⇒ 단자에서의 교류 전압강하는 0이므로 교류접지로 대치 - 그림 6.10(a)는 그림 6.8의 공통 이미터 증폭기의 교류 등가회로를 표시
⇒ 를 단락시키면 는 전기적으로 무시 가능
6.8k
1k 22k
(a) (b)
6.8k
1k 22k
그림 6.10 공통 이미터 증폭기의 교류 등가회로
- 교류 전압원 와 전원 저항 를 그림 6.10(b)와 같이 입력 단자에 연결
⇒ 교류 베이스 전압 는 , , 를 고려하여 계산
•베이스 신호전압
- 그림 6.10(b)에서 과 의 병렬 합성저항 를 구하여 그림 6.11(a)로 표시
⇒ 교류 전압원에서 본 전체 입력저항을 구하여 그림 6.11(b)로 표시
(6.2)
(a)
Base
(b)
Base
그림 6.11 교류 등가 베이스 회로
- 그림 6.11(b)에서 전압분배법칙에 의해 교류 베이스 전압 를 계산 가능
⇒ ≪ 이면 ≃, 는 증폭기의 입력전압 과 동일
•베이스 입력저항과 출력저항
- 그림 6.12는 를 구하기 위한 트랜지스터의 -파라미터 등가회로를 표시
⇒ 입력저항은 베이스 단자에서 회로의 우측으로 바라본 저항
C
E
B
그림 6.12 외부 회로가 연결된 r-파라미터 등가회로
- 는 양단의 전압 이고, , ≃이므로
′
≃
′
′
′ (6.3)
- 컬렉터에서 바라본 증폭기의 출력저항은 와 의 병렬합성에 의해 계산
⇒ ≫이므로 출력저항은 식 (6.4)로 표시
′
′
′
≃ ′
′
(6.4)
【예제 6.4】그림 6.13에서 트랜지스터 베이스의 신호전압을 구하라. 이 회로는 10mVrms, 300Ω의 신호원을 가진 그림 6.8의 증폭기의 교류 등가회로이다. 앞 절에서
는 3.58mA이었다.
22kΩ 6.8kΩ
300Ω 10mV
1kΩ
160
그림 6.13 예제 6.3의 회로
′
mV
Ω ⋯ (6.1)
′ × kΩ ⋯ (6.3)
×
kΩ
×
kΩ Ω
× mV■
◉ 전압이득
- 그림 6.14의 등가회로를 이용하여 공통 이미터 증폭기의 교류 전압이득 계산
⇒ 베이스의 입력전압에 대한 컬렉터의 출력전압의 비는 식 (6.5)
′, ≃, ≃, ≜
(6.5) C
E B
그림 6.14 교류 전압이득을 구하기 위한 등가회로
- 전원 저항에서의 전압강하에 따른 전압 감쇠를 고려하여 전체 전압이득 계산
⇒ S에서 B까지의 감쇠의 역수와 B에서 C까지의 이득의 곱으로 계산
⇒ 와 이 전압분배기로 작용하는 베이스 회로에서의 감쇠
⋅
, 감쇠
증폭기이득
감쇠
전체 이득
그림 6.15 베이스 회로의 감쇠와 전체 이득
•바이패스 커패시터의 영향
- 커패시터의 커패시턴스가 극대일 때 커패시터의 리액턴스가 에 비해 극소
⇒ 는 교류 접지되어 가 단락되므로 증폭기의 전압이득은 최대
⇒ 의 가 증폭기의 최소 동작주파수에서 의 1/10 이하
⇒
≤
,
(6.5)
【예제 6.5】그림 6.16에서 를 바이패스하기 위한 이미터 바이패스 커패시터의 커패시 턴스의 최소값을 구하라. 증폭기는 200Hz에서 10kHz 범위에서 동작한다.
+12V
1kΩ 22kΩ
560Ω 6.8kΩ
2N3904
그림 6.16 예제 6.5의 회로
≤
Ω,
× ×
F
■
- 그림 6.16의 회로에서 증폭기의 바이패스 커패시터를 제거한 경우의 전압이득
⇒ 가 없으면 가 교류 접지되지 않으므로
⇒ 바이패스 커패시터가 없으면 증폭기의 교류 전압이득이 감소
(6.6)
【예제 6.6】그림 6.16의 증폭기에서 바이패스 커패시터가 있는 경우와 없는 경우 베이스 와 컬렉터 사이의 전압이득을 구하라. 단, 부하저항은 없다고 가정한다.
가 없는 경우 :
′
가 있는 경우 :
′
■
•부하저항의 영향
- 그림 6.17(a)와 같이 저항 이 결합 커패시터 를 통해 출력에 연결된 경우
⇒ 그림 6.17(b)와 같이 의 상단은 교류 접지되어 과 병렬접속
⇒ ≃0,
- 식 (6.5)의 전압이득 식에서 를 로 바꾸면 전압이득은 식 (6.7)로 표시
⇒ 교류 컬렉터 저항 는 이므로 전압이득이 감소
(6.7)
- ≫이면 ≃이므로 부하저항은 증폭기의 전압이득에 거의 무영향
(a) 완전한 증폭기
+
(b) 교류 등가회로
그림 6.17 교류 결합된 부하를 갖는 이미터 증폭기
【예제 6.7】그림 6.16의 증폭기에 5kΩ의 부하저항이 출력단에 연결될 때, 베이스와 컬 렉터 간의 전압이득을 구하라. 이미터는 바이패스되어 있고, 6.98Ω이다.
× kΩ Ω
′
■
◉ 전압이득의 안정도
- 를 바이패스시키면 최대 전압이득을 얻지만 교류 전압이득 가 에 의존
⇒
mV은 와 온도에 의존하며, 온도에 따라 증가 또는 감소
⇒ 이 증가하면 전압이득이 감소, 이 감소하면 전압이득이 증가 - 를 바이패스시키지 않으면 가 회로에 포함되므로 식 (6.6)에서 이득 감소
⇒ 가 존재하면 전압이득은 에 훨씬 적게 의존하여 안정성 보유
⇒ ≫ 이면 전압이득은 과 무관
≃
⋯ (6.6)
- 를 바이패스 시키면 전압이득은 최대이지만 안정성에 좋지 않은 영향
⇒ 를 바이패스 시키지 않으면 안정적이지만 전압이득이 감소
•스왐핑(Swamping) 회로
- 그림 6.18과 같이 외부 이미터 저항을 두 개의 분리된 저항 , 로 구성
⇒ 은 바이패스 시키지 않고, 는 에 의해 바이패스
⇒ 가 부분적으로 바이패스 되므로 안정된 이득 달성
⇒ 전압이득은 의 영향을 적게 받거나 무관계
′
≃
∵≫ ′ (6.8)
+
그림 6.18 스왐핑 공통 이미터 증폭기
【예제 6.8】그림 6.19의 스왐핑 증폭기의 전압이득을 구하라. 증폭기의 동작주파수 범위 내에서 바이패스 커패시터의 리액턴스는 무시하며, 15Ω으로 가정한다.
+10V
2.7kΩ
33kΩ
470Ω
10kΩ 1F
1F
220Ω
100F
그림 6.19 예제 6.8의 회로
′
≃
×
■
•스왐핑의 입력저항에 대한 영향
- 가 완전히 바이패스 된 경우에 입력저항은 식 (6.3)에 의해
⇒ 스왐핑 회로에서는 바이패스 되지 않은 이 입력저항에 영향
(6.9)
【예제 6.9】그림 6.20의 증폭기에서 (a) 직류 컬렉터 전압을 구하라, (b) 교류 컬렉터 저 항을 구하라, (c) 전체 컬렉터 전압 및 출력전압 파형을 그려라.
+10V
4.7kΩ
47kΩ
470Ω
100F 10F 10F
10kΩ
470Ω
47kΩ 600Ω
10mV
150
175
그림 6.20 예제 6.8의 회로
× V
×
kΩ
≃
mA ⋯ (5.6)
× × V
V, (cf. )
× × V
+10V
4.7kΩ
470Ω
47kΩ
10kΩ
470Ω
150
그림 6.21 직류 등가회로
600Ω
10mV
8.25kΩ
175
470Ω
4.27kΩ
그림 6.22 교류 등가회로
(b) 그림 6.22의 교류 등가회로를 이용하여 교류해석
- , 교류 컬렉터 저항 , 전압이득 , 감쇠 및 전체 전압이득 계산
′ ≃
mV
≒ Ω ⋯ (6.1), kΩ
′ × kΩ ⋯ (6.9)
×
≒kΩ ⋯ (6.2)
감쇠
×
kΩ
≃
⋯ (6.8),
× mV
(c) 전체 컬렉터 전압 및 출력전압 파형 도시
- 전체 컬렉터 전압 는 직류 성분 와 교류 신호전압의 합으로 표시
⇒ 은 에 의해 직류성분 제거, 입력신호와 180° 위상차
× ≃ mV
max V
min V
(a) 전체 컬렉터 전압 (b) 전원과 출력 교류 전압 0V
120mV
-120mV
5.02V 5.14V
4.90V
그림 6.23 전체 컬렉터 전압과 출력 전압 파형
■
◉ 전류이득
- 베이스와 컬렉터 사이의 전류이득은 이지만 전체 전류이득은 식 (6.10)
(6.10)
- 그림 6.24에 알 수 있는 것처럼 는 전체 신호전류로서 와 로 분기
⇒ 신호원에서 본 전체 저항은
그림 6.24 전체 입력신호 전류
◉ 전력이득
- 전력이득은 식 (6.11)과 같이 전압이득 과 전류이득 의 곱으로 표시
,
⋅
(6.11)
6.4 공통 컬렉터 증폭기
- 그림 6.25는 전압 분배 바이어스를 가진 공통 컬렉터 증폭기 회로를 표시
⇒ 입력신호는 커패시터 을 통해 베이스 단자와 결합
⇒ 출력신호는 커패시터 를 통해 이미터 단자와 결합
⇒ 컬렉터는 교류전원에 대해서 교류접지 상태
+
그림 6.25 전압분배 바이어스된 공통 컬렉터 증폭기
◉ 전압이득
- 그림 6.26은 커패시터의 리액턴스를 무시한 경우의 교류 등가회로를 표시
⇒ 입력 및 출력전압과 전압이득은 다음에 의해 계산
, ,
- 전압이득은 항상 1보다 작으며, ≫ 이면 근사 전압이득은 식 (6.12)로 표시
⇒ 입력전압 과 출력전압 의 위상이 동일(동상)
⇒ 출력전압의 위상과 진폭이 입력전압에 근접, 출력이 입력을 추종
⇒ 이미터 전압과 베이스 전압은 유사한 파형을 형성
⇒
이미터 폴로어(emitter follower)
≃ (6.12)
E C
B
트랜지스터 등가회로
그림 6.26 전압이득을 구하기 위한 등가회로
◉ 입력저항
- 이미터 폴로어에서 는 출력을 양단에서 얻기 때문에 바이패스 되지 않음
⇒ ≫ 이면 공통 컬렉터 증폭기의 입력저항은 식 (6.13)으로 표시
, , ≃
≃
′
′
′ ≃ (6.13)
- 그림 6.25에서 전체 입력저항은 공통 이미터 회로와 같이 다음 식으로 표시
- 이미터 폴로어는 높은 입력저항 때문에
버퍼증폭기(buffer amplifier)로 사용
⇒ 부하저항의 크기가 작을 때 증폭기의 전압이득의 감소 방지
⇒ 부하와 출력단 사이의 위치에 버퍼증폭기(완충기)로 사용
◉ 출력저항
- 부하를 제거하고 이미터 폴로어의 이미터에서 본 출력저항은 식 (6.14)로 표시
⇒ 출력저항이 낮기 때문에 낮은 저항을 갖는 부하의 구동에 사용
≃
║ (6.14)
◉ 전류이득
- 그림 6.25에서 증폭기의 전류이득은 트랜지스터의 전류이득 에 접근
, ≃
(6.15)
◉ 전력이득
- 공통 컬렉터 증폭기의 전력이득은 전압이득 과 전류이득 의 곱,
⇒ 이미터 폴로어의 ≃이므로 전력이득은 식 (6.16)으로 표시
≃ (6.16)
【예제 6.10】그림 6.27에서 이미터 폴로어의 전체 입력저항, 전압이득, 전류이득, 전력이 득 및 부하 에 유도된 전력이득을 구하라. 175이고, 동작 주파수에서 용량성 리액턴스는 무시한다.
18kΩ
51kΩ 10F
10F 2N3904
470Ω 470Ω +10V
3Vrms
그림 6.27 예제 6.10의 회로
Ω
× kΩ ⋯ (6.13)
×
kΩ
×
kΩ
× V, V
mA, ′
mV mA
mV Ω ⋯ (6.1)
′
, V
mA,
×
A
×
×
, ≃
, ∵
■
◉ 달링턴 접속(Darlington Pair)
- 이미터 폴로어 회로의 최대 입력저항은 트랜지스터의 에 의해 제한
⇒ 그림 6.28은 입력저항을 증가시키기 위한 달링턴 접속
⇒ 두 트랜지스터 Tr.1과 Tr.2의 컬렉터를 서로 접속
⇒ Tr.1의 이미터가 Tr.2의 베이스를 구동시키는 구조
⇒ 증폭기의 전체 입력저항은 식 (6.17)로 표시
, ≃
≃
,
, ≫ , ≃
≃ (6.17)
+
Tr.1
Tr.2
그림 6.28 달링턴 접속
- 이미터 증폭기의 출력단(컬렉터 단자)과 부하 사이에 달링턴 회로를 접속
⇒ 부하 효과에 따른 전압이득의 감소를 방지
⇒ 증폭기의 출력전압을 부하에 온전히 공급
≫, ≃,
: 전압이득 감소
≪ , ,
: 전압이득 불변
6.5 공통 베이스 증폭기
- 그림 6.31은 베이스가 를 통해 교류접지 된 공통 베이스 증폭기를 표시
⇒ 입력은 을 통해 이미터에, 출력은 를 통해 부하에 공급
+
(a) 부하저항을 가진 회로 (b) 교류 등가모델
E C
B
그림 6.31 전압분배 바이어스된 공통 베이스 증폭기
◉ 전압이득
- 그림 6.31(b)에서 이미터(입력)와 컬렉터(출력) 사이의 전압이득을 계산
⇒ ≫ 일 때 전압이득은 식 (6.18)로 공통 이미터와 동일
⇒ 입력전압 와 출력전압 는 동상
′
′
′
≃′, ≫
≃,
′
≃
′
(6.18)
◉ 입력저항
- 이미터에서 본 입력저항은 다음과 같고, ≫ 이면 식 (6.19)로 표시
, ′≃′, ≫
′
≃′ (6.19)
◉ 출력저항
- 컬렉터 쪽으로 본 출력저항은 ′과 의 병렬 합성저항인데 ′ ≫
⇒ 출력저항은 식 (6.20)으로 표시
(6.20)
◉ 전류이득
- 전류이득은 식 (6.21)과 같이 입력전류 에 대한 출력전류 ≃의 비로 정의
≃ (6.21)
◉ 전력이득
- 공통 베이스 증폭기의 전력이득은 전압이득 과 전류이득 의 곱,
⇒ 전류이득이 ≃1이므로 전력이득은 식 (6.22)로 표시
≃ (6.22)
