Design of a Planar Wideband Microwave Bias-Tee Using Lumped Elements

http://dx.doi.org/ 10.5515/KJKIEES.2013.24.4.384 ISSN 1226-3133 (Print)

집중 소자를 이용한 광대역 평판형 마이크로파 바이어스-티의 설계

Design of a Planar Wideband Microwave Bias-Tee Using Lumped Elements

장기연․오현석․정해창․염경환

Ki-Yeon Jang․Hyun-Seok Oh․Hae-Chang Jeong․Kyung-Whan Yeom 요 약

본 논문에서는 집중 소자를 이용한 광대역 평판형 마이크로파 바이어스-티의 설계를 보였다. 설계된 바이어 스-티는 DC 블록과 RF 초크로 구성된다. DC 블록용 커패시터는 광대역으로 동작하는 커패시터를 사용하였고, DC 공급 및 RF 초크용 인덕터는 서로 다른 자기 공진 주파수(SRF: Self Resonance Frequency)를 가지는 인덕터들 을 직렬로 연결하였다. RF 초크에서 집중 소자들의 직렬 공진에 의하여 발생하는 신호의 손실을 병렬의 저항과 커패시터를 연결하여 해결하였다. 설계된 바이어스-티는 1608 칩 형태의 집중 소자들을 이용 조립하여 제작하였 다. 측정은 커넥터의 손실과 영향을 제거하기 위하여 Anritsu 3680K jig에 연결하여 측정하였다. 제작된 바이어스 -티는 10 MHz～18 GHz의 광대역에서 동작하고, 측정된 반사 손실이 —15 dB 이하를 가지며, 삽입 손실은 —1.5 dB 이하인 것을 확인하였다.

Abstract

In this paper, a design of planar microwave bias-tee using lumped elements was presented. The bias-tee is composed of 2 blocks; DC block and RF choke. For this design of the bias-tee, a wideband capacitor was used for DC block.

For a RF choke, a series connection of inductors which have different SRFs is used for a RF choke. In the RF choke, a series connection of resistor and capacitor was added in shunt to eliminate a loss from a series resonance. The de- signed bias-tee was implemented by using 1608 SMT chip components. The fabricated bias-tee was measured using Anritsu 3680K fixture which enables to remove an effect of a connector. The fabricated bias-tee presented —15 dB of return loss and —1.5 dB insertion loss at 10 MHz～18 GHz.

Key words : Microwave Broadband Bias-Tee, Lumped Elements, Self Resonance Frequency

「이 논문은 2012년 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임(KRF-2012-003205).」

충남대학교 전파공학과(Department of Radio Science and Engineering, Chungnam National University)

․Manuscript received January, 12, 2013 ; Revised February 19, 2013 ; Accepted February 25, 2013. (ID No. 20130112-012)

․Corresponding Author : Kyung-Whan Yeom (e-mail : [email protected])

Ⅰ. 서 론

바이어스-티는 능동 소자의 S-파라미터, 입출력 특성 측정을 위해 사용되는 측정accessory로서 널리

사용되며, RF 신호에 영향을 주지 않고 능동 소자에 DC 전원을 인가하는 소자이다. 능동 소자에 DC 바 이어스만을 인가하고, RF 신호를 통하여 측정을 해 야 하기 때문에 바이어스-티는 삽입 손실, 반사 손

여 다양하게 연구되어 왔다.

일반적으로 바이어스-티는 DC 블록과 RF choke 로 구성되는데, DC 블록의 경우 단순히 칩 커패시터 로 해결할 수 있으나, RF choke의 경우 광대역으로 동작시키기에는 어려운 점이 많다. 최근 광대역으로 동작하는 ferrite choke가 상용화되어, 이러한 RF choke의 설계 노력을 해결 가능하게 되었다^[1]. 그러 나 이러한 ferrite choke는 전류 용량을 사용자가 바 꿀 수 없어, 최근 잦은 응용이 야기되는 전력 소자를 측정을 위한 바이어스-티를 구성하는 데는 한계가 있다. 반면, 칩 소자들은 다양한 전류 용량과 최대 전압을 갖고 있어 이것을 이용한 바이어스-티의 설 계방법이 있을 경우, 설계자는 다양한 전류 용량의 바이어스-티를 칩 소자 부품 선정을 통해 제작할 수 있을 것이다.

바이어스-티에 대한 연구로 Baylis와 연구자들은 pulse 측정을 위하여 중심 주파수 2 GHz를 가지는 바이어스-티의 설계^[2] 방법을 보였으며, 집중 소자를 패드에 조립할 때 발생하는fringing capacitance에 대 한 내용을 언급했다. 설계된 바이어스-티는 좁은 대 역폭을 가지고 있으며, 광대역으로 사용하는 데는 한계가 있다. Cullens와 공동 연구자들은 소형의 바 이어스-티를 마이크로-동축 라인의 특수 공정으로 설계^[3]하는 것을 보였다. Johnson은 인덕터와 병렬의 저항을 연결하여 광대역의 바이어스-티^[4]를 설계하 였지만, 이 또한 대역이 넓지 않고 제약점이 있다.

국내에서는 고 전류와 고 전압 특성을 위한 광대 역의 바이어스-티의 설계가 참고문헌 [5]에서 발표 된 바가 있다. 그림 1에는 참고문헌 [5]의 바이어스- 티를 나타내었다. 참고문헌 [5]의 바이어스-티는 DC 블록에서는 커패시터의 병렬 합을 이용하였고, RF 초크에서는 인덕터의 직렬 합을 이용함과 동시에 집 중 소자의Q를 조정하여 광대역의 바이어스-티를 설 계하였다. 참고문헌 [5]의 바이어스-티는 고 전압과 고 전류 특성을 가지지만, 주파수가 높아질수록 손 실이 증가하고 기생 공진이 발생하는 등의 문제로 인하여10 GHz 이상에서는 특성이 열화되고 설계치 와 측정치가 차이를 보이게 된다. 이러한 차이점은 참고문헌[2]에서 언급한 fringing capacitance의 영향 을 고려하지 않은 설계가 원인인 것으로 보인다.

그림 1. 고출력 증폭기용 마이크로파 바이어스-티

Fig. 1. Microwave bias-tee for a high power amplifier

.

본 논문에서는 집중 소자를 이용하여 기존의 연 구들에서 한계점으로 나타난 대역을 개선시켜 광대 역으로 동작하는 바이어스-티를 설계하였다. 광대역 의DC 블록을 위해 참고문헌 [5]와 같이 커패시터의 병렬 합을 사용하지 않고, 비교적 높은 커패시턴스 를 가지는 칩 커패시터1개로 구현할 수 있음을 보 였다. RF 초크에서는 SRF를 고려하여 인덕터의 직 렬 합하였고, shunt RC 회로를 연결하여 인덕터 사이 에서 발생하는 직렬 공진을 보상하는 체계적인 설계 방법을 제시하였다.

설계된 바이어스-티는 칩 소자들을 PCB에 조립하 여 제작하였고, 제작된 바이어스-티는 10 MHz～18 GHz에서 반사 손실이 —15 dB 이하이며, 삽입 손실 은 —1.5 dB 이하인 것을 확인하였다.

Ⅱ. 본 론

2-1 광대역 특성을 위한 DC 블록용 커패시터 DC 블록에서는 RF 신호를 통과시키고 DC 신호 를 차단해야 하므로 커패시터를 사용하며, 칩-커패시 터의 경우 그림2와 같은 등가회로 구조^[6]를 가진다.

그림 2는 일반적인 칩-커패시터의 등가회로이며, 인덕터로 인해 주파수가 높아질수록 신호의 손실이 발생하게 된다. 참고문헌 [5]에서는 이러한 인덕턴스 를 낮추기 위하여 칩-커패시터의 병렬 합을 이용하 였다. 그러나 패드에서 발생하는 fringing capacitance 의 영향을 고려하지 않았으므로, 실제 특성과 차이

그림 2. 칩 커패시터의 등가 모델 Fig. 2. Equivalent circuit of chip capacitor.

가 있을 것이라 예상된다.

커패시터는Murata사에서 제공하는 여러 가지 값 의1608 칩 소자들을 조립하여 측정하였다. 실제 조 립에 사용된 칩-커패시터는 Murata사의 GRM18 1608 series^[7]의10 nF, 0.1 uF, 1 uF 커패시터를 선정하였으 며, 이들의 특성을 표 1에 정리하였다.

선정된 칩 소자는 그림3과 같이 조립하였고, Anri- tsu 3680K Jig에 연결되어 네트워크 분석기(Agilent N5230A)로 측정되었다. 측정을 위하여 사용된 기판 은Roger사의 4003c^[8]이며, 유전율은 3.55, 두께는 12 mil이다. RO4003c 패드의 폭은 그림 3과 같이 1608 칩 소자의 폭과 같은 0.8 mm로 설정하였다. 기판의 50 ohm line의 폭은 0.7 mm이다. 이때 그림 3과 같이 TRL(Thru Reflection Line) 보정(calibration)을 사용하 여 기준선을 패드까지 설정하고, 측정을 하게 되면 패드의 영향과 집중 소자의 특성이 고려된S-파라미 터를 얻게 된다.

측정된data에 대한 등가회로는 그림 4(a)와 같으

표 1. Murata사의 GRM18 series capacitor

Table 1 . GRM18 series capacitor of Murata.

Capacitor SRF [MHz]

Series R [ohm]

(at SRF)

Series L [nH]

(at SRF)

Voltage [V]

10 [nF] 60 0.06 0.7 50 0.1 [uF] 22 0.02 0.5 50

1 [uF] 8 0.01 0.5 16

그림 3. 패드에 조립된 집중 소자 Fig. 3. Lumped element mounted on a pad.

(a)

(b)

그림 4. (a) 2 포트 회로의 Pi 형 등가회로, (b) Y

와 Y

의 값

Fig. 4. (a) π equivalent circuit for a reciprocal two- port network, (b) value of Y

and Y

.

며^[9], 그림 4(a)에서 Y1은 집중 소자의 어드미턴스를 나타내며, Y2와Y3은 패드에서 생기는 fringing capa- citance(C1, C2)에 의한 값을 나타낸다. 이 fringing ca- pacitance C1, C2는 식(1)과 식 (2)로부터 계산될 수 있다.

 

 





 

 





그림5에는 칩-커패시터의 계산된 그리고 측정된 삽입 손실 및 반사 손실을 보였다. 측정된 실제 커패 시터의 특성은 등가회로의 시뮬레이션 결과보다 광 대역의 특성을 가지고 있으며, 예상과는 달리 광대 역 DC 블록으로 사용될 수 있음을 알 수 있다.

(a)

(b)

그림 5. (a) 커패시터 등가회로의 S-파라미터, (b) 측

정된 커패시터의 S-파라미터

Fig. 5. (a) S-parameters of equivalent capacitor, (b) S-pa- rameter of measured capacitor.

이러한 차이에 대한 첫 번째 원인은 패드 부분에 서 나타나는fringing capacitance에 의한 것이라 사료 되어, 그림 2의 칩-커패시터 등가회로와 그림 4(b)에 서 얻어진 패드 커패시턴스를 이용하여 최적화 과정 을 통하여 일치시키려 하였다. 그러나 null의 위치는 일치할지라도 측정된 삽입 손실과 반사 손실과 가까 운 형상은 나타나지 않음을 확인하였다.

그림 6에는 측정된 커패시터의 임피던스의 실수 부와 허수부를 주파수에 따라 그림6(a)와 6(b)에 각 각 나타내었다. 이는 앞서 패드 커패시턴스 추출과 동일하게

   



  



(a)

(b)

그림 6 . (a) 커패시터의 -real(1/Y(2, 1)) (b) 커패시터의 -imag(1/Y(2, 1))

Fig. 6. (a) -real(1/Y(2, 1)) of capacitors. (b) -imag(1/Y (2, 1)) of capacitors.

것을 알 수 있다. 이는 커패시터의 값이 충분히 커서 측정주파수에서는 인덕터의 영향만 나타나기 때문 이다. 이와 같은 현상이 나타나는 것은 커패시터를 구성하는 도체극의 표면 효과(skin effect)로 설명된 다. 그림 6(a)에서 저항은 주파수에 따라 직선적으로 증가하며, 특정 주파수 이상에서는 저항이 거의 일 정해지는 것을 알 수 있다. 또한, 그림 6(b)에서도 같 은 주파수 이상에서의 인덕턴스가 감소되는 것을 알 수 있다. 이는 표면 효과로 나타나는 현상으로 잘 알 려진 현상이다.

결국 특정 주파수 이상에서는 커패시터의 저항이 더 이상 증가하지 않고 기생 인덕턴스가 감소하므 로, 단일의 커패시터가 광대역의 DC 블록으로 동작

그림 7. 칩 인덕터의 등가회로

Fig. 7. Equivalent circuit of chip inductor.

표 2. 인덕터들의 특성

Table 2 . Characteristic of inductors.

Series Inductance [nH]

SRF [GHz]

Parallel capacitance

[pF]

LQW18A series 470 0.5 0.2 LQW1608A series 6.8 5 0.15

LQP11A series 1.3 14 0.1

하게 한다.

따라서 그림5(b)의 특성에서 볼 수 있듯이 세 커 패시터는 광대역의DC 블록으로 동작하기에 적절하 지만, 0.1 uF 및 1 uF 커패시터가 손실 측면에서 우 위를 가진다. 그러나 커패시터의 최대 정격 전압에 서0.1 uF가 1 uF보다 우위를 가지므로 광대역의 DC 블록을 위해 0.1 uF 커패시터를 선정하였다.

2-2 RF 초크 설계

바이어스-티의 RF 초크에 사용되는 칩-인덕터의 일반적인 등가회로를 그림7에 보였다. 칩-인덕터는 병렬 공진 구조를 가지게 되어 SRF보다 높은 주파 수에서는 커패시터로 동작하여, 임피던스가 낮아져 단일의 인덕터는SRF 근처의 좁은 대역에서만 RF 초크로 동작하게 된다.

표2에는 Murata사의 인덕터 중 LQW18A series^[10], LQW1608A series^[11], LQP11A series^[12]의 특성을 나타 내었다. 칩-인덕터에서 발생하는 병렬 기생 커패시 턴스는 칩-인덕터의 종류와 인덕턴스에 따라 차이가 있으며, 일반적으로 인덕턴스가 높은 인덕터일수록 높은 병렬 기생 커패시턴스를 가진다. 표 2에는 LQW- 18A series 470 nH, LQW1608A series 6.8 nH, LQP- 11A series 1.3 nH 인덕터들의 특성을 나타내었다.

앞서 언급한 바와 같이 단일 인덕터로는 광대역 초크로 동작하지 않기 때문에 참고문헌[5]와 같이

그림 8. 인덕터들의 mag(Z

) Fig. 8. mag(Z

) of inductors.

광대역 초크를 구성하기 위하여 직렬 합을 구성할 경우의 임피던스를 그림8에 보였다. 그림 8에 보인 바와 같이 각 인덕터들은 각각의SRF의 근처에서는 높은 임피던스를 갖지만, 그 외의 주파수에서는 임 피던스가 낮아져 광대역으로 동작하는데 한계가 있 다. 특히 두 개의 인덕터를 연결할 경우 발생하는 직 렬 공진으로 인해 특정 주파수에서는 초크로 동작하 는 데 문제가 있게 된다.

본 논문에서는 그림 9에 보인 바와 같이 이러한 한계를 개선하기 위한 광대역 초크 구성방법을 제안 하였다. 이러한 한계를 개선하기 위한 본 논문에서 제시하는 광대역 초크 구성 방법을 그림9에 보였다.

그림9(a)에서 ①에는 가장 큰 인덕터가 연결되게 되 며, 중간 값을 갖는 인덕터는 ②에 연결되고, 가장 작은 값을 갖는 인덕터는 ③에 연결되게 된다. 이와 같이 구성할 경우 낮은 주파수에서는 ② 및 ③은 단 락(short)가 되어 ①부의 인덕터가 초크 역할을 하게 된다. 주파수가 높아질 경우 ①부의 인덕터는 단락 이 되며, 이때는 ②의 인덕터가 초크 역할을 하게 되 며, 마지막으로 ③의 인덕터가 고주파에서 초크 역 할을 하게 된다. 이러한 구성도 그림 8에 보인 것과 마찬가지로 직렬 공진을 하여 초크로 동작하지 않는 주파수가 발생하게 되는데, 이는 각 연결부에 접지 면과shunt로 삽입된 RC 직렬 회로에 의하여 보상되 게 된다. 이때 커패시터는 저항에 의한 전류 누설을 막는 역할을 한다.

그림 9(b)에는 이러한 각 단의 동작을 보였다. 그 림9(b)의 ①은 470 nH 인덕터만 연결되었을 때 삽입

(a)

(b)

그림 9 . (a) RF 초크 회로, (b) 회로의 S-파라미터 Fig. 9. (a) RF choke circuit, (b) S-parameter of the cir-

cuit.

및 반사 손실 특성이다. 이것은 주파수가 올라갈수 록 인덕터에 기생하는 병렬 커패시턴스로 인해 반사 손실이 나빠지는 것을 알 수 있다. 그림 9(a)의 ② 및

③부는 이러한 특성을 개선하게 된다. 이 때 ②부의 병렬 공진 회로의Q는 저항 값을 조정하여 1 이하로 설정할 수 있다. 또한, ②부의 공진 주파수는 ①만의 특성을 보고 결정할 수 있다. ①만의 특성은 주파수 5 GHz 이상에서는 반사 손실이 —15 dB보다 커지게 되는데, 이를 보상하기 위하여 그림 9(a)의 ②에 나 타낸 것처럼6.8 nH 인덕터(병렬 기생 커패시턴스와 함께 약5 GHz에서 공진한다.)를 직렬로 연결하고, 이때 저항 값은Q가 약 1이하가 되도록 설정하였다.

이때 나타나는 특성이 그림9(b)의 ①+② 특성이 되 게 된다. 그림에서 볼 수 있듯이 저주파에서는 반사

하는 것을 알 수 있다. 다음으로는 보다 높은 주파수 에서는 ①+② 특성이 다시 나빠지게 되는데, 여기서 이 주파수는 14 GHz로 선정하였다. 같은 방법으로 이를 보상하기 위하여 그림9(a)의 ③에 나타낸 것처 럼1.3 nH와 병렬 저항 및 커패시터를 재차 연결하 였다. 설계된 RF 초크 회로의 시뮬레이션을 그림 9(b)의 굵은 선으로 표시하였고, RF 초크가 광대역 으로 동작함을 확인할 수 있다. 이와 같은 방법을 반 복하면 원하는 주파수까지 초크의 성능을 확장할 수 있게 된다.

(a)

(b)

그림 10 . (a) C

가 추가된 RF 초크 회로, (b) 시뮬레이 션 결과

Fig. 10. (a) RF choke circuit with C

, (b) result of si-

mulation.

그림 11. 맨 윗 패드에서 오는 C

의 제거 방법 Fig. 11. Method of eliminating C

from upper pad.

2-3 패드의 영향을 고려한 RF 초크 최적화 그림9(a)에 보인 회로는 칩-인덕터가 조립 시 패 드에서 생기는fringing capacitance에 대한 영향은 고 려하지 않았다. 그림 9(a)의 ② 및 ③부의 조립 시 발 생하는 커패시턴스는 설계 주파수 대역에서는 큰 영 향을 끼치지 않는 것을 시뮬레이션으로 확인하였다.

이것의 영향은 대부분 인덕터의 기생 커패시턴스에 병렬로 나타나게 되는데, 이것은 칩-인덕터의 SRF를 이동시킬 뿐 큰 영향은 없게 된다.

그러나 ①부의 조립 시 발생하는 패드 커패시턴 스는 초크의 성능을 크게 제한하게 된다. 이를 보이 기 위하여 그림10(a)에 앞서 계산된 fringing capaci- tance인 0.15 pF를 연결하고 시뮬레이션하였다. 이것 을 그림10(b)에 보였다. 주목할 것은 초크를 광대역 화하기 위한 ② 및 ③부의 개선 효과도 나타나지 않 는 것을 알 수 있다. 이와 같은 이유는 근본적으로 그림9(a)에서 ② 및 ③부의 구성은 첫 단 인덕터의 병렬 공진 특성을 개선한 것이고, 병렬 패드 커패시 턴스의 개선에는 효과가 없기 때문이다.

따라서 이것을 제거하기 위하여 그림11과 같이 조립할 경우, 패드 커패시턴스의 영향을 최소화 할 수 있을 것이다. 즉, 470 nH 인덕터의 윗부분은 패 드 없이2-포트 회로의 50 ohm 라인에 그대로 납땜 할 경우, 패드에서 오는 fringing capacitance가 나타나 지 않기 때문이다.

Ⅲ. 광대역 바이어스-티 제작 및 측정

은DC 블록용 커패시터이며, L1, L2, L3은RF 초크를

(a)

(b)

그림 12 . (a) 바이어스-티의 layout(14 mm×25 mm), (b) 제작된 바이어스-티.

Fig. 12. (a) Layout of bias-tee(14 mm×25 mm), (b) fa- bricated wideband bias-tee.

표 3. 바이어스-티 제작에 사용된 소자 값 Table 3. Value of elements for bias-tee.

L1

[nH]

L2

[nH]

L3

[nH]

Cblock

[uF]

C

[pF]

Cbp

[pF]

R

[ohm]

470 6.8 1.3 0.1 150 15,000 150

위한 인덕터이다. R은 인덕터의 Q를 조정하기 위한 저항이며, C 및 Cbp는 신호의 누설을 막기 위한 커패 시터이다. 사용한 PCB 기판은 칩-커패시터와 칩- 인덕터를 측정할 때 사용한 기판과 같은 ROGERS 4003 기판(



. Comparison of performance of this work and commercial bias-tees.

Model Bandwidth Volt_max

[V]

I_max [A]

Insertion loss (maximum)

Return loss

(minimum) Size Aeroflex

8810KMF2-26 50 kHz～26.5 GHz 25 0.75 1.5 dB 15 dB 16 mm×30 mm Agilent 11612A, option

001 high current 400 MHz～26.5 GHz 100 2 1.0 dB 18 dB 27 mm×33 mm Bias-tee of Reference

10 MHz～10 GHz 50 3 2.65 dB 12 dB 15 mm×27 mm This work 10 MHz～18 GHz 50 0.35 1.5 dB 15 dB 14 mm×25 mm

하는 것을 확인하였다. 시뮬레이션의 결과와는 반사 손실의 특성에서 다소 첨두 형태의 기생 공진들이 나타나지만 모두 설계치보다 아래인 것을 알 수 있 다. DC 포트 대 RF+DC 포트, DC 포트 대 RF 포트에 서 고주파 및 저주파의 손실 특성을 확인하기 위하 여 바이어스-티에 커넥터를 연결하여 측정하였다.

그림13(b)와 같이 RF 초크의 높은 임피던스와 바이 패스 커패시터의 영향으로 통과 특성이 매우 낮아 RF 초크, DC 블록 그리고 바이패스 커패시터가 효 과적으로 동작하는 것을 확인할 수 있다.

제작된 바이어스-티의 전류 용량을 측정하기 위 하여 그림14와 같이 두 개의 바이어스-티를 제작하 여 한 쪽에는DC 바이어스를 공급하고, 나머지 하나 의 바이어스-티의 끝부분에는 접지를 시켜 전류 용 량을 측정하였다. 전원 공급기를 통하여 전류를 공 급한 결과, 470 nH 인덕터의 한계치인 350 mA까지 전류 용량을 가지는 것을 확인하였다. 그리고 그림 14와 유사한 방법으로 바이어스-티의 내압을 측정한 결과, 50 V의 내압을 가지는 것을 확인하였다.

제작된 결과와 참고문헌 [5]의 바이어스-티 및 상 용 바이어스-티의 성능을 표 4에 비교하였다. 참고문 헌[5]의 바이어스-티는 참고문헌 [2]～[4]의 바이어 스-티의 대역 문제를 개선하고, 고 전압, 고 전류의 특징을 가지지만10 GHz 이상에서는 손실이 높아져 동작하지 못한다. 본 논문의 바이어스-티는 광대역 특성을 가지는 반면 낮은 전류 특성을 가지지만, 본 논문에서 제공한 설계 방법과 적절한 소자의 선택을 통하여 광대역, 고 전류 특성을 가지는 바이어스-티 제작에 응용될 수 있을 것이다.

(a)

(b)

그림 13 . (a) RF 포트 대 RF+DC 포트의 S-파라미터, (b) RF 포트 대 DC 포트, RF 포트 대 RF+

DC 포트의 삽입 손실

Fig. 13. (a) S-parameter of RF port to RF+DC port,

(b) Insertion loss of RF port to DC port and

RF port to DC port.

그림 14 . 바이어스-티의 전류 용량 측정

Fig. 14. Measurement of bias-tee's current capacity.

Ⅳ. 결 론

본 논문에서는 집중 소자들을 이용하여 광대역 통과 특성을 갖는 마이크로파 대역 바이어스-티를 설계하고, 이에 대한 특성을 보였다. 패드에서 생기 는fringing capacitance를 S-파라미터의 π형 등가회 로와 비교를 통하여 구했으며, 이 fringing capacitance 와 주파수가 높아짐에 커패시터 자체에서 나타나는 표면 효과에 의하여 단일의 커패시터로2-포트 광대 역 단락 회로를 구현할 수 있었다. RF 초크에서는 개방 회로를 얻기 위하여 서로 다른SRF를 갖는 인 덕터들의 직렬 합을 이용하였고, 인덕터들 사이에서 발생하는 직렬 공진은RC 회로를 shunt로 연결하여 보상하였다. 맨 윗 단의 칩-인덕터를 조립할 때는 패 드가 없이50 ohm 라인에 그대로 조립하여 맨 윗 단 의 패드에서 생기는 fringing capacitance를 제거하여 주파수의 손실을 막았다. 이를 이용하여 PCB에 1608 칩 소자들을 조립 제작하여 바이어스-티를 제작하였 고, 제작된 바이어스-티는 10 MHz～18 GHz에서 삽 입 손실이 —1.5 dB 이하, 반사 손실이 —15 dB 이하 를 가지는 것을 확인하였다.

참 고 문 헌

[1] C100SMNL, Conical Inductor, Gowanda, [Online]

Available: http://www.gowanda.com

[2] C. Baylis, L. Dunleavy, and W. Clausen, "Design of bias tees for a pulsed-RF test system using accurate component models", Microwave Journal, Horizon House Publication, vol. 49, no. 10, Oct. 2006.

[3] E. Cullens, K. Vanhille, and Z. Popovic, "Miniature bias-tee networks integrated in micro-coaxial lines", Proceeding of the 40th European Microwave Con- ference, pp. 413-416, Sep. 2010.

[4] G. W. Johnson, Wideband Bias Tee, [Online] Avai- lable: http://web.mac.com/gwj/Site/Bias_Tee.html [5] 오현석, 정해창, 염경환, "광대역 특성을 갖는 집

중 소자를 이용한 고출력 증폭기용 마이크로파 바이어스-티의 설계", 한국전자파학회논문지, 22 (7), pp. 683-693, 2011년 7월.

[6] 염경환, 능동초고주파 회로설계입문(개정판) 홍 릉과학출판사, 2008년 6월.

[7] GRM 18, Chip Monolithic Ceramic Capacitors, Mu- rata, [Online] Available: http://www.murata.com [8] RO4003C, Laminate, Rogers, [Online] Available:

http://www.rogerscorp.com

[9] David M. Pozar, Microwave Engineering, John Wiley & Sons Inc., 2005.

[10] LQW18A, Chip Coils, Murata, [Online] Available:

http://www.murata.com

[11] LQW1608A, Chip Coils, Murata, [Online] Avai- lable: http://www.alldatasheet.com

[12] LQP11A, Chip Coils, Murata, [Online] Available:

http://www.alldatasheet.com

2006년 3월～현재: 충남대학교 전 파공학과 (공학사)

[주 관심분야] 초고주파 회로 설계

오 현 석

2005년 2월: 충남대학교 전파공학 과 (공학사)

2007년 2월: 충남대학교 전파공학 과 (공학석사)

2011년 8월: 충남대학교 전파공학과 (공학박사)

2011년 9월～2012년 9월: 충남대학 교 전파전기공학연구소 객원연구원

2012년 10월～현재: 국방과학연구소 선임연구원 [주 관심분야] 마이크로파 회로 설계

2008년 2월: 충남대학교 전자전파정 보통신공학과 (공학사)

2010년 2월: 충남대학교 전자전파정 보통신공학과 (공학석사) 2010년 3월～현재: 충남대학교 전자

전파정보통신공학과 박사과정 [주 관심분야] 초고주파 능동 회로 및 시스템 설계

염 경 환

1976년～1980년: 서울대학교 전자 공학과 (공학사)

1980년～1982년: 한국과학기술원 전 기 및 전자과 (공학석사) 1982년～1988년: 한국과학기술원 전

기 및 전자과 (공학박사) 1988년 3월: 금성전기(주) 소재부품 연구소 선임연구원 (MIC팀 팀장)

1990년 3월: 금성전기(주) 소재부품연구소 책임연구원 1991년 5월: 금성정밀(주) 기술연구소 연구1실 책임연구원 1991년 8월: (주) LTI

1995년 10월～현재: 충남대학교 전파공학과 교수

[주 관심분야] 초고주파 능동 회로 및 시스템, MMIC 설계