장성호 · 정내봉 · 박도현 · 정현종

Recently, graphene has been intensively studied as a channel material for use in electronic devices.

In this article, research on graphene field-effect transistors (GFETs) for RF amplification and on efforts to switch off graphene electronic devices, including graphene barristors (GBs) are reviewed.

The novel switching mechanism of a GB is compared with those of Si field-effect transistor (SiFET) and a GFET. From the relation between the accumulated charge and the workfunction of the channel, we found that while the GFET modulates the carrier density to exhibit an ION/IOF F ∼ 10, the GB and the SiFET modilate barrier height to achieve an ION/IOF F > 10⁵. In addition, other unique features of a GB as an electronic device are discussed.

PACS numbers: 85.35.-p, 72.80.Vp, 73.63.-b

Keywords: Graphene, Graphene transistor, Graphene barristor, Van der Waals heterostructure

그래핀 전자소자 : 트랜지스터 vs. 배리스터

장성호 · 정내봉 · 박도현 · 정현종

건국대학교 물리학과, 서울 05029, 대한민국

(2016년 9월 6일 받음, 2016년 9월 13일 수정본 받음, 2016년 9월 19일 게재 확정)

최근 그래핀을 이용한 전자 소자에 대한 연구가 매우 활발하다. 본 논문에서는 그래핀 트랜지스터를 RF 증폭 회로에 이용하는 연구와 배리스터를 포함하는 그래핀 스위칭 소자에 대한 연구를 리뷰 하였다. 특히 그래핀 배리스터의 새로운 스위칭 메커니즘을 이해하기위해서, 실리콘 트랜지스터와 그래핀 트랜지스터, 그래핀 배리스터의 스위칭 메커니즘을 비교하였다. 각각의 소자에서 채널에 모이는 나르개 (carrier) 밀도와 이에 따른 일함수의 변화량으로부터, 그래핀 트랜지스터는 나르개 밀도를 조절하여 ION/IOF F ∼ 10 인 반면, 실리콘 트랜지스터와 그래핀 배리스터는 장벽을 조절하여 ION/IOF F > 10⁵이 가능하다는 것을 보였다. 추가적으로, 그래핀 배리스터 소자의 고유한 특성들에 대해서 논의 하였다.

PACS numbers: 85.35.-p, 72.80.Vp, 73.63.-b

Keywords: 그래핀, 그래핀 트랜지스터, 그래핀 배리스터, 반데르발스 이종 구조체

∗E-mail: [email protected]

This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

Fig. 1. (Color Online) The structure of Si field-effect transistor (left), and the switching operation (right).

p++ in left exhibits the additionaly doped region for improving contact with metal.

I. 서 론

그래핀은 상온에서 매우 높은 전자이동도를 가지고 있고 [1], 원자 한 층만으로도 현재의 실리콘 트랜지스터 (Fig.1) 에 필요한 전류를 흘릴 수 있다는 점에서 [2] 실리콘을 대체 할 수 있는 물질로 오랜 시간 동안 연구되어 왔다. 하지만, 나중에 설명하는 바와 같이 그래핀 트랜지스터는 기존의 트랜지스터와 스위칭 방식이 달라서 소자가 꺼지지 않는 문제가 있다 [3].

본 논문에서는 최근에 활발히 연구되고 있는 그래핀을 이용한 전자 소자 구조에 대한 연구를 리뷰 하고자 한다.

특히, 그래핀 트랜지스터와 이 소자의 스위칭 문제를 해결 하기 위해서 새롭게 제안된 그래핀 배리스터소자의 스위칭 방식을 비교할 것이다. 여기에 전통적으로 많은 연구가 이루어진 실리콘 장효과 트랜지스터를 더하여, (1) 실리콘 장효과 트랜지스터 (Si field-effect transistor, SiFET), (2) 그래핀 장효과 트랜지스터 (Graphene FET, GFET), (3) 그래핀 배리스터 (Graphene Barristor, GB) 에 대해서 비 교하였다. 이러한 소자 구조들, 특히 스위칭 방식에 대한 리뷰를 통해서, 그래핀 트랜지스터와 그래핀 배리스터의 차이를 이해하고, 앞으로 다양한 응용 연구에 시사점을 얻 기를 바란다.

II. 그래핀 전자소자

1. 그래핀 장효과 트랜지스터 (GFET)

그래핀 트랜지스터 (GFET) 는 Fig.2에서 볼 수 있듯이 실리콘 트랜지스터에서 채널만 그래핀으로 치환한 구조를 가지고 있다. 하지만, 그래핀에 띠틈 (bandgap) 이 없어서

Fig. 2. (Color Online) The structure of graphene field-effect transistor (left), and the switching operation (right).

실리콘 트랜지스터와 다음의 두 가지 면에서 큰 차이를 보 인다.

1. 실리콘 트랜지스터와 달리 소스-채널사이에 장벽 (barrier) 을 형성하지 못해서 채널에 전하가 모이는 양에 따라 저항이 달라지는 정도로만 스위칭 하게 된다.

2. 그래핀-금속 접합에서 쇼트키 장벽이 형성되지 않는 다 [4–6].

소자의 관점에서 생각해 볼 때, 후자는 실리콘 트랜지스 터와 비교하여 그래핀 트랜지스터의 장점이 되지만, 전자는 소자가 충분히 꺼지지 않는 문제를 만들게 된다 [3,7]. 이는 이후에 살펴볼 바와 같이 그래핀 트랜지스터의 응용에 상 당한 제약을 가하게 된다.

그래핀 트랜지스터는 게이트 전압에 따라서 그래핀에 모 인 전하의 양으로 그래핀에 흐르는 전류를 조절하게 된다.

페르미 준위가 그래핀의 디랙 점에 있을 때 4 개의 전하만 존재할 수 있지만, 실제 소자에서는 페르미 준위를 디랙 점에 위치시키더라도, (1) 열에너지 및 (2) 기판의 불순물의 양에 따라서 그래핀에 모이는 전하의 양은 달라진다. 먼저 열에너지 kT (여기서, k 는 볼츠만 상수이고, T 는 온도이다.) 로 인해 OFF상태에서 모이는 전하의 양은

n_i= π 6

(kT ℏυF

)2

≈ 9 × 10⁵T² (electrons/cm²) (1)

이다 [8]. 즉, 상온에서 ni ≈ 8 × 10¹⁰ cm⁻² 이다. 하지만, 실제 소자를 제작할 경우 기판에 많은 불순물이 존재하여, 10¹²cm⁻² 이상의 전하가 모이게 된다.

반면, 평행 축전 판을 가정하면, 유전체별로 모을 수 있는 최대 전하량은 유전 상수에 진공의 유전율을 곱한 후 유전

세기 (dielectric strength) 를 곱하면 되는데 Table 1에 표 시되어 있다. 따라서 On 상태에서의 전하의 양은 게이트 절연체에 따라 대략 10¹²/cm²에서 10¹³/cm²정도가 된다.

SiO2 에서는 대략 10¹³/cm² 정도의 전하가 모이게 된다.

전술한 바와 같이 상온에서는 OFF상태에서 8× 10¹⁰/cm² 의 전하가 모이게 되어 ION/I_{OF F} ∼ 100 정도가 물리적인 한계가 된다. 하지만, 실제의 소자에서는 OFF 상태에서 기판의 불순물에 의해서 모이는 전하량이 ni의 전하량의 10배 정도가 되어 대략 ION/IOF F ∼ 10 내외의 스위칭을 가지게 된다. 전통적인 소자와 비교하면 소스와 채널 사이 에 띠틈에 의한 장벽이 형성되지 않아서 실제의 스위칭이 어려운 상황이라는 것을 알 수 있다.

이와 같은 스위칭의 한계 때문에, 그래핀 트랜지스터 소자에 대한 연구는 아날로그 회로에 사용되는 RF 트랜지 스터에 제한되어 왔다. 일반적으로 트랜지스터를 이용한 증폭회로에서 게이트 전압의 진동수가 커짐에 따라 신호가 증폭되는 정도가 줄어들게 되는데, 더 이상 증폭이 되지 않 는 진동수로 RF 트랜지스터를 평가하게 된다. 즉, fT보다 높은 진동수에서 드레인 전류가 증폭되지 않고, fM AX보다 높은 진동수에서 전력(I²R)이 더 이상 증폭되지 않는다 [7].

fT는 소자의 전자이동도(µF E)와 채널의 폭(W ), 길이(L) 와 관련해서 다음의 상관관계를 가지고 있다.

fT ≈ gm

2πC_G = 1 2π

µF E

V_D W

L (2)

(여기서, gm은 트랜스 컨덕턴스, CG는 게이트 전기 용량, V_D는 드레인 전압이다.) 따라서 더 높은 이동도의 그래핀을 쓰거나, 채널의 폭은 넓게, 채널의 길이는 짧게 만들어서 fT를 높일 수 있다 [11]. 반면에, fM AX는 좀 더 복잡한 관계식을 가지고 있다.

f_{M AX} = f_T

2√

(gD(RG+ RSD) + 2πfTRGCG) (3) (여기서, gD은 채널 컨덕턴스, RG는 게이트 저항, RSD는 소스-드레인 저항이다.)

따라서 fM AX를 개선하기 위해서는 좀 더 근본적인 소 자 특성에 대한 연구가 필요하다. 다만, fM AX가 I²R을

술원에서는 PECVD 공정으로 길러진 그래핀을 6인치 웨 이퍼에 전사하여 RF 소자를 제작하였다 [13]. 이후 UCLA 에서 흑연에서 분리된 그래핀위에 나노와이어를 게이트로 이용하여 nm의 채널길이를 가지는 트랜지스터를 제작하 고, fT = 300 GHz를 보였다 [14]. IBM에서 최초로 그래핀 트랜지스터를 이용한 집적회로를 선보였다 [15,16]. 반면, 건국대학교에서는 삼성종합기술원과의 공동연구로 PCB 기판에 증폭 회로를 구성하였다 [17].

하지만, 실제 아날로그 신호를 증폭하기 위해서는 fM AX

값이 더 중요하다. 기존의 반도체로 만든 트랜지스터가 fT ≈ fM AX 인 반면, 그래핀 트랜지스터는 fM AX가 fT

보다 열 배정도 더 작은 값을 보인다 [3]. 따라서 실질적으로 증폭이 가능한 주파수가 매우 제한적이다.

다른 한편으로, 그래핀 트랜지스터 고유의 소자 특성을 활용한 응용방안들도 제시되었다. 예를 들어, 양극성인 특 성을 활용하여 진동수를 두 배로 만드는 회로를 시연하였고, 네 개의 다이오드로 구성되는 브리지회로를 하나의 GFET 로 대체한 결과도 발표 되었다 [18–20].

2. 그래핀 전자소자를 스위칭하기 위한 노력

다른 한편으로는, GFET 를 충분히 끄기 위한 연구도 계속되었다. 먼저 그래핀 나노 리본을 만들어서 띠틈을 만들고자하는 시도가 있었지만, 충분한 띠틈을 얻기 위해서 필요한 리본의 두께가 매우 얇아야 한다는 점이 보고 되었다 [21]. 그래핀 이중층 (bilayer) 에서 강한 전기장으로 그래핀 내의 대칭을 깨어서 띠틈을 열고자 하는 시도도 있었다 [22]. 또한 그래핀 나노리본에서 전하수송은 띠틈 만큼이나 띠끝의 거칠기가 중요하다는 보고가 있었다 [23]. 또 다른 접근법으로는 유사한 구조를 가지는 그래핀과 육각형 질화 붕소 (hexagonal boron nitride, hBN) 을 동시에 성장하여 띠틈을 만들고자하는 시도도 있었지만, 하나의 그래핀안에 hBN이 아일랜드 형태로 성장함으로 인해서 띠틈을 만들지 못하였다 [24]. 다른 한 편으로는 그래핀의 띠틈이 커짐에 따라서 그래핀의 이동도가 줄어드는 계산결과가 발표 되었

Fig. 3. (Color Online) The structure of graphene barris- tor (left), and the switching operation (right).

다 [3]. 이 결과에 따르면, 그래핀의 띠틈을 실리콘 띠틈의 절반 (0.5 eV) 으로 만들면 실리콘 보다 전자이동도가 더 나빠지게 된다.

또 다른 접근법으로 게이트 전압에 따른 그래핀의 일함수 변화를 소자의 스위칭에 이용하는 것이다. 그래핀은 디랙 점 근처에서 페르미 면 (Fermi surface) 이 작아서 채널에 전 하를 모으게 되면 그래핀의 일함수가 변화하게 된다. 그래 핀과 반도체 접합에서 쇼트키 장벽을 형성시킨 후에 이러한 일함수 변화를 이용하여 쇼트키 장벽의 높이를 변화시켜서 충분히 끌 수 있었다 [25]. 이 소자는 배리스터 (Barristor = Barrier + Transistor) 로 이름 지었다. 다음 세부항목에서 자세히 다루고자 한다.

3. 그래핀 배리스터

전술한 바와 같이 그래핀 트랜지스터는 스위칭이 되지 않는다. 켜져 있을 때의 전류는 실리콘 FET와 비교하여도 충분한 양인데 [2,7] 꺼지지 않는다. 이러한 이유로 인해서 디지털회로에서는 사용되지 못하고 아날로그회로 (RF 증폭 회로) 에서 제한적으로 이용하고자 하는 노력들이 있었다 [7,12–15,17–20]. 하지만, 그래핀의 응용 도를 높이기 위해 서는 반드시 소자를 꺼야 한다. 전통적인 장효과 트랜지 스터로부터 배운 바는, 이를 위해서는 장벽을 만들고 이를 조절할 수 있는 방법이 필요하다는 것이다.

그래핀 채널에서 전하의 양을 조절하면 동시에 전하의 에너지도 변화한다. 이를 이용하여, 그래핀과 반도체 접합 을 만들고, 그래핀에 게이트 전압을 조절하여 전하의 양을 조절하면, 그래핀의 일함수를 조절하게 된다. 결과적으 로 그래핀-반도체 접합의 쇼트키 장벽을 조절하게 된다.

이러한 방식으로 그래핀소자를 끌 수 있는 새로운 방법이 삼성전자 (주) 종합기술원의 연구팀에 의해서 제시되었고,

Fig. 4. (Color Online) The electronic devices with bar- ristor switching: squares are inorganic semiconductors;

circles are organic ones. Empty ones are p-type barris- tors; filled ones are p-type barristors.

배리스터라는 이름으로 명명되었다 [25]. 그래핀 배리스터 는 Fig. 3과 같이 그래핀에 소스 전극을, 실리콘에 드레인 전극을 접합하고, 그래핀-실리콘 접합에 게이트 전압을 걸 어서 그래핀-실리콘 쇼트키 장벽를 조절하게 된다.

최초의 배리스터 연구에서 그래핀과 쇼트키 장벽을 이룰 반도체로 실리콘이 사용되었다. 실리콘은 전도띠 (conduc- tion band) 가 4 eV 근처에 있고, 원자가띠 (valence band) 가 5 eV 근처에 있어, 그래핀의 디랙 점 기준으로 전자 및 홀 모두에게 대략 0.5 eV의 쇼트키 장벽을 가지고, 그래핀에 전하를 모아서 이 장벽의 높이를 조절할 수 있을 것으로 예상 되었다. 다만, 실리콘 금속접합에서 페르미-준위 고정 (Fermi-level pinning) 이라는 현상으로 인해서 금속의 일함 수와 무관하게 쇼트키 장벽이 고정되는 현상에 대한 우려 가 있었으나, 결과적으로는 이러한 고정이 보이지 않았다.

배리스터 연구를 결과를 요약하면 다음과 같다.

1. 그 래 핀 에 띠 틈 을 열 지 않 고 충 분 한 스 위 칭 (ION/I_{OF F} > 10⁵) 을 보였다.

2. 쇼트키 장벽의 높이를 전기장으로 조절하였다.

3. 실리콘 소자에서 페르미-준위 고정이 없는 금속 접합 을 시연하였다.

기존의 실리콘 기술에서 실리콘과 페르미-준위 고정이 없는 접합을 이루는 문제는 저전력으로 구동되는 소자를 만들기 위해서 매우 중요한 선결과제이다. 이를 바탕으로 실리콘- 금속 접합 사이에 그래핀을 넣어서 쇼트키 장벽이 매우 작은 접합이 발표되었다 [26].

이후로 배리스터 방식으로 스위칭되는 소자에 대한 연 구는 그래핀과 접합되는 반도체의 종류를 달리하여 다양한

Fig. 5. (Color Online) The comparison of the switching mechanisms.

그룹에서 연구되고 있다. 유·무기 반도체, 2·3차원 반도체 에 걸쳐서 매우 다양한 반도체가 이용되고 있다 [27–36].

예를 들어, 유기 반도체와 그래핀 접합을 이용하여 배리스 터 방식으로 스위칭하는 소자의 경우, 매릴랜드 대학에서 그래핀-펜타신분자 접합에서 스위칭을 확인하였고 [27], 건국대학교에서는 동일한 접합을 이용하여 양극성인 특성 을 보이는 스위칭 소자를 보고 하였다 [28]. 스탠포드 대 학에서는 C60을 이용한 스위칭 소자를 보고하였으며 [29], 컬럼비아 대학에서는 두 분자 모두를 이용하여 n-형, p-형 스위칭 소자를 만들고, 인버터를 구현하였다 [30]. 이차원 무기 반도체와 그래핀 접합을 이용한 스위칭 소자 연구와 관련해서는 맨체스터 대학에서 그래핀-WS2접합을 가지고 배리스터 방식으로 스위칭되는 소자를 보고 하였다 [31].

2차원 반도체는 Si에 비해서 표면이 안정화 되어 있어서, 안정적으로 배리스터 소자를 만들 수 있는 장점이 있다.

더 나아가 이온성 액체 (ionic liquid) 를 이용한 배리스터에 대한 계산 결과도 발표되었다 [32].

III. 스위칭 메커니즘

이번 섹션에서는 각 소자 별로 스위칭 방식에 대해서 비교할 것이다. Fig. 5에 요약된 바와 같이, 기존의 반도체 소자의 경우 소스와 드레인 사이에 반도체 내의 불순물 원자들이 만드는 정전기 퍼텐셜 장벽이 존재하고, 게이트 전압을 통해서 이러한 장벽의 높이를 조절하는 방식으로 스위칭을 수행한다. 그래핀 트랜지스터의 경우 그래핀에 띠틈이 없어서 소스와 드레인 사이에 퍼텐셜 장벽을 만들 수 없고, 그래핀 채널에 모이는 전하량을 조절하는 방식으로 스위칭 하게 된다. 마지막으로 배리스터의 경우, 그래핀과 반도체를 접합하여 쇼트키 장벽을 만들고, 그래핀의 일함수 를 조절하여 이러한 쇼트키 장벽의 높이를 조절하는 식으로 스위칭을 하게 된다.

1. Si FET에서 표면 전하량과 표면 퍼텐셜

게이트 전압으로 트랜지스터 (배리스터) 의 실리콘 (그래 핀) 표면의 전하를 모으면, 실리콘 (그래핀) 표면의 표면 퍼텐셜 (일함수) 가 변하게 되어 장벽이 달라진다. 따라서 표면 전하와 표면 퍼텐셜 또는 일함수의 관계를 찾는 것이 우선 이다. 이후의 논의에서 먼저 반도체에서 표면 전하량 (QS) 에 따른 표면 퍼텐셜 (ϕS) 의 변화량에 대해서 논의하 고, 이어서 그래핀에서 전하량과 일함수의 관계에 대해서 논의하고자 한다. 먼저 반도체에서의 플랫밴드일 때 ϕS = 0 이라고 하면, 게이트 전압에 따른 표면 퍼텐셜의 변화는

QS =−√

2ϵSkT [ p0

(

e^−qϕSkT +qϕS

kT − 1 )

+n0

(

e^qϕSkT −qϕS

kT − 1 )

]¹² (4)

으로 표현 된다 [37]. (여기서, ϵS는 유전율 이고, p0와 n0

는 각각 평형상태의 홀 및 전자의 농도이다.) 다수운반자 (majority carrier) 를 모으면, 실리콘 채널은 축적 (accumu- lation) 영역으로 들어가게 되고, 전하의 양과 실리콘의 표면 퍼텐셜의 관계는 n∼ exp(−qϕS/2kT )이다.

만약 소수운반자 (minority carrier) 를 모으는 게이트 전 압을 걸게 되면, 먼저 다수운반자를 없애고, 이후에 소수운 반자를 일부 모으게 된다. 이때까지 실리콘 표면의 퍼텐셜 변화는 불순물 전하가 결정하며, 이때의 관계식은 n∼√

ϕ_S 이다. 보다 더 많은 소수운반자를 많이 모아서 강한 반전 (strong inversion) 영역에 들어가게 되면, 전하의 양에 따 라 표면 퍼텐셜이 결정되며, n∼ exp(qϕS/2kT )을 따르게 된다. 즉, 전하가 모이는 영역에서는 표면 퍼텐셜이 로그 함수로 변화하지만, 불순물 전하가 주가 되는 영역에서는 퍼텐셜이 전하에 대해서 2차 함수에 따라서 변화하게 된다.

p-형 실리콘의 도핑이 Na = 4× 10¹⁵/cm³일 때 계산 결과가 Fig.6에 검정색 점선 그래프로 표현되어 있다. 이들 중 불순물로 기인한 고정 전하를 제외하고 드레인 전류에 기여할 수 있는 이동 전하량만 따로 계산하여서 검정색 실

Fig. 6. (Color Online) The relationship between surface charge and workfunction (surface potentional) of GFET (SiFET) is exhibited in a Red (Black) curve. Espically, for Si FET, not only total charge (dotted line), but also mobile charge (solid line) are shown. The mobile charge is acquired by eliminating fixed charge in depletion re- gion from the total charge. It has a minimum, as small as 10⁶/cm², around 0.3 V since the major mobile carrier is changed from hole to electoron.

선으로 표현하였다. 결핍영역과 약한 반전 영역에서 표면 퍼텐셜이 증가함에따라 총전하는 증가하지만, 모바일 전하 는 오히려 줄어드는 모습을 보인다. 이들 영역에서 모바일 전하는 축적 영역과 마찬가지로 다수운반자가 주를 이룬다.

약한 반전과 강한 반전 영역의 경계에서 모바일 전하의 종 류가 바뀌면서 모바일 전하량이 급격하게 줄어드는 모습을 보인다.

2. GFET에서 전하량과 일함수

한편 그래핀에서는 페르미 표면의 크기가 작아서 게이트 전압에 따라 전하가 모이게 되면 동시에 일함수가 변하게 된다. 그래핀에서 전하에 따른 일함수 변화는 다음의 식들로 유도할 수있다 [8]. 그래핀은 K point 근방에서 밴드 구조가 선형이고, 기울기가 vF(= c/300)이다. 따라서 그래핀에 모이는 전하의 상태 밀도 (density of states) 는

g(E)dE = 2gz

dA

(2π)²/Ω = 2

π(ℏυF)²|E|dE (5) 로 표현된다. (여기서, 2는 스핀 겹침, gz는 영역 겹침, Ω 는 격자의 면적이다.) 따라서 온도 T 에서 EF까지 모인 전하량은

n =

∫

g(E)f (EF)dE = 2 πℏ²υ²_F

∫ E

1 + exp [E−EF

k_BT

]dE

(6)

로 쓸 수 있으며, 좀 더 단순한 형태로는 다음과 같이 쓸 수 있다.

n = n_i+ E_F²

π(ℏυF)² (7) 이 결과를 Fig.6에 빨간색 그래프로 표시 하였다.

3. 전하량 변화 : GFET에서의 스위칭

Fig.6에서 Si와 그래핀에 모이는 전하량을 비교하면 다

음의 특징을 알 수 있다. GFET 경우 그래핀 채널에 모이는 전하의 량을 변화시켜 드레인 전류를 조절하게 된다. 즉, I_ON/I_{OF F} = Q_ON/Q_{OF F} 이다. 따라서 ION/I_{OF F} <

100를 가진다. 왜냐하면, 플랫밴드에서 매우 적은 전하가 모이는 SiFET와 달리, 그래핀은 페르미 준위가 디랙 점에 있어도∼ 10¹¹/cm²의 전하가 모여 있다. 실제 소자의 경 우 기판에서 전하를 띠는 불순물에 의해서∼ 10¹²/cm²의 전하량이 모여 있게 되어 ION/IOF F ∼ 10 의 실험 결과를 보인다.

SiFET의 경우 (Fig.6의 검정색 실선 그래프)도 플랫밴드 조건 등 일부의 표면 퍼텐셜을 제외하면 대부분의 구간에서 전하량의 변화는 그래핀과 유사하거나 더 작은 변화량을 보이고 있다. 하지만, SiFET 와 GB의 경우 다음에서 볼 수 있듯이 전하량의 변화가 아니라 장벽의 변화를 통해서 스위칭하여 실제 소자를 끌 수 있는 것이다.

4. 장벽 변화 : SiFET와 GB에서의 스위칭

게이트 전압에 따라 모인 표면 전하는 동시에 실리콘의 표면 퍼텐셜 (SiFET) 이나 그래핀의 일함수 (GB) 를 변화 시킨다. 이러한 변화는 두 소자 모두에서 소스와 채널 또 는 그래핀과 반도체 사이의 장벽 (ΦB) 을 변화시키게 되어, 다음 식으로 표현되는 열전자 방출 (thermionic emission) 전류가 변화하게 된다.

I/A = 4πmk²eλ_R

h³ T²e^−ΦBkT (8) 여기서, λR는 물질 상수이며 대략 0.5의 값을 가진다. 따라 서 ION/IOF F = e^−∆ΦB/kT가 되고, 0.35 eV정도의 장벽 변화에 대해서 ION/IOF F ∼ 10⁶가 된다.

실리콘 반도체를 이용한 장효과 트랜지스터 (field-effect transistor, FET) 에서 소자를 끄는 방법은 Fig. 7과 같이 불순불에 의해서 생성되는 정전기 퍼텐셜에 의한 것이다.

Fig. 7. (Color Online) The forming for the barrier in the traditional device, SiFET, can be described as fol- lows. (a) n-type semiconductor is fabricated by implant- ing donor to intrinsic one; p-type one is by implanting acceptor to intrinsic one. (b) npn junctions are formed.

Since electron (hole) in n-type (p-type) has higher en- ergy, it flows to p-type (n-type) and remains the accep- tors (donors) as fixed charge. (c) The barrier at the p-n junction is formed by the fixed charge.

이때 장벽의 높이와 너비는 다음과 같이 불순물의 양의 함 수가 된다. 먼저 장벽의 높이는

V0=−kT

q lnNaNd

n²_i (9)

로 표현된다. (여기서, q 는 단위 전하량, Nd는 n-형 반도 체의 불순물량, ni는 고유 반도체에서 열에 의해 생성된 전 하량이다.) 따라서 장벽의 높이는 불순물량의 로그함수로 비례한다. 결핍 (depletion) 영역의 두께는

W = [2ϵV0

q ( 1

N_a + 1 N_d

)]1/2

(10) 로 표현된다. 즉, 소자를 끄기 위해서는 퍼텐셜의 높이를 높여야하고 더 많은 고정 전하가 필요하므로 일정 두께이 상의 결핍영역이 필요하게 된다 (식 (10)). 하지만, 최근 소자의 속도를 높이기 위해서 소자의 채널을 짧게 만들게 되면서, 이러한 고정 전하에 의한 퍼텐셜 장벽의 높이가 충분하게 형성되지 못하는 문제가 있다. 이 경우 터널링 전류로 인해서 ION/IOF F 는 충분히 크지 못하고 에너지 손실은 매우 크게 된다 [38–40].

보다 일반적인 소자의 관점에서 스위칭이 효율적으로 이루어지기 위해서는 동일한 전하량의 변화에 대해서 일함 수가 많이 바뀌어야 한다. Fig.6에서 그래핀과 실리콘의 일 함수 변화는 다음의 두 영역에서 서로 다른 효과를 보인다.

10 /cm 으로 변할 경우 그래핀은∼ 0.38 eV가 변 화되는데 반해, 실리콘은∼ 0.22 eV가 변화된다.

따라서 GB 또는 SiFET에서 장벽의 변화를 고려하면, 그래핀보다 반도체가 더 효율적인 구간이 존재한다. 다만, 이 구간에서 실리콘 채널에 모인 전하의 양이 그래핀보다 더 적은∼ 10¹⁰/cm²임을 알 수 있다.

5. 장벽 두께의 변화

트랜지스터의 p-n 접합에서 Na = 4× 10¹⁵/cm³ 이고, N_d = 1× 10²⁰/cm³일 때, 장벽의 높이는 식 (9) 을 이용 하면, 0.88 eV 이다. 결핍은 대부분 p 반도체에 형성되며, 두께는 식 (10) 에서∼300 nm 이다. 만약 게이트 전압을 이용하여 p 채널의 표면 퍼텐셜을 조절하면 다음의 식에 의해 장벽의 두께가 변화하게 된다.

WSiF ET =

√ 2ϵV

qN_a (11)

이때 단위 면적 당 전기용량은 cSiF ET =1

2

√2qϵNa

V = ϵ

W_{SiF ET} (12) 배리스터에서 그래핀의 일함수 변화에 따른 장벽 두께 변화는 모두 반도체에서 일어난다. 그래핀의 일함수가 변화 될 때, 반도체에서 페르미 준위를 정렬하는 과정에서 결핍 두께가 변화하게 되고 동시에 전기용량도 변화하게 된다.

만약, 그래핀의 디랙 점이 실리콘의 고유 페르미 준위(Ei) 와 같고, Nd = 4× 10¹⁵/cm³인 n-형 반도체와 접할 경우, 그래핀의 일함수가 디랙 점에 있을 때, 그래핀과 실리콘의 일함수 차이는 0.324 eV 이므로 이때, 결핍 두께의 단위 면적 당 전기용량은

WGB =

√

2ϵ(V + 0.324) qN_a c_GB = ϵ

WGB

(13)

이다. 이러한 장벽은 두 소자 모두에서 실리콘의 도핑 농도 가 100배 증가할 때 두께가 10배 줄어들게 된다.

IV. 결 론

지금까지 그래핀을 이용한 소자에 대해서 알아보았다.

그래핀 트랜지스터가 스위칭이 되지 않는 문제에서 기인하 는 제한적인 응용 연구에 대해서 요약하였다. 이후 스위칭 문제를 해결하기 위해서 새롭게 그래핀 배리스터가 제안되 었다. 새로운 소자를 이해하기 위해서 현재 스위칭 소자에 쓰이는 실리콘 트랜지스터를 추가하여 세 소자의 스위칭 원리를 서로 비교하였다. 이를 통해서 배리스터의 특징이 다음과 같이 확인되었다.

1. 기존 스위칭 소자들이 트랜지스터 기반임에 반해 배 리스터는 다이오드 기반의 스위칭 소자이다.

2. 트랜지스터가 수평방향의 소자임에 반해 배리스터는 수직방향의 소자이다.

3. 그래핀과 실리콘간의 쇼트키 접합의 높이를 조절하여 스위칭하게 된다.

4. 따라서 그래핀의 일함수 변화 정도가 스위칭 효율을 결정한다.

5. 그래핀의 일함수 변화와 실리콘의 표면 퍼텐셜의 변 화를 비교하면, 동일한 전하량이 변할 때, 결핍 및 약한 반전영역에서는 실리콘의 퍼텐셜이 더 많이 변 화되고, 그 외의 영역에서는 그래핀의 일함수가 더 효율적으로 변화된다.

이러한 차이점을 바탕으로 배리스터 고유의 장점을 살려서 스위칭 전자 소자, 다양한 센서 응용 등의 가능성을 확인하 는 일이 남겨져 있다.

감사의 글

본 연구는 한국연구재단의 신진연구자 지원사업 (NRF- 2013R1A1A1058581) 에 의해 이루어졌습니다.

REFERENCES

[1] K. I. Bolotin, M. Klima,K. J. Sikes and Z. Jiang, Solid State Commun. 146, 351 (2008).

[2] A. D. Liao, J. Z. Wu, X. Wang, K. Tahy and D. Jena et al., Phys. Rev. Lett. 106, 256801 (2011).

[3] F. Schwierz, Nat. Nanotechnol. 5, 487 (2010).

[4] J. S. Moon, M. Antcliffe, H. C. Seo, D. Curtis and S. Lin et al., Appl. Phys. Lett. 100, 253512 (2012).

[5] F. Xia, V. Perebeinos, Y.-m. Lin, Y. Wu and P.

Avouris, Nat. Nanotechnol. 6, 1 (2011).

[6] G. Giovannetti, P. A. Khomyakov, G. Brocks, V.

M. Karpan and J. van den Brink et al., Phys. Rev.

Lett. 101, 026803 (2011).

[7] K. Kim, J.-Y. Choi, T. Kim, S.-H. Cho and H.-J.

Chung, Nature 479, 338 (2011).

[8] H. Wong and D. Akinwande, Carbon Nanotube and Graphene Device Physics (Cambridge University Press, 2011), ISBN 9780521519052.

[9] J. Yota, H. Shen and R. Ramanathan, J. Vac. Sci.

Technol. A. 31, 01A134 (2013).

[10] J. K. Lee, K.-W. Park, H.-R. Kim and S. H. Kong, Sens. Actuators, B 160, 1593 (2011).

[11] L. Liao, J. Bai, R. Cheng, Y.-C. Lin and S. Jiang et al., Nano Lett. 10, 3952 (2010).

[12] Y. M. Lin, C. Dimitrakopoulos, K. A. Jenkins, D.

B. Farmer and H. Y. Chiu et al., Science 327, 662 (2010).

[13] J. Lee, H.-J. Chung, J. Lee, J. Heo and H. Yang et al., Int. El. Devices Meet. (IEDM) 23.5.1-23.5.4 (2010).

[14] L. Liao, Y.-C. Lin, M. Bao, R. Cheng and J. Bai et al., Nature 467, 305 (2010).

[15] Y. M. Lin, A. Valdes-Garcia, S. J. Han, D. B. Farmer and I. Meric et al., Science 332, 1294 (2011).

[16] S.-J. Han, A. V. Garcia, S. Oida, K. A. Jenkins and W. Haensch, Nat. Commun. 5, 1 (2014).

[17] J. Lee, J. Lee, D. H. Seo, H. Shin and S. Park et al., Curr. Appl. Phys. 14, 1057 (2014).

[18] H. Wang, A. Hsu, K. K. Kim, J. Kong and T. Pala- cios, Int. El. Devices Meet. (IEDM) 23.6.1-23.6.4 (2010).

[19] H. Wang, A. Hsu, K. K. Kim, J. Kong and T.

Palacios, IEEE Trans. Electron Devices 58, 1523 (2011).

[20] Z. Wang, Z. Zhang, H. Xu, L. Ding and S. Wang et al., Appl. Phys. Lett. 96, 173104 (2010).

[21] M. Y. Han, B. Ozyilmaz, Y. Zhang and P. Kim, Phys. Rev. Lett. 98, 206805 (2007).

[22] F. Xia, D. B. Farmer, Y. ming Lin and P. Avouris, Nano Lett. 10, 715 (2010).

Phys. Rev. B 88, 035435 (2013).

[28] G. Oh, J.-S. Kim, J. H. Jeon, E. Won and J. W. Son et al., ACS Nano 9, 7515 (2015).

[29] K. Kim, T. H. Lee, E. J. G. Santos, P. S. Jo and A.

Salleo et al., ACS Nano 9, 5922 (2015).

[30] H. Hlaing, C.-H. Kim, F. Carta, C.-Y. Nam and R.

A. Barton et al., Nano Lett. 15, 69 (2015).

[31] T. Georgiou, R. Jalil, B. D. Belle, L. Britnell and R. V. Gorbachev et al., Nat. Nanotechnol. 8, 100 (2012).

[32] Y. Nie, S. Hong, R. M. Wallace and K. Cho, Nano Lett. 16, 2090 (2016).

[33] J. S. Moon, H.-C. Seo, F. Stratan, M. Antcliffe and A. Schmitz et al., IEEE Electr. Device L. 34, 1190 (2013).

[34] W. J. Yu, Z. Li, H. Zhou, Y. Chen and Y. Wang et al., Nat. Mater. 25, 2972 (2015).

[35] S. Parui, L. Pietrobon, D. Ciudad, S. Vélez and X.

Sun et al., Adv. Funct. Mater. 25, 2972 (2015).

[36] H. Tian, Z. Tan, C. Wu, X. Wang and M. A. Mo- hammad et al., Sci. Rep. 4, 5951 (2014).

[37] B. Streetman and S. Banerjee, Solid State Electronic Devices, Global Edition (Pearson Education Lim- ited, 2015), ISBN 9781292060767.

장성호 교수는 서울대학교 물리학과를 졸업하고, 동 대학원에서 석사와 박사학위를 받았다. 이후 독일 레겐스부르크 대학과 프랑스 파리 ENS에서 박사후 연구원으로 근무한 후, 현재 건국대학교 물리학과 조교수로 재직 중이다. 저차원 나노물 질에서 발현하는 양자전하수송 특성에 관심을 가지고 연구를 진행해오고 있다.

정내봉 학생은 건국대학교에서 물리 학사 과정을 마치고 현재 건국대학교 일반대학원 물리학과 양 자 상 및 소자 전공으로 석사과정에 있다. 정현종 교수님 연구실에서 연구에 참여하고 있다.

박도현 학생은 건국대학교에서 물리 학사과정을 마치고 현재 건국대학교 일반대학원 물리학과 양 자 상 및 소자 전공으로 석사과정에 있다. 정현종 교수님 연구실에서 연구에 참여하고 있다.

정현종 교수는 서울대학교 물리학과를 졸업하고, 동 대학원에서 석사와 박사학위를 받았다. 이후 한국표준과학연구원에서 박사 후 연구원으로 근 무한 후, 삼성종합기술원에서 그래핀 전자소자 개발에 대한 연구를 수행하였으며, 현재 건국대 학교 물리학과 조교수로 재직 중이다.