그림 1 슈퍼 스팁 스위칭 소자(예 : NCFET)의 전류-전압 특성 : SS60mV/decade at 300K
1.2. 핵심 요소 기술 및 내용
●
Negative Capacitance Field Effect Transistor, NCFET
기술그림 2
(좌) 슈퍼 스팁 스위칭 소자(예 : NCFET)의 전류-전압 특성(상온 기준 60mV/decade 이하의 SS값 및 동일한 IOFF 조건에서 더 높은 ION 구현), (우) NCFET의 단면도(gate stack 내부의 TiN은 optional)
- 두 개의 양의 capacitors를 직렬 연결하는 경우 총 capacitance값은 감소하지만, 양의 capacitance를 갖는 dielectric capacitor와 음의 capacitance를 갖는 ferroelectric capacitor를 직렬 연결하는 경우 총 capacitance는 증가
- 이를 통해 매우 가파른 SS(Subthreshold Swing)를 갖는 super steep switching 반도체 소자 구현이 가능 - Super steep switching 트랜지스터로써의 NCFET를 구현하는 핵심 요소 기술은 CMOS gate stack에
negative capacitance를 강화함으로써 CMOS 반도체 소자 내부의 전압 증폭에서 발견 가능
-Negative capacitor를 이용한 Internal voltage amplification(즉, gate voltage(VG) surface potential in channel region)을 구현함으로써 60mV/decade보다 작은 SS와 0.5V 이하의 구동전압을 갖는 super steep switching 트랜지스터 구현이 가능
- 이는 기존 silicon device가 갖는 thermionic emission mechanism(열전자 방출 과정)의 물리적 한계를 실질적으로 극복하는 것과 동일
●
Tunneling Field Effect Transistor, TFET
기술- 기존 MOSFET의 동작원리인 thermionic emission process와는 상이한 band-to-band tunneling (터널링) 방식으로 전자나 정공의 흐름을 제어하기 때문에, 입력 전압의 미세한 변화가 출력전류의 큰 변화로 이어지는 가능성 존재
그림 3 터널링 트랜지스터의 개략도와 동작원리
(상) 터널링 트랜지스터의 개략도, (하) 동작원리2)
- 위에서 설명한 동작원리를 가지는 터널링 트랜지스터는 기존의 MOSFET과 구조적인 측면에서는 유사하나 동작원리는 근원적으로 상이
- 이에 따라 MOSFET과는 근원적으로 다른 소자 모델링 기술 개발이 요구(예 : 회로설계를 위한 압축모델 (compact modeling) 개발 등)
- 뿐만 아니라 회로설계 측면에서도 TFET는 여러 가지 해결해야 할 과제가 존재(예 : 터널링 트랜지스터가 가지는 고유한 비대칭 구조(p-i-n 비대칭 소자 구조) 때문에 pass-gate logic의 구현이 어려울 수 있고, 메모리의 selection device로의 사용도 제한적)
2) 조나현･김준수, 초저전압 미래 반도체 기술, KISTEP 이슈위클리 (2018)
1.3. 잠재 수요 분야 및 기대효과
● NCFET 및 TFET 기술
❘
스마트폰,
서버, DRAM/NAND
등 메모리, 5G
통신,
자율주행 자동차,
산업용ASSP(Application Specific Standard Part), CIS(CMOS Image Sensor), Microcomponent
시장 수요에 모두 적용 가능- NCFET의 경우 고성능 및 저전력 메모리/시스템 반도체 기술(파운드리 서비스)의 기본이 되는 핵심 요소 기술이기 때문에, 그 파급력은 반도체 전체 시장규모에 달할 것으로 예상
- TFET의 경우 고성능을 요구하지 않는 초저전압 모바일 시장에서의 활용 가능성이 상대적으로 증대 - 4차 산업혁명의 패러다임 전환이 가속화되면서 빅데이터 인공지능, 사물인터넷 등 신규 분야에 대한
투자가 확대되고 있으며 이에 따라 메모리/시스템 반도체 시장 성장 규모는 2018년 기준 400조 시장을 돌파
- 연평균 성장률 역시 시스템 반도체 분야는 4.9% 수준으로 꾸준한 성장세를 기록
- 메모리 반도체 분야는 2017년 기준 연 50% 이상의 성장세를 보이다 2019년도는 역성장 중이나, 2020년 하반기 이후 다시 성장세로 전환할 것으로 예상
1.4. 해결해야 할 기술 이슈
●
NCFET
기술- 기존 HK/MG 기술에서 사용 중인 HfO2소재와 호환 가능한 강유전 소재 확보 및 관련 공정 기술(기존 CMOS 공정의 thermal budget 이내)
- 강유전 소재가 가진 Hysteresis 특성을 제어할 수 있는 기술 - 안정화된 negative capacitance를 구현하는 기술
●
TFET
기술- 평균 SS 값 향상을 위한 소자 설계 기술, doping profile 제어 기술 - 게이트 절연막 및 계면 특성 제어 기술, on-state drive 전류 향상 기술 - 비대칭 소자 구조 극복을 위한 기술
표 1 주요 기술 및 이슈
구 분 세 부 내 용
Negative Capacitance FET
HfO2기반의 강유전 소재 및 공정 기술 개발 Hysteresis 제어 기술 개발
“Dielectric + Ferroelectric” bi-layer 구조에서 안정화된 NC 구현 기술
Tunneling FET 평균 SS, on-state drive current 동시 확보를 위한 TFET 공정 및 소자 설계 기술 Layout의 비대칭성을 극복하거나 활용할 수 있는 기술
2 기술 동향
2.1. 국내 동향
● 서울시립대학교
/ UC Berkeley,
미국-P(VDF-TrFET)라는 organic 강유전 소재를 활용하여, NCFET의 steep switching 특성을 실험적으로 규명하였고, Hysteresis 제어를 위한 하나의 방법론을 이론/실험적으로 제안
● 성균관대학교
/ KAIST
-CMOS HK/MG기술과의 호환성이 높은 HfO2소재에 강유전 특성을 구현하였고, 이를 활용하여 안정화 된 NC를 가지는 FET 개발 중
2.2. 해외 동향
●
UC Berkeley,
미국-FDSOI, MOSFET, FinFET 등 주요 CMOS 소자에 NC 특성을 적용하여, 이론/실험적으로 NC의 물리적 원인 등을 규명 중
-Intel, GlobalFoundries, Huawei, 삼성전자 등 주요 글로벌 반도체 회사의 지원을 받아 2018년 Center for NCFET을 설립하고 운영 중
●
Georgia Institute of Technology,
미국-Antiferroelectric 소재의 NC특성 규명을 위한 연구 진행 중
●
NamLAB,
독일-Landau theory에서 논하는 NC의 존재를 pulse I-V측정 기술을 활용하여 S커브를 성공적으로 실측
●
GlobalFoundries,
미국/
독일-14nm FinFET platform에 NCFET을 적용하여, 성능향상 및 전력감소 가능성을 산업체 연구개발 Fab에서 최초로 확인
3 시사점(기술수준)
● 현재 슈퍼 스팁
(super steep)
스위칭CMOS
반도체 소자 기술의 국내 기술수준은 약50%
이하 수준으로 평가- Foundry 사업 부문에서 전 세계 2~3위권을 차지하는 Global Foundries에서 14nm FinFET 소자에 NC기술을 적용
- 이를 통해 14nm FinFET 기술 수준을 10nm급 기술로 발전시킬 수 있는 가능성을 열었으며, GHz급 동작 가능성을 실험적으로 보여줌으로써 기존의 스위칭 스피드 제한에 대한 기술적 논란을 해소 - UC Berkeley 및 Georgia Institute of Technology에서는 NC의 물리적 근원을 실험적으로 측정
완료하여, Nature에 관련 논문을 게재하였으며, Voltex-like 분극 현상을 현상학적으로 관찰한 세계 최초의 연구 내용을 보고
- 기존 10nm이하급 반도체 기술은 GAAFET/nanowire FET로 기술 개발 로드맵이 정해졌으나, 3nm 이하급반도체 기술의 구체적인 로드맵은 아직까지 도출되지 않았으므로, 이에 발맞추어서 슈퍼 스팁 스위칭 반도체 소자 기술이 상용화될 수 있는 다양한 원천 연구 및 양산 가능성 탐색이 필요