• 검색 결과가 없습니다.

Dynamic Range Extension of CMOS Image Sensor with Column Capacitor and Feedback Structure

N/A
N/A
Protected

Academic year: 2021

Share "Dynamic Range Extension of CMOS Image Sensor with Column Capacitor and Feedback Structure"

Copied!
6
0
0

로드 중.... (전체 텍스트 보기)

전체 글

(1)

http://dx.doi.org/10.5369/JSST.2015.24.2.131 pISSN 1225-5475/eISSN 2093-7563

컬럼 커패시터와 피드백 구조를 이용한 CMOS 이미지 센서의 동작 범위 확장

이상권1·조성현1·배명한1·최병수1·김희동1·신은수2·신장규1,+

Dynamic Range Extension of CMOS Image Sensor with Column Capacitor and Feedback Structure

Sanggwon Lee1, Sung-Hyun Jo1, Myunghan Bae1, Byoung-Soo Choi1, Heedong Kim1, Eunsu Shin2, and Jang-Kyoo Shin1,+

Abstract

This paper presents a wide dynamic range complementary metal oxide semiconductor (CMOS) image sensor with column capacitor and feedback structure. The designed circuit has been fabricated by using 0.18ìm 1-poly 6-metal standard CMOS technology. This sen- sor has dual mode operation using combination of active pixel sensor (APS) and passive pixel sensor (PPS) structure. The proposed pixel operates in the APS mode for high-sensitivity in normal light intensity, while it operates in the PPS mode for low-sensitivity in high light intensity. The proposed PPS structure is consisted of a conventional PPS with column capacitor and feedback structure. The capacitance of column capacitor is changed by controlling the reference voltage using feedback structure. By using the proposed struc- ture, it is possible to store more electric charge, which results in a wider dynamic range. The simulation and measurement results dem- onstrate wide dynamic range feature of the proposed PPS.

Keywords: CMOS image sensor, Column capacitor, Feedback structure, Dual mode

1. 서 론

최근 디지털 영상 장치에는 CMOS형 이미지 센서(CMOS image sensor; CIS)가 널리 사용되고 있다. CIS 이전에는 전하 결합 소자(charge-coupled devices; CCD)형 이미지 센서가 주로 사용되었으나, 높은 소비 전력과 비싼 생산비용으로 휴대용 기 기들에 사용되는데 많은 문제점으로 작용하고 있다[1,2]. 현재 많은 분야에서 CMOS 이미지 센서가 CCD형 이미지 센서를 대 체하여 만들어 지고 있다. 하지만 여러 가지 성능 개선에도 불 구하고 CCD이미지 센서에 비해 감도가 낮고, 잡음이 많으며, 동작 범위가 좁다는 문제점이 있다. 영상의 화질에 영향을 미치

는 고정 패턴 잡음(fixed pattern noise; FPN)을 비롯한 여러 가 지 잡음을 회로적, 소프트웨어 적으로 줄이는 연구가 진행 되고 있다[3-6]. 또한, 이미지 센서에서 동작 범위 향상은 얻을 수 있 는 정보의 양을 확장시키고, 이를 통해 많은 응용분야에 적용 하고 있다[7-11]. 동작 범위 향상을 위한 방법에는 선형 및 비선 형 영상을 결합하는 방법(linear-logarithmic)[12-15], 중간 펄스 (middle level pulse) 에 의한 방법[16-18], 수직 오버팔로우 커패 시터(lateral overflow integration capacitor; LOFIC)를 이용한 방 법[19-21] 등이 연구가 되었다.

CIS 에서 사용되는 픽셀 구조에 따라 크게 PPS[22]와 APS[23]

로 나뉜다. 일반적인 PPS는 포토다이오드와 하나의 선택 트랜 지스터로 이루어지며, 각 픽셀에서 전하 신호는 column 라인을 거쳐 전류-전압 변환기를 통해 전압으로 변환된다. 이에 반해 APS 는 신호가 픽셀 내에서 전압으로 변화되어 보편화 되었다.

픽셀 당 3,4개의 트랜지스터로 구성된 APS는 기존의 PPS와 비 교해서 개구율(fill factor; FF)은 더 작지만, 신호 대 잡음 비(signal to noise ratio; SNR)가 더 높고 동작 속도 또한 빨라서 오늘날 휴대용 영상 장치에 사용되는CIS의 대부분을 차지하고 있다.

본 연구에서는 표준 CMOS 공정을 이용하여 PPS구조와 APS 구조를 모두 사용하여 하나의 칩에 두 가지 방식으로 동작하게 할 뿐만 아니라 column 회로에 커패시터를 사용하여 고 조도에 서의 동작 범위를 확장 시켰다. 이러한 구조를 바탕으로 하여

1경북대학교 전자공학부(School of Electrical Engineering, Kyungpook National Unversity)

2경북대학교 센서 및 디스플레이공학과(Department of Sensor and Display Engineering, Kyungpook National Unversity)

80 Daehak-ro, Buk-gu, Daegu 702-701, Korea

+Corresponding author: [email protected]

(Received : Mar. 16, 2015, Revised : Mar. 26, 2015, Apr. 01, 2015, Accepted : Apr. 06, 2015)

This is an Open Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License(http://creativecommons.org/

licenses/bync/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.

(2)

0.18 µm 1-poly 6-metal CMOS 공정을 통하여 제작하고, 그 특 성을 측정하였다.

2. 이론 및 동작원리

Fig. 1은 본 연구에서 제안하는 픽셀(pixel)과 주변부 회로를 나타내고 있다. 픽셀은 4개의 트랜지스터와 N+/P-sub 포토다이 오드(PD)로 구성되어 있다[24]. 기존의 3개의 트랜지스터에 하 나의 트랜지스터(M4)를 추가하여 픽셀을 구성하였다. 이는 능 동 화소 센서와 수동 화소 센서를 하나의 칩에서 동작 할 수 있 도록 설계되었다. M4의 트랜지스터의 경우에는 M3보다 더 큰 문턱 전압이 요구된다. 트랜지스터가 턴-오프(turn-off) 상태가 되어도 누설전류가 흘러 신호 라인에 전하가 전달 되어 노이즈 성분이 될 수 있기 때문에 문턱전압을 큰 트랜지스터를 사용하였다.

본 연구에서 제안한 회로의 동작 원리는 크게 두 부분으로 나 누어서 생각 해볼 수 있다.

첫 번째, 일반 조도에서의 고 감도(high-sensitivity)를 가지는 APS 동작이고, 두 번째는 고 조도에서의 동작 범위를 확장 시

키는 PPS동작이다. APS 동작은 리셋 트랜지스터(M1), 소스팔 로워(Source follower) 트랜지스터(M2)와 선택 트랜지스터(M3) 를 사용하여 동작하게 된다. 또한, S

2

의 스위치를 턴-오프하고 S

1

의 스위치를 동작 시켜 Upper column단으로 신호를 보내어 V

out1

의 출력 신호를 얻을 수 있다. 반면에, 제안하는 회로의 동 작은 M1, M4 2개의 트랜지스터와 S

2

의 스위치를 사용하여 동 작하여 Lower column단으로 신호전하들이 이동 한다. 이때, 로 드 커패시터(C

L

) 와 비교기를 통한 피드백 커패시터(C

F

)의 영향 으로 인해 동작 범위가 향상하는 데 있어 지배적인 영향을 미 치게 된다.

APS/PPS 모드 전환은 이미지 신호 처리 단(image signal process, ISP)에서 처리된다. APS/PPS 경계 기준은 APS모드에서의 포화 되는 조도가 기준이 된다. 이를 기준으로, 기준 조도 이하에서 APS를 동작 시키고, 기준 조도 이상에서 PPS를 동작 시킨다.

APS/PPS 모드 전 환시, 기준 조도에서 출력되는 값을 구분할 수 없게 된다. 이는 외부의 ISP에서 고 조도 동작시에 해당하는 Fig. 1. Pixel and column circuit.

Fig. 2. Timing diagram of the control signal.

Fig. 3. Potential well of the integration node.

(3)

offset 값을 적용하여 문제를 해결할 수 있다. 또한, APS/PPS 동 작 경계 부분에서 발생하는 SNR 이슈는 ISP 단에서 보상이 가 능하다[19]. Fig. 2는 회로 동작에 사용되는 제어신호를 시간에 따라 나타낸 것이다. V

RST

는 FD노드를 리셋시켜 주기 위한 펄 스이고, V

SEL1

과 S

1

은 APS회로 동작을 위한 펄스이다. V

SEL2

와 S

2

는 PPS동작을 위한 펄스이며, V

col_rst

는 이 두신호가 서로 영 향을 미치지 않도록 신호 라인을 리셋하며 분리시키는 역할을 할 뿐만 아니라 PPS 동작시 신호가 중첩되어 노이즈가 생기는 것을 막아준다. Fig. 3은 제안하는 회로의 동작을 설명하고 있 다. Fig. 3(a)와 (b)에서는, 입사되는 빛의 세기에 비례하여 전하 가 생성되어 FD(floating diffusion) 노드에 전자-정공 쌍(electron- hole pairs; EHPs) 이 축적된다. Fig. 3(c)는 스위치 S

2

를 턴-온(turn- on) 시켜 FD 노드에 축적된 신호들을 Integration 노드로 이동 시킨다. 로드 커패시터에 의해 전하우물용량(well-capacity)의 크 기가 증가하여 FD 노드 보다 많은 전하 값을 저장 할 수 있게 된다. Fig. 3(c)의 상황에서 매우 밝은 빛이 들어와 포화 레벨에 도달하면 더 이상 빛에 대한 신호를 받아 들일 수 없다. 비교기 (comparator) 의 기준 전압 레벨을 0 V에서 0.5 V로 바꾸면, 피드 백 트랜지스터(M6)가 턴-온 이 되어 Fig. 3(d)와 같은 전위 우 물의 변화가 일어난다. 이 원리는 비교기의 동작 방식을 통해 알 수 있다. 픽셀의 출력 전압 값과 비교기 회로의 기준 전압을 비교하여 기준 전압보다 낮은 신호가 입력 되면 비교기의 출력 은 디지털 값 ‘1’이 되고, 기준 전압 보다 높은 값이 입력 되면 디지털 값 ‘0’이 출력된다. 이 신호들은 피드백 트랜지스터의 게 이트에 인가되는 Vcom신호로 피드백 커패시터 동작을 좌우하 게 된다. 신호를 다 읽어낸 후에는 M1, M5 트랜지스터에 의해

신호가 리셋된다. 기존의 PPS 동작 방식에서는 신호 라인(signal line) 에 신호전자가 이동하여 첫 번째 열과 두 번째 열의 신호들 이 축적되어 전체 프레임에서의 신호가 영향을 받아 정확한 신 호 전달에 취약한 모습이 보였다. 하지만, 리셋 트랜지스터(M5) 를 추가하여 수직 평행 하게 신호라인을 리셋 하게 되면 하나 하나의 픽셀 특성을 측정 할 수 있다. Fig. 4는 제안하는 이미 지 센서의 레이아웃이다. 픽셀어레이는 개구율이 35 %이며, 5.6

× 5.6 µm

2

사이즈를 가지는 단위 픽셀을 176 × 144 배열로 구성 되어 있다. 주변부 회로는 시프트 레지스터와 Upper column, Lower column 회로로 나누어 두 가지의 모드를 동작 가능하게 설계 되었다. 트랜지스터와 커패시터가 추가되어 발생한 노이즈 는 이중 샘플링회로를 사용하여 픽셀에서 발생하는 고정 패턴 잡음을 제거 한다. 또한, ISP에서 디지털 상호 연관 이중 샘플 링(correlated double sampling, CDS)을 통해 노이즈를 감쇄시킨다.

3. 실험결과 및 고찰

3.1 모의 실험 결과

Fig. 5는 일반적인 3-트랜지스터 APS와 제안하는 회로의 모 의 실험한 결과 값이다. 모의실험을 위해 포토다이오드는 전류 원으로 대체 되었으며 1 fA에서 1 nA까지 모델링을 하고 integration time은 30 ms로 설정한 결과이다. Fig. 5와 아래의 식 (1) 에서 확인할 수 있듯이 일반적인 3-트랜지스터 APS의 경우에는 약 150 pA의 광전류 에서 포화 되는 것을 확인 가능하다. 이는 고 감도를 가지고 있어 일반 조도 상태에서 선명한 영상을 얻을 수 있다. 이에 반해 제안하는 픽셀은 (2)의 식에 따라 Integration 노드의 로드 커패시터의 (C

L

) 값에 의해 전하가 충·방전 된다.

이는 수광소자의 용량이 증가 하여 기존의 FD 노드와 비교하 Fig. 4. Layout of the proposed image sensor.

Fig. 5. Simulation result of the proposed pixel sensor.

(4)

여 동작범위가 확장된다. 또한, 출력 전압의 값과 비교기의 기 준 전압 레벨을 조절하여 Integration node의 커패시터 값을 변 화 시킨다. 비교기의 기준 전압 레벨이 0 V인 상태에서는 이전 과 같이 동작하다가 비교기 기준 전압을 0.5 V로 인가하게 되 면 Integration 노드의 전하 우물 값이 피드백 커패시터와 로드 커패시터가 합쳐진 값 (C

L

+C

F

) 으로 넓어져 식 (3)과 같이 약 620 pA 에서 포화 되는 것을 확인 할 수 있다. 식 (1)~(3)은 포 화전압 레벨(V

*sat

) 과 감도 (S

*

) 를 나타내고 있다. 감도의 값은 Fig. 5 에서 기울기를 구하면 얻을 수 있다.

, (1)

, (2)

, (3) 커패시터의 값이 커지게 되면 동작 범위가 향상되지만 감도 는 떨어지는 것을 확인 할 수 있다. 일반 조도에서는 감도가 좋 은 APS모드로 동작시키고 고 조도에서는 동작 범위가 넓은 제 안하는 PPS구조로 동작시킨다. 모의 실험은 Cadence 社의 Spectre 를 사용하였다.

3.2 측정 결과

Fig. 6 은 측정 환경을 모식도로 나타낸 것이다. 측정은 Data generator 로 픽셀에 들어가는 리셋과 선택펄스를 인가하고, 전원 전압은 3.3 V로 인가 하였다. 로드 커패시와 피드백 커패시터의 값은 각각 120 fF, 480 fF 값을 가진다. Oscilloscope로 출력되 는 파형을 확인하고, Illuminator를 사용하여 0.2 lux에서 약 15000 lux 까지 변화를 주어 조도별 전압을 측정하였다. Fig. 7은 일반적인 3-트랜지스터 APS와 제안한 픽셀의 빛의 세기에 따 른 출력 전압의 측정 결과 이다. 일반적인 3-트랜지스터의 경우 에는 빛의 세기가 약 3,200 lux에서 포화되지만 제안한 픽셀에 서는 약 8,200 lux에서부터 11,000 lux까지 포화 되는 것을 확인 할 수 있다. 이는 고 조도에서 비교기의 기준 전압 레벨을 외부 에서 조절하여 일반적인 모드에서 보다 8,000 lux 이상의 빛을 감지 할 수 있다. 동작 범위(dynamic range)는 아래의 식 (4)를 이용하여 구할 수 있다.

dynamic range = 20log (dB) (4) 식 (4)를 이용하여 동작 범위를 계산하면 70 dB에서 80 dB로 확장된 것을 알 수 있다. 빛의 세기에 비례하여 포화되는 전압 의 크기는 증가 하게 된다. 하지만 커패시터의 값의 크기에 따

라 포화되는 전압의 레벨이 달라 질 수 있다. 포화 되는 전압의 크기는 로드에 걸리는 커패시터의 값의 크기에 반비례 하게 된 다. 또한, 빛에 대한 감도 역시 커패시터의 값에 반비례 한다.

Fig. 7 에서 비교기의 기준 전압이 0.5 V가 걸리면 Integration 노 드의 커패시터 값은 로드 커패시터와 피드백 커패시터의 값이 합쳐진 값이 된다. 이는 더 많은 신호들을 저장 할 수 있으며, 밝은 빛을 감지 할 수 있다. 현재 영상 측정 시스템을 구축 중 이며, 추후에 영상을 확인할 수 있을 것이다.

4. 결 론

본 연구에서는 개선된 PPS 회로를 사용하여 동작 범위를 향 상시킨 구조를 제안하였다. 기존의 PPS 회로에 로드 커패시터 와 출력 전압 피드백 회로와 추가된 이미지 센서를 제작하였다 . 제안한 회로를 이용하면, 외부 조도에 따라서 고감도의 APS 와 저감도의 PPS의 사용이 가능하기 때문에, 넓은 동작 범위의 특성을 얻을 수 있게 된다. 또한, PPS 구조의 취약점인 신호 라 인에 생기는 노이즈 성분을 리셋 트랜지스터를 통하여 제거 하 였다. 제안한 출력 전압 피드백 회로를 통하여 사용자가 비교기 V

sat1

Q

C

FD

---

= S

1

I

PD

C

FD

---

=

V

sat2

Q C

FD

---

= S

2

I

PD

C

L

---

=

V

sat3

Q C

L

+ C

F

---

= S

3

I

PD

C

L

+ C

F

---

=

Fig. 6. Block diagram of the measurement environment.

Fig. 7. Measurement result of the proposed pixel sensor.

(5)

기준 전압 레벨을 정하여 감도 조절과 포화 레벨을 조절할 수 있다. 이를 이용하여, 기존의 APS모드에서 보다 8,000 lux 이상 의 빛을 감지할 수 있게 된다. 제안한 구조를 사용하면 넓은 동 작 범위를 필요로 하는 CMOS 이미지 센서의 응용 시스템에 사 용 가능할 것으로 기대된다.

감사의 글

이 논문은 2014 년도 (재)스마트 IT 융합 시스템 연구단 (2011- 0031868) 의 지원 및 삼성전자㈜의 지원을 받아서 수행된 연구 입니다. 아울러 BK21 Plus project (21A20131600011) 및 IDEC(integrated circuit design education center) 의 지원을 받았 습니다.

REFERENCES

[1] M. Bigas, E. Cabruja, J. Forest, and J. Salvi, “Review of CMOS image sensors”, Microelectron. J., Vol. 37, No. 2, pp. 433-451, 2006.

[2] E. Fossum, “CMOS image sensors: Electronic camera on a chip”, IEEE Trans. Electron Devices, Vol. 44, No. 10, pp.

1689-1698, 1997.

[3] X Wu, X Liu, M Zhang, and J Van der Spicegel, “Current mode image sensor with improved linearity and fixed-pat- tern noise”, IEEE Trans. Circuits Syst. I-Regul. Pap., Vol.

61, No. 6, pp. 1666-1674, 2014.

[4] M. W. Seo, T. Sawamoto, T. Akahori, Z. Liu, T. Iida, T.

Takasawa, T. Kosugi, K. Isobe, and S. Kawahito, “A low- noise high-dynamic-range 17-b 1.3-megapixel 30-fps CMOS image sensor with column-parallel two-stage fold- ing-integration/cyclic ADC”, IEEE Trans. Electron Devices, Vol. 59, No. 12, pp. 3396-3400, 2012.

[5] K. Yonemoto and H. Sumi, “A CMOS image sensor with a simple fixed-pattern-noise-reduction technology and a Hole Accumulation Diode”, IEEE J. Solid-Stats Circuit, Vol. 35, No. 12, pp. 2038-2043, 2000.

[6] D. Das and S. Collins, “Fixed-pattern-noise correction for an integrating wide-dynamic-range CMOS image sensor”, IEEE Trans. Electron Devices, Vol. 60, No. 1, pp. 314-319, 2013.

[7] K. D. Kim, S. H. Seo, M. W. Seo, and J. K. Shin, “Dynamic range improvement of active pixel sensor using charge pimp circuit”, J. Sensor Sci. & Tech., Vol. 17, No. 2, pp.

114-119, 2008.

[8] J. S. Kong, S. H. Jo, S. Y. Lee, K. H. Choi, S. H. Seo, and J. K. Shin, “Operation of a wide dynamic range CMOS image sensor based on dual sampling mechanism and its SPICE simulation”, J. Sensor Sci. & Tech., Vol. 19, No. 4, pp. 285-290, 2010.

[9] M. W. Seo, S. H. Seo, J. S. Kong, and J. K. Shin, “Dynamic range expansion of active pixel sensor with output voltage feedback”, J. Sensor Sci. & Tech., Vol. 18, No. 4, pp. 274-

279, 2009.

[10] M. Bae, S. H. Jo, M. Lee, J. Y. Kim, J. Choi, P. Choi, and J. K. Shin, “A wide dynamic range CMOS image sensor based on a pseudo 3-transistor active pixel sensor using feedback structure”, J. Sensor Sci. & Tech., Vol. 21, No. 6, pp. 413-419, 2012.

[11] S. H. Jo, H. H. Lee, M. Bae, M. Lee, J. Kim, P. Choi, and J. K. Shin, “Extension of the dynamic range in the CMOS active pixel sensor using a stacked photodiode and feedback structure”, J. Sensor Sci. & Tech., Vol. 22, No. 4, pp. 256- 261, 2013.

[12] J. Lee, I. Baek, and D. Yang, “On-Chip FPN calibration for a linear-logarithmic APS using two-step charge transfer”, IEEE Trans. Electron Devices, Vol 60, No.6, pp. 1989- 1994, 2013.

[13] G. Storm, R. Henderson, J. E. D. Hurwitz, D. Renshaw, K.

Findlater, and M. Purcell, “Extended dynamic range from a combined linear-logarithmic CMOS image sensor”, IEEE J.

Solid-Stats Circuit, Vol. 41, No. 9, pp. 2095-2106, 2006.

[14] M. Vatteroni, P. Valdastri, A. Sartori, A. Menciassi, and P.

Dario, “Linear-logarithmic CMOS pixel with tunable dynamic range”, IEEE Trans. Electron Devices, Vol. 58, No. 4, pp. 1108-1115, 2011.

[15] C. A. de Moraes Cruz, D. W. de Lima Monteiro, E. A.

Cotta, V. Ferreira de Lucenam and A. K. Pinto Souza, “FPN attenuation by reset-drain actuation in the linear-logarithmic active pixel sensor”, IEEE Trans. Circuits Syst. I-Regul.

Pap., Vol. 61, No. 10, pp. 2825-2833, 2014.

[16] Wei-jean Liu, Hsiu-Fen Yeh, and O.T.C. Chen, “A high dynamic-range CMOS image sensor with locally adjusting charge supply mechanism”, Conf. Proc. (Midwest Symp Circuits Syst), pp. 384-387, 2005.

[17] D. Park, J. Rhee, and Y. Joo, “A wide dynamic-range CMOS image sensor using self-reset technique,” IEEE Electron Device Lett., Vol. 28, No. 10, pp. 890-892, 2007.

[18] D. ho, M. O. Noor, U. J. Krull, G. Gulak, and R. Genov,

“CMOS Tunable-color image sensor With Dual-ADC Shot- Noise-Aware dynamic range extension”, IEEE Trans. Cir- cuits Syst. I-Regul. Pap., Vol. 60, No. 8, pp. 2116-2129, 2013.

[19] N. Akahane, S. Sugawa, S. Adachi, K. Mori, T. Lshiuchi, and K. Mizobuchi, “A sensitivity and linearity improvement of a 100-dB dynamic range CMOS image sensor using a lateral overflow integration capacitor”, IEEE J. Solid-State Circuit, Vol. 41, No. 4, pp. 851-858, 2006.

[20] N. Akahane, S. Adachi, K. Mizobuchi, and S. Sugawa,

“Optimum design of conversion gain and full well capacity in CMOS image sensor with lateral overflow integration capacitor”, IEEE Trans. Electron Devices, Vol. 56, No. 11, pp. 2429-2435, 2009.

[21] S. Adachi, W. Lee, N. Akahane, H. Oshikubo, K. Mizobu- chi, and S. Sugawa, “A 200-V/e CMOS image sensor with 100-ke full well capacity”, IEEE J. Solid-State Circuit, Vol.

43, No. 4, pp. 823-830, 2008.

[22] I. L. Fujimori, C. C. Wang, and C. G. Sodini, “A 256 × 256

CMOS differential passive pixel imager with FPN reduction

techniques”, IEEE J. Solid-Stats Circuit, Vol. 35, No. 12,

pp. 2031-2037, 2000.

(6)

[23] O. Yadid-Pecht, B. Mansoorian, E. Fossum, and B. Pain,

“Optimization of noise and responsivity in CMOS active pixel sensors for detection of ultralow light levels”, Proc.

SPIE, pp. 2038-2043, 2000.

[24] K. Murari, R. Etienne-Cummings, N. Thakor, and G. Cau-

wenberghs, “Which photodiode to use: A comparison of

CMOS-compatible structures”, IEEE Sens. J., Vol. 9, No. 7,

pp. 752-760, 2009.

수치

Fig. 3. Potential well of the integration node.
Fig. 5. Simulation result of the proposed pixel sensor.
Fig. 7. Measurement result of the proposed pixel sensor.

참조

관련 문서

A CMOS binary image sensor that uses a built-in GBT PMOSFET-type photodetector with high-sensitivity characteristics operates at high speed by binarizing the output of a

When the CMOS inverter is turned on, the switching operation is complete and the sensitivity of the unit pixel decreases since the n+/p-sub junction capacitances are connected

We have designed and fabricated an active pixel sensor(APS) using an optimized n-well/gate-tied p-channel metal oxide semiconductor field effect

Using the results, the optimized design parameters of a high dynamic range capacitive sensor can be found.. Key Words : capacitive sensor, high dynamic

커패시터의 비율과 무관하고 OP-Amp의 이득에 둔감한 CMOS Image Sensor용 Algorithmic ADC.. Capacitor Ratio-Independent and OP-Amp Gain-Insensitive Algorithmic ADC

Following the measurement results of the disparity, the disparity of the CMOS depth image sensor with OPA using the BSI structure, which has a low pixel height, was increased.. As

Hardware Design of Real-Time Wide Dynamic Range Algorithm Based on Tone Mapping Method for Image Quality Enhancement.. Geun-Jun Kim ·

Wang, “Light Guide for Pixel Crosstalk Improvement in Deep Submicron CMOS Image Sensor,” IEEE electron device letters, vol. Wang, “Air-Gap Guard Ring for Pixel