Ⅰ. 서 론
계측 증폭기(Instrumentation amplifier : IA)는 두 전 압의 차를 증폭시키는 기능을 갖는 반도체 소자로서 전 자계측 시스템에서 가장 중요한 부품으로 알려져 있으 며, IA의 성능에 의해 계측 시스템의 성능이 결정된다[1]. 가장 범용으로 사용되는 계측 증폭기 블록은 그림 1 논문 2016-53-1-8
완전-차동 선형 OTA를 사용한 새로운
계측 증폭기 설계( A Design of Novel Instrumentation Amplifier Using a Fully- Differential Linear OTA )
차 형 우* ( Hyeong-Woo Chaⓒ)
요 약
저가, 광대역, 그리고 넓은 이득 제어 범위를 갖는 전자 계측 시스템을 실현하기 위한 완전-차동 선형(fully-differential linear operational transconductance amplifier : FLOTA)를 사용한 새로운 계측 증폭기(instrumentation amplifier : IA)를 설 계하였다. 이 IA는 한 개의 FLOTA, 두 개의 저항 그리고 한 개의 연산 증폭기(operational amplifier : op-amp로 구성된다. 동 작 원리는 FLOTA에 인가되는 두 입력 전압의 차가 각각 동일한 차동 전류로 변환되고 이 전류는 op-amp의 (+)단자의 저항 기와 귀환 저항기를 통과시켜 단일 출력 전압을 구하는 것이다. 제안한 IA의 동작 원리를 확인하기 위해 FLOTA를 설계하였 고 상용 op-amp LF356을 사용하여 IA를 구현하였다. 시뮬레이션 결과 FLOTA를 사용한 전압-전류 특성은 ±3V의 입력 선형 범위에서 0.1%의 선형오차와 2.1uA의 오프셋 전류를 갖고 있었다. IA는 1개의 저항기의 저항 값 변화로 -20dB∼+60dB의 이 득을 갖고 있으며, 60dB에 대한 -3dB 주파수는 10MHz이였다. 제안한 IA의 외부의 저항기의 정합이 필요 없고 다른 저항기로 오프셋을 조절할 수 있는 장점을 갖고 있다. 소비전력은 ±5V 공급전압에서 105mW이였다.
Abstract
A novel instrumentation amplifier (IA) using fully-differential linear operational transconductance amplifier (FLOTA) for electronic measurement systems with low cost, wideband, and gain control with wide range is designed. The IA consists of a FLOTA, two resistor, and an operational amplifier(op-amp). The principal of the operating is that the difference of two input voltages applied into FLOTA converts into two same difference currents, and then these current drive resistor of (+) terminal and feedback resistor of op-amp to obtain output voltage. To verify operating principal of the IA, we designed the FLOTA and realized the IA used commercial op-amp LF356. Simulation results show that the FLOTA has linearity error of 0.1% and offset current of 2.1uA at input dynamic range ±3.0V. The IA had wide gain range from -20dB to 60dB by variation of only one resistor and -3dB frequency for the 60dB was 10MHz. The proposed IA also has merits without matching of external resistor and controllable offset voltage using the other resistor. The power dissipation of the IA is 105mW at supply voltage of ±5V.
Keywords: fully-differential linear OTA, instrumentation amplifier, analog circuit, sensor signal processing, op-amp
*평생회원, 청주대학교 전자공학과
(Department of Electronics Eng., Cheongju University)
ⓒCorresponding Author(E-mail: [email protected])
※ 이 논문은 (2014-2016)학년도에 청주대학교 산업과학 연구소가 지원한 학술연구조성비(특별연구과제)에 의 해 연구되었음.
Received ; October 20, 2015 Revised ; December 7, 2015 Accepted ; December 28, 2015
R1
V1
V2
VO
R2
R2 R3
R3
R4
R4
( )
4 2
2 1
3 1
1 2
O
R R
V V V
R R
⎛ ⎞
= ⎜ + ⎟ −
⎝ ⎠
A A
A
그림 1. 종래의 계측 증폭기 회로도
Fig. 1. Circuit diagram of conventional instrumentation amplifier.
( )
O 2 1 4
V = I −I R I2
I1 VO1= −I Ri 2
Ii
O2 i 3
V =I R CCII+ Z
X Y
CCII+ Z Y X
R1
R3
R2
V1
V2
( )
1 2 2 1
O1 R
V R V V = −
( )
1 1 3 2
O2 R
V R V
V = −
R4
그림 2. CCII+를 사용한 유니버설 계측 증폭기의 회로도[11]
Fig. 2. Circuit diagram of an universal instrumentation amplifier using CCII+[11].
에 나타낸 바와 같이 연산 증폭기(operational amplifier : op amp)를 사용한 것으로 이상적인 IA의 특징을 갖 고 있지만 반드시 2개의 op amp와 저항기의 3개 쌍들 을 정확하게 정합(matching)시켜야 되는 문제를 갖고 있다. 따라서, 단일 반도체 칩으로 실현하기 위해 이들 저항기들의 트리밍(trimming)이 필요하기 때문에 단가 가 올라가는 문제점이 있다[1～4].
최근에 전류 모드 신호처리의 기본 블록인 전류 컨베 이어(second generation current conveyer : CCII)의 연 구가 진행되면서[5～10], 저항기의 정합 문제를 해결하고 다양한 전압 및 전류신호에 대한 계측 증폭을 하기 위 해 그림 2에 나타낸 바와 같이 CCII를 사용한 유니버셜 계측증폭기가 발표된 바가 있지만 출력단의 임피던스가 이득에 따라 변화하기 때문에 버퍼(buffer)를 추가하여 야 하는 문제점을 갖고 있다[11].
또한, 기 발표된 유니버셜 계측 증폭기가 갖고 있는 문제점을 해결하기 위해 그림 3에 나타낸 바와 같이 2 개의 CCII, 3개의 저항기, 그리고 한 개의 op amp를 사
용한
CCII+ Z Y
X
CCII+ Z Y
X
vO
v1
v2
R1 R2
R3 1
iR
1
iR
1
iR R1
i
1 A
vX
2
vX
( )
2 3
1 2
1 O
R R
V V V
R
⎛ + ⎞
=⎜ ⎟ −
⎝ ⎠
그림 3. 2개의 CCII를 사용한 계측 증폭기 회로도[12]
Fig. 3. Circuit diagram of instrumentation amplifier using two CCII+[12].
새로운 구성의 계측 증폭기가 발표되었다[12]. 이 계측 증폭기는 종래의 계측 증폭기가 갖고 있는 입․출력 단 자 특성을 갖고 있으면서도 저항기의 정합이 필요 없기 때문에 저가의 고성능 계측 증폭기를 실현할 수 있다는 장점을 갖고 있지만, 2개의 CCII의 정합이 여전히 필요 하고 소비전력이 큰 문제점을 갖고 있다. 따라서, 정합 이 잘된 고성능 CCII의 내부회로 설계와 제조공정에서 생기는 부정합의 개선이 추가적으로 요구된다[13].
본 연구에서는 능동소자의 정합문제를 해결하고 단 하나의 능동소자와 연산 증폭기, 그리고 2개의 저항기 로 구성되는 새로운 계측 증폭기를 제안한다[14]. 이 계 측 증폭기에서 사용되는 능동소자는 완전-차동 선형 연 산 트랜스컨덕턴스 증폭기(fully-differential linear operational transconductance amplifier : FLOTA)이며, 설계한 FLOTA와 계측 증폭기에 대한 동작원리와 그 성능도 분석한다.
Ⅱ. 회로 구성 및 동작 원리
1. 완전-차동 선형 OTA를 이용한 계측 증폭기 설계 완전-차동 선형 트랜스컨덕턴스 증폭기(FLOTA)를 사용하여 설계한 계측 증폭기 회로를 그림 4에 나타냈 다. 제안한 계측 증폭기는 1개의 FLOTA, 2개의 저항 기, 1개의 연산 증폭기로 구성된다. FLOTA는 두 전압 의 차와 이것의 트랜스컨덕터스 의 곱에 비례하는 차 동 전류 출력을 갖는 소자로서 이상적인 경우 입력과 출 력 단자의 임피던스는 무한대가 된다. FLOTA가 이상적 이라고 가정하면 출력전류는 다음과 같이 주어진다.
vO
v1
v2 R2
R1
2
iO 1
iO
FLOTA
+
−
−
+
− +
A
( 2 1)( 1 2) 2 1( 1 2)
1
O m
E
m E
R R
V g R R V V V V
R g R
= + − = + −
where, =
2
vR
1
vR
− +
그림 4. 제안한 완전-차동 선형 OTA를 사용한 계측 증폭 기 회로도
Fig. 4. Circuit diagram of the proposed instrumentation amplifier using CCII+.
, (1)
여기서, 은 FLOTA의 트랜스컨덕턴스이다. 연산 증폭기가 이상적이라면, 연산 증폭기 (+)입력단자의 전 압 이 되고 이 전압은 연산 증폭 기의 가상 접지에 의해 (-) 단자 전압이 된다. 따라서, 출력전압 를 구하면 다음과 같이 주어진다.
(2)
이 식으로부터 제안한 계측 증폭기는 두 입력전압의 차 를 배로 증폭한다는 것을 알 수 있고 저 항기의 정합이 필요 없다는 것을 알 수 있다. 또한 이상 적인 FLOTA와 연산 증폭기를 사용하여 실현할 할 경 우, 그림 1에 제시한 종래의 계측 증폭기의 단자 특성 을 그대로 갖고 있다고 할 수 있다.
일반적으로 연산 트랜스컨덕턴스 증폭기(operational transconductance amplifier : OTA) 회로에서 선형범위 와 선형성을 향상시키기 위해 차동입력단에 이미터 디 제너레이션(degeneration) 를 사용하며 이 경우 OTA의 이 된다[1]. 따라서, 제안한 FLOTA도 선형 범위가 넓고 성향성을 좋게 하기 위해
사용한다면 제안한 계측 증폭기의 출력전압은 다
음과 같이 주어진다.
(3)
2. 완전-차동 선형 OTA(FLOTA)의 설계
제안한 계측 증폭기에 사용된 FLOTA의 회로를 그 림 5에 나타냈다. 회로는 ~와 로 구성된 선 형 트랜스컨덕터와 이것의 출력 전류를 차동으로 얻기 위해 사용된 다수의 캐스코드(cascode) 전류 미러들 (~)로 구성된다.
선형 트랜스컨덕터 회로는 2개의 출력을 갖는 ,
로 구성된 차동증폭기, 이미터 디제너레이션 저항 RE, 2개의 정전류원 J와 2개의 전류 미러(~), 이미터 폴로워(emitter follower) 와 Q4, 그리고 Q1과 Q4의 바이어스 회로인 2개의 전류 미러(~
)로 구성된다. 다수의 캐스코드(cascode) 전류 미러 는 트랜스컨덕턴스의 출력전류 와 의 차를 차 동 전류로 출력시키기 위해 2개의 출력을 갖는 전류 미 러 2개(~와 ~)와 1개의 출력을 갖는 캐스코드 전류미러 2개(~와 ~)로 구성 된다.
Q1과 Q4의 바이어스 회로인 2개의 전류 미러 (~와 ~)로 의해, Q1과 의 vBE의 증 가 또는 감소되는 양은 ln 식에 의해
과 의 vBE의 증가 또는 감소되는 양과 동일할 것이다. 따라서, 입력 전압 , 는 이미터 디제너레 이션 저항 RE의 양단에 걸리게 될 것이다. 따라서,
, , 4개의 vBE, 그리고 RE로 구성되는 루프 (loop)에서 다음과 같은 식을 얻을 수 있다.
ln
ln
ln
ln
(4)여기서, α 는 이미터전류와 컬렉터 전류의 비()이 고 과 ISP는 npn 트랜지스터(과 )와 pnp 트
랜지스터(과 Q4)의 컬렉터 역방향 포화 전류 (collector reverse saturation current)이다. 위 식에서 2 개의 pnp 전류 미러(~)가 이상적이라면,
, 가 되어서 식 (4)은 다음 식으로 간략화 될 수 있다.
(5)
는 2개의 출력을 갖는 pnp 전류미러 ~에 의해 복제되어 이 되고 는 npn 전류미러
~에 의해 다시 복제되어 이 된다. 한편,
는 2개의 출력을 갖는 pnp 전류미러 ~에 의해 복제되어 이 되고 는 npn 전류미러
~에 의해 다시 복제되어 가 된다. 따라서, 최종적인 차동 입력전압에 대한 차동 출력전류는 다음 과 같이 주어진다.
(6a)
(6b)
이 식으로부터, 그림 5에 나타낸 FLOTA 회로의 트랜 스컨덕턴스 는 가 되고, 출력 전류식이 α 와
VT에 무관함을 알 수 있다.
제안한 FLOTA의 경우 동상신호에 대해서는 에 흐 르는 전류가 0이기 때문에 출력전류는 0가 되며, 이 저 항으로 흐를 수 있는 최대 전류는 바이어스 전류 J가 되기 때문에 최대 입력 선형범위는 × [V]로 주어 진다.
식 (6)를 이용하여 그림 4에 나타낸 제안한 계측 증폭 기의 출력 전압은 구하면 다음과 같이 주어진다.
(7)
이 식으로부터 제안한 계측 증폭기는 종래의 단자특성 을 갖고 있으면서 이득을 0보다 크게 할 수 있고 2개의 저항기에 의해 오프셋 전압과 이득조정이 가능하다는 것을 알 수 있다.
3. 제안한 계측 증폭기의 정도 분석
제안한 계측 증폭기의 출력전압의 오프셋은 식 (7)에 나타낸 바와 같이 또는 로 조정할 수 있기 때문 에 그 성능은 FLOTA의 선형성(linearity), 출력 임피던 스, 이득 오차(gain error) 의해 결정될 것이다.
FLOTA의 선형성은 고선형성 완전차동 선형 트랜 스컨덕터와 캐스코드 전류 미러를 사용였기 때문에, 식 (5)로 나타낸 바와 같이 비선형 항목이 완전히 삭제되 었기 때문에 선형성 오차에 매우 적을 것으로 생각된다
[15]. 이상적인 OTA의 출력저항은 무한대이지만, 그림 5
v2 v1
( )
iO− iO( )+
VCC
VEE
VCC
Q1 VCC Q4
Q27
Q28
Q31
Q32
Q12
Q11
Q10
Q9
Q26
Q25
Q29
Q30
Q5 Q6
Q2 A Q2B Q3B Q3A Q7 Q8
Q23
Q20 Q21
Q24
Q22
Q19
Q18
Q15
Q17
Q14
Q16
Q13
RE
J J
그림 5. 제안한 완전-차동형 선형 OTA 회로도 Fig. 5. Circuit diagram of the proposed FLOTA.
에 제시한 FLOTA는 출력단에 캐스코드 전류 미러를 사용하였기 때문에 출력 임피던스는 다음과 같이 주어 진다[1].
O O r O r (8a)
O r O r (8b)
일반적으로, 얼리(Early) 전압 V. 실온에서 열전압(thermal voltage) =25mV, 전류 증폭률
=100, 전류 미러의 바이어스 전류 J=100μA의 경우
O와 O를 구하면 약 10MΩ이 되기 때문에 과
는 1MΩ까지는 사용해도 고정도의 계측을 할 수 있 을 것으로 판단된다. 과 을 보다 큰 저항을 사용 할려면 바이어스 전류 J를 크게 하고 저항 를 작게 하여 입력선형 범위를 좁게 만들어 주면 된다.
FLOTA의 이득 오차는 전류 미러가 이상적이지 않 기 때문에 발생되며, 이는 트랜지스터의 유한한 전류 증폭률 에 의해 발생한다. 즉, 트랜스컨덕터의 출력전 류가 2개의 출력을 갖는 pnp로 구성된 전류미러와 1개 의 출력을 갖는 npn 전류미러에 의해 최종적인 출력 전 류 와 로 얻어지기 때문에 이득 오차가 발생 한다. 유한한 전류 증폭률 를 고려하여 1개와 2개의 전류 출력을 갖는 캐스코드 전류미러의 입력 전류 과 출력전류 를 구하면 각각 다음과 같이 구해진다.
,
(9)
이 식을 바탕으로 FLOTA의 출력전류는 다음과 같 이 주어진다.
(10a)
(10b)
위 식에서 와 는 선형 트랜스컨덕터의 출력전
표 1. 트랜지스터 Q2N3906(pnp)과 Q2N3904(npn)의 모 델 파라미터
Table 1. Model parameters of the transistors Q2N3906 (pnp) and Q2N3904(npn)
.model Q2N3906 PNP( Is=1.41f Xti=3 Eg=1.11 Vaf=18.7 Bf=180.7 Ne=1.5 Ise=0 Ikf=80m Xtb=1.5 Br=4.977 Nc=2 Isc=0 Ikr=0 Rc=2.5 Cjc=9.728p Mjc=.5776 Vjc=.75 Fc=.5 Cje=8.063p Mje=.3677 Vje=.75 Tr=33.42n Tf=179.3p Itf=.4 Vtf=4 Xtf=6 Rb=10 )
.model Q2N3904 NPN( Is=6.734f Xti=3 Eg=1.11 Vaf=74.
Bf=416.4 Ne=1.259 Ise=6.734f Ikf=66.78m Xtb=1.5 Br=.7371 Nc=2 Isc=0 Ikr=0 Rc=1 Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75 Tr=239.5n Tf=301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)
류로서 이 전류의 차는 입력전압에 대해
에 해당되는 식이 된다.
연산 증폭기의 유한한 개방이득 A를 고려하면 연산 증폭기의 (+)와 (-) 단자의 전압은 로 주어지며, 이 전압을 고려하여 출력전압을 구하면 다음과 같이 주 어진다.
(11)
위 식으로부터 제안한 계측 증폭기에 사용되는 연산증 폭기는 개방회로 이득 A가 매우 큰 값을 갖고 있어야 된다는 것을 알 수 있다.
Ⅲ. 실험 결과 및 고찰
그림 4와 5에 나타낸 제안한 계측 증폭기와 FLOTA 회로를 OrCAD Pspice를 사용하여 시뮬레이션하였다.
그림 5에 나타낸 FLOTA 회로에서 사용한 트랜지스터 는 Q2N3906(pnp)와 Q2N3904(npn)이고 이것의 완전한 모델 파라미터는 표 1에 제시했다. 계측 증폭기에서 사 용한 연산 증폭기는 LF356을 사용하였다[15]. 공급 전압 은 ±5V(FLOTA)와 ±10V(op amp)로 하였다. 바이어스 전류, J A , Ω , 그리고 와 는 가변하였다.
그림 6는 FLOTA에서 입력전압에 대한 출력전류의 전달 특성을 나타낸 것이다. 출력전류는 측정하기 위해 1kΩ 부하 저항을 사용하였다. 입력선형 범위는 ×
=3V로 이론과 같으며, 선형 오차는 0.1%이다. 출력전류
Input voltage vIN [ V]
-5 -4 -3 -2 -1 0 1 2 3 4 5
Output current iO [mA]
-0.15 -0.10 -0.05 0.00 0.05 0.10 0.15
iO+ iO-
그림 6. 그림 5에 나타낸 제안한 FLOTA의 트랜스컨덕 턴스 특징
Fig. 6. Characteristics of transconductance for the proposed FLOTA shown in Fig. 5.
와 의 오프셋 전류는 2.1uA이였다. 그림 6의 결과로부터 FLOTA의 선형 특성은 우수하지만, 오프셋 전류를 갖고 있다는 것을 알 수 있다. 이 오프셋 전류는 그림 5의 FLOTA 회로에서 과 의 면적을 미세 조정하면 줄일 수 있다. 그리고 이 오프셋 전류는 그림 4의 계측 증폭기를 구현할 때 오프셋 전압에 영향을 줄 수 있지만 식 (7)와 같이 혹은 의 저항으로 조정 할 수 있을 것이다. 다음의 계측 증폭기 실험에서는
과 의 면적을 미세 조정하여 오프셋 전류를 약 5nA로 줄인 회로도를 사용하였다.
그림 7는 제안한 계측 증폭기의 동작원리를 확인한 실험 결과이다. 그림 6은 제안한 IA 회로에서 이득을 10으로 설정하기 위해 kΩ kΩ로 설 정하였고 sin sin
[V]일 때 출력 파형을 나타낸 것이다. 와 는 연산 증폭기의 (+)와 (-) 단자의 전압이다. 이론적으 로는, 식 (7)에 의해 = = ,
× 가 되어야 한다.
그러나, 그림 7의 결과로부터 출력전압 가 4.9로 차 이가 있고, 와 도 이론값 1.66보다 작은 1.62로 차 이가 있다는 것을 알 수 있다. 이것은 FLOTA의 비이 상적인 특성(베이스 전류에 기인한 오차)에 의한 것으 로 판단된다.
그림 8은 계측 증폭기 회로에서 두 입력 신호의 주파 수는 1kHz이고 전압의 차가 5mV일 때, Ω
Ω 으로 정하고 이득을 0.1, 1.0, 10, 100, 1000
Time, t[ms]
0 1 2 3 4 5
Output Voltage, vO [V]
-6 -4 -2 0 2 4 6
v(-) v(+) vO
그림 7. 제안한 계측 증폭기의 각 단자 전압 파형들 Fig. 7. Voltage waveforms of the terminals for the
proposed instrumentation amplifier.
Resistor R2, [ohm]
100 101 102 103 104 105
Voltag gain AV, [V/V]
0.01 0.1 1 10 100 1000 10000
Theory Experiment
그림 8. 저항기에 따른 계측 증폭기 이득 특성
Fig. 8. Gain characteristics of instrumentation amplifier for resistance variation of .
으로 만들기 위해 를 2.5Ω, 47.5Ω, 497.5Ω, 4997.5Ω, 49997.5Ω으로 정하였을 때 에 대한 이득에 대한 선형 특성을 나타낸 것이다. 넓은 범위에서 출력파형의 크기 를 정확하게 확인하기 위해 그림 5의 FLOTA 회로에서 오프셋 전류를 줄이기 위해 과 의 면적을 0.956으로 설정하였다. 그림 8에서 이론값은 점선으로, 실험결과는 일점쇄선으로 표기하였다. 이 결과로부터 FLOTA의 베이스 전류 오차에 의해 이론값과 실험값 에서 이득 오차가 발생한다는 것을 알 수 있지만, 선형 적으로 0.1에서 1,000배(-20dB에서 60dB)까지 제어가 가능하다는 것을 알 수 있다. 상기실험과 반대로
Ω 으로 정하고 을 가변했을 때도 동일한 특성을 얻었다.
Frequency f, [Hz]
101 102 103 104 105 106 107 108 109
Voltage gain Av, [dB]
-80 -60 -40 -20 0 20 40 60 80
gain=0.1 gain=1.0 gain=10 gain=100 gain=1000
그림 9. 제안한 계측 증폭기의 주파수 특성 Fig. 9. Frequency characteristics of proposed I
nstrumentat - ion amplifier.
Time t, [ms]
0 1 2 3 4
Input voltage (v1-v2), [mV]
-150 -100 -50 0 50 100 150
Output voltage vO, [mV]
-15 -10 -5
0 5 10 v1-v2 15
vO
그림 10. 이득이 0.1일 때 입력과 출력 파형
Fig. 10. Input and output waveforms when gain is 0.1.
그림 9은 그림 8의 실험 조건에서 바이어스 전류, J mA , Ω , Ω , 그리고 를 2.5 Ω, 47.5Ω, 497.5Ω, 4997.5Ω, 49997.5Ω으로 가변하여 이론 적인 이득을 –20dB, 0dB, 20dB, 40dB, 60dB가 되도록 주파수 해석을 한 것이다. 이 결과로부터 전체적으로 이득에 대한 오차가 있다는 것을 알 수 있지만, 이득에 대한 주파수 특성이 광대역이라는 것을 알 수 있다. 이 는 주파수 특성이 광대역인 FLOTA를 사용한 결과로 사료된다. 이득이 60dB의 경우 -3dB 주파수는 10MHz 이고 40dB이하에서는 20MHz라는 것을 알 수 있다. 그 림 1에 제시한 종래의 계측 증폭기의 경우 이득이 낮을 경우에는 광대역 특성을 갖고 있지만 이득이 증가할수 록 op-amp의 주파수 특성에 의해 이득 특성이 협소해 진다는 것을 확인하였다.
그림 10는 계측 증폭기 회로에서 이득이 0.1일 때 실 험한 결과이다. 실험에서 두 입력 신호의 주파수는 1kHz이고 전압의 차가 100mV, Ω ,
표 2. 종래의 계측 증폭기와의 성능 비교
Table 2. Performance comparison for conventional IAs.
Contents Fig.1 Fig.2 Fig.3
(Ref.13) Fig.4 (This IA) Input
impedance[MΩ] 2.0 1.2 1.2 3.1
Gain adjust A A>1 A>0 A>0 A>0 Output
impedance[Ω] 75 ≒2,000 75 75 Resistor
trimming Yes No No No
Input offset
voltage[mV] 1 5 ≒0 ≒0
Active device
matching Yes Yes Yes No
60dB bandwidth
[kHz] 1 10,000 200 10,000
Power
dissipation[mW] 300 40 130 105
Time t, [ms]
0 1 2 3 4
Output voltagevO, [V]
-4 -3 -2 -1 0 1 2 3 4
Input voltage (v1-v2), [mV]
-4 -3 -2 -1 0 1 2 3
4 v1-v2 vO
그림 11. 이득이 1,000일 때 입력과 출력 파형
Fig. 11. Input and output waveforms when gain is 1,000.
Ω 로 설정하였다. 이 결과로부터 이론값인
보다 작은 인 것을 알 수 있다.
그림 11는 계측 증폭기 회로에서 이득이 1,000일 때 실험한 결과이다. 실험에서 두 입력 신호의 주파수는 1kHz이고 전압의 차가 3mV, Ω ,
Ω 로 설정하였다. 이 결과로부터 이론값인
보다 작은 인 것을 알 수 있다. 이와 같은 이득 오차는 그림 10의 결과와 같이 FLOTA의 베이스 전류에 의해 발생되는 것으로 판단된다. 이런 문제는 FLOTA를 CMOS 회로로 구성하면 해결되지만 입력전 압의 동작범위와 선형성이 문제가 되어 큰 입력 전압에 대하여 정확한 계측 증폭기 기능을 악화시킬 수 있다.
제안한 계측 증폭기는 최적화 FLOTA에서 (
kΩ , J A) 10mW의 소비전력을 갖고 있으며, 연산증폭기 LF356의 소비전력 95mW를 포함하면 총
105mW의 소비전력을 갖는다.
동일한 바이폴라 제조 공정을 사용하여 종래의 계측 증폭기들(그림 1, 2, 3)과 제안한 계측 증폭기를 반도체 칩으로 상용화할 경우, 이들의 성능 비교를 표 1에 나 타냈다. 성능 비교에서는 그림 1, 3, 4에서 사용한 연산 증폭기 A는 상용 op-amp인 UA741를 기준으로 각 항 목에 대한 값들을 계산 및 검증을 하였다.
Ⅳ. 결 론
종래의 계측 증폭기(IA)의 문제점을 해결하기 위해 FLOTA를 사용한 새로운 구성의 IA를 제안하였고 시 뮬레이션을 통해 그 동작 원리와 성능을 확인하였다.
동일한 바이폴라 제조공정을 사용할 경우 제안한 계측 증폭기는 종래의 계측 증폭기와 같은 구성의 전압 입력 단과 출력단의 회로구성을 갖고 있기 때문에 입력단자 임피던스와 출력단자의 임피던스는 동일하게 구현할 수 있다. 따라서, 제안한 계측 증폭기는 1) 이득을 0.1에서 1,000까지 조정이 가능하고, 2) 외부에 사용하는 저항기 의 정합이 필요 없고, 3) 종래의 계측 증폭기보다 대역 폭이 넓고, 4) 오프셋 조정이 가능하고, 5) 소비전력이 작다는 장점을 갖고 있다. 따라서, 제안한 회로를 반도 체 칩으로 제작할 경우 상용화된 종래의 IA를 대체할 수 있을 것으로 기대된다.
REFERENCES
[1] A. S. Sedra and K. C. Smith, Microelectronic circuits ; Oxford Univ. Press(fourth edition), chap. 3, 1998.
[2] A. J. Peyton and V. Walsh, Analog Electronic with OP Amps A Source book of Practical Circuits ; Cambridge Univ. Press, chap. 1, 1993.
[3] S.-I. Lim, H.-K. Cho, “A Design of Instrument Amplifier for Bio-potential Measurements,”
IEEK SOC conference, pp. 85-88, May 2009.
[4] AD620 Data sheet, Analog Devices, Inc., 1999 [5] A. S. Sedra, G. W. Roberts, and F. Gohh, “The
current conveyor : history, process and new results,” IEE Proceeding, vol. 137. Pt. G, no. 2, pp. 78-87, Apr. 1990.
[6] C. Toumazou, F. J. Lidgey, and D. G. Haigh, Analogue IC design:the current-mode approach, London ; Peter Peregrinus, 1990, chap. 4
[7] H.-W. Cha and K. Watanabe, “Wideband CMOS
current conveyor,” Electron. Lett., vol. 32. no.
14, pp. 1245-1246, July 1996.
[8] H.-W. Cha, “Class A CMOS Current Conveyor,”
Journal of IEEK, vol. 34, SD, no. 9, pp. 1-9, Sept. 1997.
[9] H.-W. Cha S. Ogawa and K. Watanabe, “Class A CMOS Current Conveyors,” IEICE Trans.
Fundamentals, vol. E81-A, no. 6, pp. 1164-1167, June 1998.
[10] H.-W, Cha, S.-T. Park, and H.-J. Shin, “Class AB current conveyor for instrumentation appli-cations”, Proc. of ITC-CSCC'98, vol. 2, pp.
1559-1562(Sokcho, Korea), August 1998
[11] H.-W. Cha, “A Design of low-power wideband bipolar current conveyor(CCII) and Its application to universal instrumentation amplifiers,” Journal of IEEK, vol. 41, SD, no. 5, pp. 143-152, May 2004.
[12] H.-W. Cha, H.-S. Lim, S.-Y Lee, and T.-Y, Jeong, “Design of novel instrumentation amplifiers without resistors matching,” Proc. of ITC-CSCC'2012, vol. I, July 15-18, 2012.
[13] H-W.Cha, T-Y.Jeong, “Design of a novel instrumentation amplifier using current- conveyor(CCII),” Journal of IEEK, vol. 50, SD, no. 12, pp. 80-87, December 2013
[14] H-W. Cha, T-Y. Jeong, H-S. Lim, S-Y. Lee, J-W. Lee, K-S. Kim, “A design of novel instrumentation amplifier using a fully-differential linear OTA,” Journal of summer conference IEEK, vol 35, no. 1, pp.1426-1428, June 2012.
[15] W.-S. Chung, H.-W. Cha, and S.-H. Son, “A low-voltage low-power bipolar transconductor with high-linearity,” IEICE Trans.
Fundamentals, vol. E88-A, no. 1, pp. 384-386, January 2005.
[16] LF356 Data sheet, Texas Instruments, Inc., 2013.
저 자 소 개 차 형 우(정회원)
1989년 2월 청주대학교 반도체공 학과(공학사)
1991년 2월 청주대학교 전자공학 과(공학석사).
1997년 3월 시즈오카(靜岡)대학교 전자과학연구과 (공학박사)
1991년 2월∼1993년 6월 블루코드테크놀리지 주임 연구원
1997년∼현재 청주대학교 전자공학과 교수
<주관심분야 : Analog IC 설계, 센서 인터페이스, SoC, Power IC>
![Fig. 2. Circuit diagram of an universal instrumentation amplifier using CCII+ [11] .](https://thumb-ap.123doks.com/thumbv2/123dokinfo/5069777.559132/2.892.462.807.151.432/fig-circuit-diagram-universal-instrumentation-amplifier-using-ccii.webp)
