HMSIW Balanced Filter for Improved Isolation between Output Ports

DOI : 10.5515/KJKIEES.2011.22.2.173

「이 연구는 한국연구재단을 통하여 교육과학기술부의 우주기초원천기술개발 사업(NSL: National Space Lab)으로부터 지원받아 수행 되었습니다(2010-002-8981).」

아주대학교 전자공학과(Department of Electronic Engineering, Ajou University)

․논 문 번 호 : 20101001-10S

․교 신 저 자 : 이해영(e-mail : [email protected])

․수정완료일자: 2011년 1월 20일

출력 단자 간의 격리 특성이 향상된 HMSIW 평형 여파기

HMSIW Balanced Filter for Improved Isolation between Output Ports

황 석 민․변 진 도․이 해 영 Seokmin Hwang․Jindo Byun․Hai-Young Lee

요 약

본 논문에서는 출력 단자 간의 격리 특성이 향상된half mode 기판 집적 도파관(half mode substrate integrated waveguide) 평형 여파기를 제안한다. 제안된 평형 여파기는 중앙 금속 층에 저항성 커플링 슬롯을 삽입하여 출력 단자 간의 격리 특성을 향상시켰으며, 우수한 삽입 손실을 가지며 평형 신호를 다룰 수 있다. 측정 결과, 5.8～6.4 GHz의 주파수 대역에서 삽입 손실 5.4±0.2 dB, 입력 반사 손실은 10 dB 이상으로 나타났다. 또한, 통과 대역

내에서 출력 단자 간의 격리 특성이18 dB 이상으로 나타났으며, 출력 단자 사이의 위상차도 177±8°가 나타났다.

Abstract

In this paper, we propose a half mode substrate integrated waveguide(HMSIW) balanced bandpass filter to yield improved isolation between output ports. In order to achieve good isolation, resistive coupling slot is employed in HM- SIW filter. The measurement results show that the insertion losses(S21, S31) are 5.4±0.2 dB and input return loss(S11) is more than 10 dB from 5.8 GHz to 6.4 GHz. Moreover isolation between output ports is larger than 18 dB and phase difference of output ports is 180±10°.

Key words : Half Mode Substrate Integrated Waveguide(HMSIW), Balanced Filter, Balun

Ⅰ. 서 론

평형 회로는 통신 시스템에서의 불평형 회로에 비해 장점을 가지기 때문에 최근 많은 관심을 받고 있다. 평형 회로는 두 개의 선로를 조합하여 신호를 전송하기 때문에 불평형 신호에 비해 신호선이 하나 더 필요하다는 단점이 있지만 common-mode noise 제거, 귀환 전류 경로 보장, 신호의skew 감소 등 여 러 가지 장점이 있다^[1]. 특히, 불평형 신호에 비해 주 변 환경으로부터noise를 감소시킬 수 있는 것이 큰

특징이다. RF 송수신단에서는 이러한 평형 회로의

장점을 이용하기 위해 평형 믹서, LNA, push-pull 증

폭기 등을 많이 사용되고 있다. 따라서 이러한 소자 의 사용을 위해서는 불평형 신호를 평형 신호로 연 결해 줄 수 있는 구조가 필요하다. 이러한 구조로 연 구되고 있는 소자가 발룬이다. 이러한 발룬과 여파 기를 하나의 구조로 나타낸 것이 평형 여파기이다. 둘을 하나의 소자로 구현함으로써 소형화를 물론 평 형 소자와의 집적이 용이해진다^[2].

한편, 위성 통신은 통신 범위의 광역성, 지리적 장 애의 극복 및 통신 품질의 균일성, 고주파 전송에 따 른 광대역 전송 등의 이유로 다양한 분야에 적용되 고 있다. 특히 위성 통신에서 중요한 기능을 포함하 는RF 통신 탑재체의 초고주파 송수신단은 위성 간

의 통신 대역 및 지상 중계국 간의 통신에 적용되고 있다.

송수신단을 구성하는 전송선의 형태는 대표적으 로 마이크로스트립(microstrip)과 구형 도파관(rectan- gular waveguide)이 있다. 구형 도파관은 낮은 삽입 손실과 높은 전력 전달 특성을 가지지만, 부피가 크 고 무거우며 다른 회로와의 집적이 어려운 단점이 있다. 마이크로스트립은 제작이 쉽고 집적성이 좋으 며, 가격이 싸지만 구형 도파관에 비해 삽입 손실이 좋지 않다. 최근에는 구형 도파관의 장점을 활용하 고, 단점을 보안하기 위해 일반적인 인쇄 회로 기판 에 평행한 두 열의 금속 비아 홀을 주기적으로 배열 하여 구현한 기판 집적 도파관에 대한 연구가 진행 되고 있다^[3]. 기판 직접 도파관은 제작이 용이하며, 적재가 가능하다. 또한, 낮은 비용으로 쉽게 구현이 가능하고 평면회로와의 집적화가 쉬운 장점이 있다. 그러한 장점을 이용하여 전이 구조, 여파기, 커플러, 전력 분배기와 같은 응용 소자에 대한 연구가 제안 되었다^[5]～[7].

기판 집적 도파관은 그림1(a)와 같이 구형 도파 관의 세로축 벽면을 주기적인 비아홀로 대체함으로 써 근사적으로 구현한 도파관이다. 세로축 벽면이 비아 홀로 구성되어 있기 때문에 표면 전류가 진행 방향으로 흐르지 않는다. 따라서 기판 집적 도파관 내에는 _만 존재하고, 기본 전파 모드는 _

모드가 된다^[4].

이러한 기판 직접 도파관은 마이크로스트립 선로 에 비해 크기의 단점을 가지고 있는데, 이러한 단점 을 해결하는 방법으로 하프 모드 기판 집적 도파관

(a) (b)

그림 1. (a) 기판 집적 도파관 구조, (b) 하프 모드 기 판 집적 도파관 구조

Fig. 1. (a) Structure of the substrate integrated wave- guide and (b) structure of the half mode sub- strate integrated waveguide.

(이하HMSIW)이 연구되었다^[8]. HMSIW는 그림1(b) 와 같이 기판 집적 도파관을 반으로 자른 구조로 한 쪽 면에만 금속 비아를 주기적으로 배열되어 있다. 다른 한쪽은 비아가 없는 면으로magnetic wall로 동

작한다. 이러한HMSIW는 기존의 기판 집적 도파관

의 크기를 약 절반으로 줄일 수 있으며, 기본적인 전 송 모드는_{}이다.

기존의 연구 중에서 기판 집적 도파관 여파기는 위성 통신 송수신 시스템에서 중요한 부분을 차지한

다^[9],[10]. 그러나 기존에 연구된 기판 집적 도파관 여

파기는 불평형 필터이기 때문에 평형 신호를 사용하 는 저 잡음 증폭기나 믹서에 사용하기가 어렵다. 이 러한 기판 집적 도파관을 평형 소자로 구현한 평형 여파기가 발표되었다^[11]. 그러나 발표된 평형 여파기 는 크기가 크고, 출력 단자 간의 격리 특성이 좋지 않은 특성을 보인다. 따라서 본 논문에서는 출력 단 자 간의 격리 특성이 향상된 평형 여파기를 제안한 다. 기존의 기판 집적 도파관의 크기를 줄이는 방법

으로 half mode 기판 집적 도파관을 적용되었으며,

또한, 저항성 커플링 슬롯을 사용하여 출력 단자 간 의 격리 특성을 향상시켰다. 제안된 여파기는 SNR 을 향상시킴에 따라 통신 시스템의 효율을 더 높일 수 있을 것으로 기대된다.

Ⅱ. HMSIW 평형 여파기

2-1 HMSIW 평형 여파기

발룬은 불평형 신호를 평형 신호로 변화하여 주 는 모든 구조를 뜻한다. 일반적으로 발룬은 3-단자 수동 소자로서1개의 입력단과2개의 출력단으로 이 루어진다. 1개의 입력단에 신호가 인가되면 다른 2 개의 출력단으로 위상은 180° 차이가 나고 진폭은 같은 신호가 출력된다. 따라서 본 논문에서는HM- SIW에 발룬 구조의 적용을 위하여 다층 기판을 이 용한 수직 전력 분배기를 사용하였다. 그림 2(a)에 나타난 것처럼 일반HMSIW 구조에 다층 기판을 사 용하여 중간에 금속 층을 삽입하게 될 경우Y-junc- tion 전력 분배기가 구현된다^[12]. HMSIW 수직 전력 분배기는TE 모드로 동작하기 때문에 그 높이가 바 뀌어도 동작 주파수가 변하지 않는 특성을 가지고 있다. 따라서 그림 2(b)에서 보이듯이 다층 구조를

(a)

(b)

그림 2. (a) HMSIW 수직 전력 분배기, (b) HMSIW 수직 전력 분배기 등가회로

Fig. 2. (a) Structure of the HMSIW vertical power divider and (b) equivalent circuit of the HM- SIW vertical power divider.

이용하여 포트2와 포트3으로 포트1에서의 신호의 절반의 신호를 보낼 수 있고, 중앙 금속 층에 의해 포트2와 포트3은180°의 위상차를 가지게 된다. 따

라서HMSIW 수직 전력 분배기에 의해 불평형 신호

였던 전송선은2개의 평형 신호로 나뉘게 됨으로써 발룬의 구현이 가능하다.

그림3에서는 수직 전력 분배기의 입출력 단자 사 이의 전계 분포 변화를 나타내었다. 신호가 입력 포 트를 통해 1-1'에 도달할 때 E-field는 마이크로스트 립의 필드와 같게 된다. 신호가 전이 구조를 통하여 HMSIW 구조(2-2')에 도달하면TE0.5,0 모드로 동작하 게 되고 전계분기점(3-3')에서는 중간 금속 층에 의 해 절반의 크기로 나뉘어진다. 다층HMSIW에서 다 시 마이크로스트립라인(4-4')으로 도달하면 중간 금 속 층이 공통ground로 작용하기 때문에 포트2와 포 트3에서의 신호는 서로180°도의 위상차를 가진다. 따라서 기판 집적 도파관 수직 전력 분배기는 중간 금속 층을 삽입함으로써 발룬의 특성을 갖는다.

앞에서 언급한 수직전력 분배기의 위층과 아래층 에 슬롯 구조를 삽입하면 대역 통과 여파기를 구현 할 수 있다. 그림 4는 기존의 발표된 HMSIW 대역 통과 여파기의 구조를 나타낸다^[13]. HMSIW 금속층

그림 3. 입출력 단자 사이의 전계 분포 변화 Fig. 3. Cross sections showing the E-field gradation bet-

ween input and output ports.

그림 4. HMSIW 대역 통과 여파기 구조 Fig. 4. Configuration of the HMSIW filter.

위에 슬롯 구조를 형성하여 공진기를 설계할 수 있 으며, 이러한 공진기 간의 커플링을 이용하여 대역 통과 여파기 설계가 가능하다. 슬롯 간의 거리(t)는 일반적으로 90°의 전기적 길이를 가진다. 하지만

HMSIW의 주된 모드가TEM 모드가 아니기 때문에

거리는λ/4보다 늘어나게 된다. 따라서 시뮬레이터 를 이용하여 슬롯 사이의 거리(t) 값을 얻을 수 있다. 공진기 사이의 커플링은 슬롯의 폭(w)과 길이(l)에 의해 결정된다.

본 논문에서는 다음과 같은 슬롯 커플링 구조를 사용하여 중심 주파수가6.2 GHz이고, 대역폭이600 MHz인 대역 통과 여파기를 설계하였고, FEM 해석 툴을 이용하여 최적화를 진행하였으며, 표1에 최적 화된 설계 변수를 나타냈다.

표 1. 대역 통과 여파기의 최적화된 변수 Table 1. Parameter of the optimized structure.

(unit: mm)

w1 0.4 L1 5.8

w2 0.5 L2 6.6

w3 0.4 L3 5.8

그림 5. HMSIW 평형 여파기의 삽입 손실, 입력 반 사 손실, 격리 특성

Fig. 5. Insertion loss, return loss, and isolation of the HMSIW balanced filter.

그림 6. HMSIW 평형 여파기의 출력 단자 간의 위

상차

Fig. 6. Phase difference between output ports of the HMSIW balanced filter.

그림5는HMSIW 평형 여파기의 삽입 손실, 반사

손실과 격리도의 해석 결과이다. 반사 손실이10 dB 이하인 부분을 가용 주파수 대역으로 정의하였을 경 우 대역폭은 810 MHz(5.83～6.64 GHz), 삽입 손실 (S21, S31)은5±0.2 dB로 나타났다. 대역폭 내에서 격 리도는10 dB 이상으로 확인된다. 그림6은 출력 단 자 간의 위상차를 나타낸 그래프이다. 양 포트간의

위상차는 180°±2°임을 확인할 수 있다.

해석된 결과를 통해 설계된HMSIW 평형 여파기 는 평형 소자 특성을 가지고 있으나, 출력 포트간 격 리도 개선이 필요하다.

그림 7. 제안된 HMSIW 평형 여파기 구조

Fig. 7. Structure of the proposed HMSIW balanced filter.

2-2 출력 단자 간의 격리 특성이 향상된 HM- SIW 평형 여파기

앞 절에서 제시된HMSIW 평형 여파기는 출력 단 자 간의 격리 특성이 나쁘기 때문에 본 절에서는 격 리 특성을 향상시키는 방법에 대해 논의할 것이다. 앞 절에서 발룬 구조의 구현을 위해 우리는HMSIW 수직 전력 분배기를 적용하였다. 따라서HMSIW 평 형 여파기의 출력 단자 간의 격리 특성을 향상시키 기 위해서 윌킨슨 전력 분배기 구조를 사용하였다

[12]. 그림7의 제안된HMSIW 평형 여파기의 모습이 다. 기존에 발표되었던 평형SIW 여파기의 경우 일 반적인 수직 전력 분배기를 사용하기 때문에 출력 단자 간의 격리 특성이 우수하지 못하다. 하지만 중 간 금속 층에 저항성 커플링 슬롯을 적용하면 수직 전력 분배기를 윌킨슨 전력 분배기 형태를 구현할 수 있기 때문에 출력 단자 간의 격리 특성을 향상시 킬 수 있다. 그림7에서 HMSIW 옆의 비아 홀은 중 간 메탈 층의 슬롯과 위층과 아래 금속 층에 있는 칩 저항을 연결해 주는 역할을 한다.

그림8(a)는 커플링 슬롯이 적용된 수직전력 분배 기의 odd mode 회로이고, (b)는odd mode 임피던스 정합을 위한 회로이다. Odd mode는 같은 크기와 위 상을 갖는 두 개의 신호가 출력 단자에 인가되기 때 문에 중간 금속 층을 통해 전류가 흐르지 않는다. 따 라서 삽입한 저항성 커플링 슬롯을 위한 회로 성분 들은 무시될 수 있으며, 입력 단자의 기판 집적 도파

(a)

(b)

그림 8. (a) Odd mode 해석을 위한 측면도, (b)Odd mode를 위한 임피던스 정합 회로

Fig. 8. (a) Equivalent circuit for the odd mode ana- lysis and (b) impedance matching circuit for odd mode.

관의 특성 임피던스는 각각의 출력 단자의 다층

HMSIW 임피던스의 합이 된다. 따라서 출력 단자 층

의 임피던스는 입력 임피던스

Z

그림 9(a)는even mode 회로이고, (b)는 임피던스 정합을 위한 회로이다. Even mode는 같은 크기와 180도 위상차를 갖는 두 개의 신호가 출력 단자에

(a)

(b)

그림 9. (a) Even mode 해석을 위한 측면도, (b) Even mode를 위한 임피던스 정합 회로

Fig. 9. (a) Equivalent circuit for the even mode ana- lysis and (b) impedance matching circuit for even mode.

인가되기 때문에 입력 단자 방향으로 전류가 흐르지 않는다. 따라서 입력 단자는 개방 회로로 간주할 수 있다. 이 때 중간 금속층을 통해 흐르는 두 개의 이 미지 전류가 생성되어 격리 저항

R

L

그러나 실제 회로에서는 서셉턴스가 존재하므로, 입력 단자의 개방 회로 구현을 위해서는 중간 금속 층의 외곽과 슬롯 사이의 간격은 λ_g/4보다 줄어들 게 된다. 아래 식은 전력 분기 시점과 저항성 커플 링 슬롯 사이의 거리를 구하는 식이다. _ _2로 정하고 입력 임피던스와 어드미턴스는 아래 식과 같다.

_{ } __ _tan

_ _tan

(1)

_{ } ___cot

_ _cot

 _tan  _ (2) 따라서

B

_ _tan  _tan



(3) 줄어든 길이를 구하면 아래 식(4), (5)와 같다.

__ tan

  tan



_



  

_

 

^{ }__

(5) 유도된 식을 통해서 거리(전력 분기점과 저항성 슬롯 커플링 사이의 거리)은 시뮬레이션 툴을 통하 여 최적화 되었다.

그림8(b)에서even mode 임피던스 정합을 위하여 다음과 같은 조건이 필요하다.

  _ _ (6)









식(6), (7)에 따라 저항성 커플링 슬롯에 사용될

칩 저항

R

면에 병렬로 저항을 연결하였기 때문에32 Ω을 사용

(a)

(b)

그림 10. (a) 중간 금속 층의 구조, (b) 거리 에 따 른 격리도 변화

Fig. 10. (a) Structure of the middle metal layer and (b) isolation variations to the different .

하였으며, 저항성 커플링 슬롯의 길이와 폭은 시뮬 레이션 툴을 이용하여

L, C

그림10는 거리에 따른 출력 단자 간의 격리 특 성을 나타낸 그래프이다. 식(1)～(5)에서 증명했듯 이 저항성 커플링 슬롯과 전력분기점 사이의 거리 (_ℓ)는λ_g/4(fo=6.2 GHz)보다 짧아지는 것을 확인할 수 있다. 시뮬레이션 해석 결과, 거리이6.5 mm의 값을 가질 때 제안된 HMSIW 평형 여파기의 격리 특성이 가장 좋은 것으로 확인되었다.

그림11, 12는 최적화된 저항성 슬롯 커플링을 중

간 금속층에 설계하여 시뮬레이션한 결과이다. 중심 주파수6.2 GHz를 기준으로 약730 MHz의 대역폭을 가지며, 삽입 손실은 약5.2±0.2 dB이다.

그러나 위의 삽입 손실에는 평형 구조를 위한 전 력 분배기의 삽입 손실3 dB이 포함되어 있다. 이를 제외한다면 제안된 평형 여파기의 삽입 손실은 2.2±0.2 dB이다. 출력 단자 사이의 격리도는18 dB

그림 11. 제안된 HMSIW 평형 여파기의 삽입 손실, 입력 반사 손실, 격리 특성

Fig. 11. Insertion loss, return loss, and isolation of the proposed HMSIW balanced filter.

그림 12. 제안된 HMSIW 평형 여파기의 출력 단자

간의 위상차

Fig. 12. Phase difference between output ports of the proposed HMSIW balanced filter.

이상이며, 위상차 역시180°±2°임을 확인할 수 있다. 이상의 결과를 통해 앞 절에서 설계된HMSIW 평 형 여파기에 비해 격리 특성이 약10 dB 이상 향상 된 것을 확인할 수 있다.

Ⅲ. 제작 및 측정

3-1 제작 및 측정

그림13은 본 논문에서 제안된 설계 방법에 의해 제작된 격리 특성이 향상된 HMSIW 평형 여파기이 다. 제작에 사용된 유전체 기판은 높이가0.254 mm

그림 13. 제안된 HMSIW 평형 여파기의 윗면, 아랫 면 제작 사진

Fig. 13. Upper and lower planes of the fabricated HM- SIW balanced filter.

그림 14. 시뮬레이션과 측정된 삽입 손실 및 입력 반사 손실

Fig. 14. Simulated and measured insertion loss and input return loss.

이고, _=2.2인Rogers 사의 기판을 사용하였다. 또

한, 다층 HMSIW 구현을 위해 기판과 기판 사이의

접착제는 기판의 유전율과 동일한 성분을 사용하여 2층으로 제작하였다. 측정은Agilent사의4-port vec- tor network analyzer를 이용하였다.

시뮬레이션과 측정된 삽입 손실과 입력 반사 손 실을 그림 14에 나타냈다. 측정 결과, 중심 주파수 6.2 GHz를 중심으로680 MHz 내에서 입력 반사 손 실(S11) 10 dB 이상, 전력 분배 손실3 dB을 제외하면 삽입 손실(S21, S31)은2.4±0.2 dB이 측정되었다. 출력 단자 간의 격리도 역시 통과 대역 내에서18 dB 이

그림 15. 시뮬레이션과 측정된 출력 단자의 격리 특성

Fig. 15. Simulated and measured isolation between the output ports.

그림 16. 시뮬레이션과 측정된 출력 단자 사이의 위

상차

Fig. 16. Simulated and measured phase difference bet- ween the output ports.

상의 값을 가졌고, 출력 단자 간의 위상차는 177°

±8°로 측정되었다. 그림 17에서는 평형 회로에서의 응답 특성을 확인하기 위해 제안된 평형여파기의 공 통 모드 응답 및 차동 모드 응답을 나타내었다. 평형 여파기의 공통 모드 응답은25 dB 이하로 측정되었 으며, 차동 모드 응답은2.4±0.2 dB로 측정되었다. 따 라서 제안된 여파기는 불평형 여파기에 비해 공통 모드 잡음 제거 특성이 우수한 것을 확인할 수 있다.

측정된 결과는 시뮬레이션 결과와 비교하여 약간 의 삽입 손실과 반사 손실, 격리도의 차이를 나타냈 는데, 이는 마이크로스트립과 HMSIW 사이의 전이

그림 17. 측정된 공통 모드 및 차동 모드 응답 Fig. 17. Measured common mode and differential mo-

de response.

구조와SMA 커넥터, 그리고 다층 구조를 제작을 위 한 접착제의loss tangent의 영향으로 사료된다. 이로 써 본 논문에서 제안한HMSIW 평형 여파기는 실제 로 제작 및 응용이 가능하다는 것을 확인하였다.

3-2 선행 연구와의 비교

앞의 2-1절에서 소개한 선행 연구된 HMSIW 평 형 여파기와 본 논문에서 제안하는 출력 단자 간의 격리 특성이 향상된HMSIW 평형여파기의 격리 특 성을 비교하여 나타냈다. 그림18에서 확인할 수 있 듯이 선행 연구된 평형 여파기의 출력 단자 간의 격 리 특성은 통과 대역 내에서10 dB로 낮은 격리 특 성을 갖는다. 제안된 평형 여파기의 경우, 통과 대역

그림 18. 출력 단자의 격리 특성 비교

Fig. 18. Comparison of the isolation between the out- put ports.

내에서 선행 연구된 평형 여파기보다 약 8～10 dB 이상의 격리 특성을 향상되었다.

Ⅳ. 결 론

본 논문에서는 출력 단자 간의 격리 특성이 향상

된HMSIW 평형 여파기를 제안하였다. 제안된 평형

여파기는 저항성 커플링 슬롯을 사용하여 출력 단자 간의 격리 특성을 향상시켰다. 측정 결과, 삽입 손실 2.4 dB, 격리도18 dB 이상의 우수한 결과를 얻음과 동시에 평형 소자로서의 동작 여부 또한 확인되었 다. 따라서 제안된 평형 여파기는RF 시스템 내에서 의 평형 소자를 연결하여 사용할 수 있고, 격리 특성 향상을 통해 RF 시스템의 성능을 개선하는데 기여 할 것으로 예상된다.

참 고 문 헌

[1] 백승용, 김정호, "고속PCB 설계- Differential sig- naling", IDEC Newsletter, vol. 84, pp. 18-23, Jun.

2004.

[2] 정을영, 황희용, "이중 모드 링 공진기를 이용한 Balun-BPF의 설계", 한국전자파학회논문지, 17(12), pp. 1206-1211, 2006년12월.

[3] K. Wu, D. Deslandes, and Cassivi, "The substrate integrated circuits-A new concept for high-frequen- cy electronics and opto-electronics", in Proc. 6th Int

Conf. Teleconnun. Modern Sat, Cable Broadcasting Service(TELSIKS), pp. PIII-PX, 2003.

[4] F. Xu, K. Wu, "Guided-wave and leakage charac- teristics of substrate integrated waveguide", IEEE

Trans. Microw. Theory Tech., vol. 53, no. 1, pp.

66-73, Jan. 2005.

[5] S. Lee, S. Jung, and H. Y. Lee, "Ultra-wideband CPW-to-substrate integrated wavegudie transition us- ing and elevated-CPW section", IEEE Microw. Wi-

reless Compon Lett., vol. 18, no. 11, pp. 746- 748,

[6] B. Liu, W. Hong, Z. C. Hao, and K. Wu, "Substrate integrated waveguide 180-degree Narrow wall direc- tional coupler", in Proc. Asia-Pacific Microw. Conf.

(APMC'05), Suzhou, China, vol. 1, pp. 559-561,

Dec. 2005.

[7] S. Germain, D. Deslandes, and K. Wu, "Develop- ment of substrate integrated wavegudie power divi- ders", in Proc. IEEE Canadian Conf. Elect. Com-

put. Eng., pp. 1921-1924, 2003.

[8] W. Hong, Y. Wang, Q. H. Lai, and B. Liu, "Half mode substrate integrated waveguide: A new gui- ded wave structure for microwave and millimeter wave application", in Proc. Joint 31st Int. Conf.

Infr. Millim. Wave 14th Int. Conf. Terahertz Elec- tron., Shanghai, China, Sep. 18-22, 2006.

[9] Z. C. Hao, W. Hong, X. P. Chen, K. Wu, and T.

J. Cui, "Multilayerd substrate integrated waveguide (MSIW) elliptic filter", IEEE Microw. Wireless Com-

pon. Lett., vol. 15, no. 2, pp. 95-97, Feb. 2005.

[10] Y. D. Dong, Y. Q. Wang, and W. Hong, "A novel substrate integrated waveguide equivalent inducti-

황 석 민

2010년 2월: 아주대학교 전자공학 부(공학사)

2010년 3월～현재: 아주대학교 전 자공학과 석사과정

[주 관심분야] 초고주파 수동 소자 개발 및 회로 설계

변 진 도

2006년 8월: 아주대학교 전자공학 부(공학사)

2008년 8월: 아주대학교 전자공학 과(공학석사)

2008년 9월～현재: 아주대학교 전자 공학과 박사과정

[주 관심분야] 초고주파 회로 설계, SI/EMC, 위상 배열 시스템, SIW Circuit

ve-post filter", Int. J. RF Microwave Comput. Ai-

ded Eng., vol. 18, no. 2, pp. 141-145, 2008.

[11] 황석민, 변진도, 이해영, "Ku-band 위성 통신을 위한 다층 구조 기판집적도파관(SIW) 평형 여 파기", 한국전자파학회 종합학술발표회, vol. 19, no. 1, p. 23, 2009년 11월.

[12] Dongsik Eom, Jindo Byun, and Hai-yuong Lee,

"Multi-layer four-way out-of-phase power divider for substrate integrate waveguide applications", in

IEEE MTT-S International Microwave Symposium,

[13] Y. Q. Wang, W. Hong, Y. D. Dong, B. Liu, H.

J. Tang, J. X.Chen, X. X. Yin, and K. Wu, "Half Mode Substrate Integrated Waveguide(HMSIW) bandpass filter", IEEE Microw. Wireless Compon

Lett., vol. 17, no. 4, pp. 265-267, Apr. 2007.

이 해 영

1980년 2월: 아주대학교 전자공학과 (공학사)

1982년 2월: 한국과학기술원 전기 및 전자공학과 (공학석사) 1982년～1986년: 국방부 연구사무관 1989년 12월: The University of Te-

xas at Austin (공학박사) 1990년～1992년: LG 기술원 기초1실장 1992년～현재: 아주대학교 전자공학부 정교수 2010년: 한국전자파학회장

[주 관심분야] 초고속 System in Package, 마이크로파회로 및 광전소자의 설계/측정, 고속반도체 테스트기술, SI/

EMI 기술