그림 3.81은 다이오드의 전압 스트레스 VD1,max와 전류 스트레스 ID1,max
를 나타낸 것이다. VF/Vo에 따라 변하는 Q2대로 L2와 C2를 설계하면 같은 출력 전류에 대해 회로의 전류 모양은 바뀌지 않으므로 ID1,max는 변화가
없지만, VD1,max는 VF/Vo가 증가함에 따라 증가한다. 그래서 다이오드 소자
를 선정할 때 정격 전압에 마진을 여유롭게 둘 필요가 있다.
또한, 그림 3.82는 (3.81)로 계산한 정류기의 효율 ηrect를 그린 것이다.
2 2
2 2,
1 .
1 1
2
rect
L rms
L Xr
F o
o o o o o rect
r I r
V V V I I V I M
(3.80)
Drect가 증가할수록 Mrect는 증가하고 IL2,rms는 감소하므로 그림 3.82에서처
럼 ηrect가 증가한다. VF/Vo가 증가함에 따라서 Mrect와 IL2,rms는 달라지지 않
지만, 다이오드의 전도 손실이 증가하므로 ηrect가 감소한다.
분석한 대로 인버터 회로는 크기가 Vinv1, 위상이 ψinv1인 AC 전압원 vinv1
으로, 정류기 회로는 크기가 Vrect1이고 위상이 ψrect1인 AC 전압 싱크로 표
현된다. 3.1에서 설명한 것처럼 인버터 셀이 출력하는 유효 전력 Po1과 무
효 전력 Qo1이 정류기 셀이 받는 유효 전력 Po2와 무효 전력 Qo2가 서로 같다면 (Po1 = Po2, Qo1 = Qo2), 두 셀의 공진 전류는 같고, 즉 ir1 = ir2이고 AC 전압원 vac를 그림 3.84와 같이 없앨 수 있다. 이러한 조건은 그림
3.84를 참고해 다음과 같이 유도된다.
1) 유효 전력 매칭 조건 (Po1 = Po2): 두 셀의 공진 전류가 같다면 vinv1와
vrect1에서 공진 전류와 동상인 성분이 서로 같아야 한다.
1, 1,
.
inv p rect p
V V (3.81) 2) 무효 전력 매칭 조건 (Qo1 = Qo2): vinv1와 vrect1에서 공진 전류에 대한 직교 위상 성분의 차이가 리액턴스 Xr1과 Xr2의 전압 강하와 같아야 한다.
1, 1, 1 2 .
inv q rect q r r rm
V V X X I (3.82) 식 (3.81)과 (3.82)를 만족하면 vac를 없애고 Xr1과 Xr2를 Xr 하나로 합쳐서
그림 3.6과 같이 DC-DC 컨버터를 구성할 수 있다.
식 (3.35)의 Vinv1,p/Vs 식과 (3.71)의 Vrect1,p/Vo 식을 이용하면 (3.81)로부터
컨버터의 DC 전압 이득(= Vo/Vs)는 다음과 같이 계산된다.
그림 3.84 두 셀의 유효 전력, 무효 전력이 매칭될 때 등가 회로
(가)
(나)
그림 3.85 컨버터의 DC 전압 이득 Vo/Vs. (가) Dinv–Drect 평면. (나) ω1,N–ω2,N 평면.
11
.o
s inv rect F o
V
V M M V V
(3.83) 인버터 셀의 전류 이득 Minv와 정류기 셀의 전류 이득 Mrect을 곱한 것에 반비례하고, VF/Vo가 증가할수록 전압 이득이 낮아진다.
인버터 셀을 3.3.2에서 설명한 것처럼 Irms,tot가 최소가 되도록 설계하고,
정류기 셀을 3.3.1에서처럼 Mrect가 최대가 되도록 설계할 때 (3.83)을 이
용해 컨버터의 DC 전압 이득을 계산하면 그림 3.85와 같다. 그림
3.85(가)에서 볼 수 있듯이 일정 전압 이득 선이 Dinv–Drect 평면에서 양의
기울기를 가지고, 높은 Dinv, 낮은 Drect 쪽으로 갈수록 전압 이득이 높아 지는 반면, 낮은 Dinv, 높은 Drect 쪽으로 갈수록 전압 이득이 낮아진다.
0.3–0.7의 Dinv와 0.3–0.7의 Drect 범위에서 대략 0.4에서 1.3까지의 전압 이 득을 얻을 수 있다. 더 높거나 더 낮은 전압 이득을 얻기 위해서는 Dinv
나 Drect가 너무 높거나 낮아져야 하는데, 이때는 스위치나 다이오드의 전 압 또는 전류 스트레스가 너무 높아지고 효율이 낮아지는 설계 점이다.
그러므로 인버터 셀과 정류기 셀을 직접 붙이는 구성 대신에 앞서 언급 한 대로 그림 3.9와 같이 변압기와 같은 임피던스 변환을 이용하면 두 셀의 공진 전류의 크기를 다르게 하여 더 높거나 낮은 전압 이득을 더 효율적으로 얻을 수 있다. 또한, 각 설계 방법에서의 시비율과 공진 주파
수의 관계를 이용하면 컨버터의 DC 전압 이득은 ω1,N–ω2,N 평면에서 그
림 3.85(나)처럼 그려진다.
설계 조건으로 주어지는 컨버터 전압 이득에 대해서 Dinv와 Drect 값을 적절하게 정해야 한다. 3.3에서 설명한 것처럼 시비율이 높아질수록 턴 오프 스위치 전류가 감소하고 전도 손실 비율이 낮아져 효율이 높아지지 만, 소자의 전압 스트레스가 높아진다. 따라서 소자의 정격 전압이 허용 되는 범위 안에서 시비율을 최대한 높여야 한다.
주어진 컨버터 전압 이득을 만족하는 (Dinv, Drect)와 (ω1,N, ω2,N) 값이 정 해지면 (3.37)과 (3.73)을 이용해 Vinv1,q와 Vrect1,q를 계산할 수 있다. 그러면
(3.82)에 따라 필요한 리액턴스 Xr의 크기는 아래와 같다.
1, 1,
1 2 inv q s rect q s
.
r r r
s s s s rm s
V V V V
X X X
V I V I I I
(3.84)
앞서 언급한 대로 Xr은 다양한 인덕터 또는 캐패시터의 조합으로 구현할
그림 3.86 그림 3.6의 싱글 엔디드 공진형 컨버터의 주요 동작 파형
수 있다. 그렇지만 본 논문에서는 ir을 이상적인 정현파로 가정하므로 Xr
을 Q-인자가 충분히 큰 Lr–Cr 직렬 공진 회로로 구현한다. Xr 값이 (3.84)
를 통해 계산되면 3.2.1에서 설명한 것처럼 (3.45)를 이용해 Lr과 Cr을 설 계할 수 있다.
그림 3.1의 공진형 스위칭 셀이 가진 장점 중 하나는 그림 3.6(나)처럼
동기 정류기(Synchronous Rectifier, SR)를 사용하는 구성과 양방향 DC-DC
컨버터 구성으로 쉽게 확장할 수 있다는 것이다. 그리고 그 분석과 설계 에 스위칭 셀 하나의 분석과 설계를 확장해 적용할 수 있다.
그림 3.86은 그림 3.6의 싱글 엔디드 공진형 컨버터의 주요 동작 파형 을 보여준다. 앞의 분석에서는 스위치 또는 다이오드가 꺼지는 시점을 t=0으로 정하고 공진 전류의 위상 φr을 정의한다. 즉, 턴-오프 시점과 공 진 전류가 0이 되는 시점의 위상 차가 −φr이다. 따라서 인버터 셀과 정
그림 3.87 스위치 S1과 다이오드 D1 또는 스위치 S2의 턴 온 시점 사이의
위상 차 ϕ12
류기 셀에서 설계된 공진 전류의 위상을 각각 φr1과 φr2로 표시하면 S1의
턴 오프 시점과 D1 또는 S2의 턴 오프 시점 사이의 위상 차는 그림 3.86
에서 볼 수 있듯이 φr2 − φr1이다. 그러면 S1과 D1 또는 S2의 턴 온 시점 사이의 위상 차 ϕ12는 아래와 같이 구해진다.
12 2 Dinv Drect 1 2.
(3.85) 다이오드 D1 대신 동기 정류기 스위치 S2로 구현한다면 ϕ12를 S1과 S2의 게이트 신호 간의 위상 지연으로 생각할 수 있다. 그림 3.87은 Dinv–Drect평면상에서 ϕ12를 그린 것이다.
또한, 양방향 DC-DC 컨버터에서는 스위치 S1과 S2의 위상 차 ϕ12만 다
른 값으로 하면 같은 전력 Po를 정방향/역방향으로 전달할 수 있다. 역방 향일 때는 정방향일 때의 인버터가 정류기로, 정류기가 인버터로 동작한 다. 그러므로 정방향일 때 ϕ12가 (3.85)처럼 구해지면, 표 3.2에서 인버터 와 정류기의 쌍대성 관계에 따라 바뀌는 φr을 고려해 역방향일 때 ϕ12는 아래와 같이 구할 수 있다.
12 1 2
1 2
2 2 1 2 1
.
inv rect inv rect
D D D D
(3.86)
만일 Dinv = Drect이면 위상 차의 부호만 다르게 하는 것으로 반대로 전력 을 전달할 수 있다.
제 4 장 모의실험 및 실험 결과
본 장에서는 모의실험과 실험 결과를 통해 3장에서 제안한 싱글 엔디 드 공진형 DC-DC 컨버터의 분석과 설계의 효용성을 검증한다.
컨버터의 설계 조건은 다음과 같다. 입력 전압 Vs는 24 V, 출력 전압
Vo는 12 V, 출력 전력 Po는 48 W, 그리고 스위칭 주파수 fs는 10 MHz이다.