3.3 제안하는 공진형 스위칭 셀의 설계
3.3.2 L 1 의 RMS 전류와 i r 의 RMS 값의 제곱 합을 최소로
3.3.2 L1
의 RMS 전류와
ir의 RMS 값의 제곱 합을 최소로 하는
1 1
1 1
3
1, 1,
sin sin 2 sin 2
1 1 ,
r r
L
N N
A B A B
K
1 1
1 1
4
1, 1,
cos cos cos cos
1 1 ,
r r r r
L
N N
A B A B
K
1
5 1
1,
cos cos 2
sin , 2
r r
L r
N
K
B
A
1 1
1 1
6
1, 1,
sin sin sin sin
1 1 ,
r r r r
L
N N
A B A B
K
7 1
cos sin 2
1sin 2
1,L r r r N
K A
B
.그리고 (3.15)를 이용해 IL1,rms,II를 계산하면 다음과 같다.
2 1, ,
2 1, 1, 2 1, 2
1, 2
1 1
2
2 2 2 ,
3
L rms II s
N L on s N
inv L on s inv inv
I I
I I
D I I D D
Q Q
(3.78)
1, sin 1
L on s inv r
I I M A
.그림 3.67은 최소 Minv 설계 방법에 따라 설계했을 때 (3.43)과 (3.44)를
이용해 계산한 IL1,rms를 그린 것이다. 기존 Class E 인버터의 경우에는 전
류 리플이 무시될 만큼 L1이 충분히 크다고 가정하면 IL1,rms/Is = 1이다. 따
라서 이를 기준으로 비교하면 Dinv = 0.5일 때 최소 Minv 설계에서 IL1,rms/Is
는 약 1.6배 증가하고 Dinv 값이 작을수록 IL1,rms/Is는 급격히 증가한다.
따라서 여기서 제안하는 설계 방법은 IL1,rms의 증가를 고려해 아래의
(3.79)와 같이 정의되는 Irms,tot를 최소화한다.
2
2, 1 2 2 1, .
rms tot rm L rms
I k I k I (3.79)
(3.79)에서 k1과 k2는 Irm과 IL1,rms가 전도 손실에 기여하는 정도에 따라 값 을 다르게 설정할 수 있다. 3.3.1에서 설명한 Minv를 최소로 하는 설계는 그림 3.67 최소 Irms,tot 설계일 때 IL1,rms/Is 값을 최소 Minv 설계일 때와 비교
그림 3.68 최소 Irms,tot 설계일 때의 Irms,tot/Is 값을 최소 Minv 설계일 때와
기존 Class E 인버터일 때와 비교
k2 = 0인 경우로 생각할 수 있다. 여기서는 k1 = 1, k2 = 1으로 하고 Irms,tot가 최소로 되는 (Dinv, ω1,N) 값으로 설계를 진행한다.
최소 Irms,tot 설계에서의 IL1,rms 값을 그림 3.67에 표시하여 최소 Minv 설
계일 때와 비교하면, IL1,rms가 감소한 것을 확인할 수 있다. Dinv = 0.5일 때
최소 Minv 설계보다 IL1,rms가 30% 감소하고 IL1,rms/Is가 1에 가까우므로
Class E 인버터의 경우와 거의 차이가 없다.
그림 3.68은 Irms,tot를 최소화한 설계에서의 Irms,tot 값을 기존 Class E 인
버터일 때와 최소 Minv 설계일 때와 비교한 것이다. 최소 Irms,tot 설계를 적
용하면 Dinv = 0.5일 때 Class E 인버터에 비해 Irms,tot 값이 7.7% 감소한다.
반면, 최소 Minv 설계에서는 Dinv = 0.5일 때 Class E 인버터의 Irms,tot 값보다 오히려 8.3% 증가한다. 이는 앞서 언급한 대로 Irm은 최소로 되지만 IL1,rms
가 더 크게 증가한 결과라고 해석할 수 있다. 그렇지만 최소 Minv일 때의
Irms,tot 값은 Dinv가 증가할수록 최소 Irms,tot 값과 점점 비슷해지며 어느 Dinv
그림 3.69 최소 Irms,tot 설계일 때의 Minv 값을 최소 Minv 설계일 때와
기존 Class E 인버터일 때와 비교
값 이상에서는 Class E 인버터의 경우보다 작아진다.
또한, 그림 3.69에서 볼 수 있듯이 최소 Irms,tot 설계 방법에서의 Minv 값
은 최소 Minv 설계에서의 값보다 크지만, Class E 인버터의 Minv보다는 작 다. Dinv = 0.5일 때 같은 입력 전류 조건에서 Class E 인버터보다 Irm 값이 21% 감소한다.
결론적으로 최소 Irms,tot 설계 방법으로 설계하는 것은 Class E 인버터보
다 Irm과 Irms,tot 값 모두 줄어들기 때문에, L1 값을 작게 함으로써 얻을 수
있는 Irm이 감소하는 효과와 반대급부로 IL1,rms 값이 증가하는 trade-off 관 계를 적절하게 반영한다고 볼 수 있다.
3.3.1에서와 같은 방법으로 Irms,tot가 최소가 되는 (Dinv, ω1,N) 값을 이용해 그림 3.70–그림 3.74와 같이 Dinv에 따라 ωsL1/(Vs/Is), ωsC1(Vs/Is), φr, Vinv1/Vs,
ψinv1 값을 구할 수 있다. 표 3.4는 Irms,tot가 최소인 설계에서 Dinv 값에 대
한 설계 파라미터 값을 정리한 것이다.
이와 더불어 최소 Minv 설계일 때와 마찬가지로 Dinv가 증가함에 따라 스위치의 턴-오프 전류와 전류 스트레스는 감소하고, 스위치의 전압 스
트레스는 증가하는 것을 그림 3.75와 그림 3.76에서 볼 수 있다.
표 3.4 최소 Irms,tot 설계 방법일 때 설계 파라미터
Dinv ωsL1/(Vs/Is) ωsC1(Vs/Is) Irm/Is Vinv1/Vs ψinv1
0.35 1.0216 1.5089 2.2731 1.4350 0.9108
0.4 1.4056 0.9651 1.9143 1.5080 0.8054
0.45 1.8780 0.6179 1.6607 1.5782 0.7027
0.5 2.4551 0.3919 1.4755 1.6449 0.6023
0.55 3.1650 0.2437 1.3377 1.7076 0.5042
0.6 4.0594 0.1468 1.2347 1.7655 0.4090
0.65 5.2289 0.0845 1.1579 1.8181 0.3174
그림 3.70 최소 Irms,tot 설계 방법일 때 ωsL1/(Vs/Is)
그림 3.71 최소 Irms,tot 설계 방법일 때 ωsC1(Vs/Is)
그림 3.72 최소 Irms,tot 설계 방법일 때 φr
그림 3.73 최소 Irms,tot 설계 방법일 때 I1,off/Is
그림 3.74 최소 Irms,tot 설계 방법일 때 Vinv1/Vs
그림 3.75 최소 Irms,tot 설계 방법일 때 ψinv1
그림 3.76 최소 Irms,tot 설계 방법일 때 VS1,max/Vs와 IS1,max/Is
그림 3.77 최소 Irms,tot 설계 방법일 때 인버터의 효율 ηinv을
최소 Minv 설계일 때와 기존 Class E 인버터일 때와 비교 [rLr/(Vs/Is)=0.01, rL1/(Vs/Is)=0.01, rS1/(Vs/Is)=0.001]
그림 3.77은 rLr/(Vs/Is)=0.01, rL1/(Vs/Is)=0.01, rS1/(Vs/Is)=0.001일 때 (3.75)를
이용해 최소 Irms,tot 설계, 최소 Minv 설계, 그리고 기존 Class E 인버터일
때의 인버터 효율 ηinv을 비교한 것이다. 최소 Irms,tot 설계, 기존 Class E 인 버터, 그리고 최소 Minv 설계 순으로 ηinv가 높다. 여기서는 rL1과 rLr이 같 은 값이므로 그림 3.68의 경향을 따라간다. 그렇지만, rLr이 rL1보다 더 크 거나 인버터와 정류기 사이에 변압기를 사용하는 경우처럼 공진 전류 ir
이 거치는 ESR이 더 크면 Minv가 최소인 것이 전도 손실을 줄이는 데 더 도움이 되므로 ηinv의 대소 관계가 바뀔 수 있다.