Evaluation of Thermal Stability of Electro-Optical Camera Controller Box for Compact Advanced Satellite

차세대 중형위성 전자광학 탑재체 카메라 제어기 전장품의 열적 안정성 평가

채 봉 건^*, 이 용 근^**, 강 석 주^**, 장 수 영^***, 오 현 웅^†

*,†조선대학교, 항공우주공학과 우주기술융합연구실

**한화 시스템

***한국항공우주연구원

Evaluation of Thermal Stability of Electro-Optical Camera Controller Box for Compact Advanced Satellite

Bong-Geon Chae

, Yong-Keun Lee

, Suk-Joo Kang

, Su-Young Jang

, Hyun-Ung Oh

*,†

Department of Aerospace Engineering, Chosun University, Gwangju, Korea

**Hanwha Systems

***Korea Aerospace Research Institute

(Received : Mar. 02, 2017, Revised : Jun. 14, 2017, Accepted : Jun. 23, 2017)

Abstract : CCB (Camera Controller Box) is an electronic equipment to perform acquisition, processing and transmitting imaging data of electro-optical camera for CAS (Compact Advanced Satellite). The electronic equipment for satellite applications shall maintain its reliability in entire mission duration because the satellite is almost impossible to be repaired or recovered after launch. To guarantee a reliability of electronics during its mission life time, a junction temperature of EEE (Electric, Electronic and Electromechanical) parts is important design parameter and shall be secured within their allowable ranges. In addition, a heat flux density from the electronic equipment to the satellite shall be within its design requirement. In this study, we performed the thermal analysis of the CCB to assess its thermal stability with respect to the junction temperatures of each components as well as the heat flux density. The thermal analysis results indicated that a thermal design of CCB fully satisfies the required thermal stability.

Keyword : CCB(Camera Controller Box), Thermal Resistance, Junction Temperature, Derating Temperature, Heat Flux Density

1. 서 론

1)

인공위성에 탑재되는 전장품의 경우, 발사환경에서 발생하는 진동, 충격, 음향을 견딜 수 있어야 하며,

†Corresponding Author 성 명 : 오 현 웅

소 속 : 조선대학교 항공우주공학과

주 소 : 광주 동구 필문대로 309 조선대학교 전 화 : 062-230-7728

E-mail : [email protected]

궤도환경인 고온, 저온, 고진공환경에서 운용 가능해 야 한다. 아울러, 우주 궤도환경에서 동작하는 위성 전장품의 성능을 유지하기 위해서는 최적의 회로설계 를 수행해야하며, 성능 요구조건을 만족하기 위해서는 전장품에 실장되는 EEE (Electric, Electronic and Electromechanical) 소자가 임무수명동안 최적의 환경 에서 운용되어야한다[1]. 최근 위성 전자부품 및 전장품 의 고효율 및 고성능이 요구됨에 따라 인쇄회로기판 (Print Circuit Board, PCB)의 단위면적당 소자수가 증가하고 회로 복잡성이 야기되고 있으며, 이러한 요구 에 따라 PCB 면적당 발열량은 증가하게 된다. PCB에 실장되는 소자의 실제 발열부는 소자내부 다이 (Die)가

주 발열원이며, 일반적으로 실리콘 재질로 150°C 이상 이 될 경우 변형이 생겨 소자의 기능을 상실하게 된다.

또한, 접합온도가 높아질수록 소자의 저항이 높아져 소모전 류 증가를 야기하고 이는 열소산의 증가로 이어진다. 이러 한 결과는 다시 접합온도를 상승시키는 악순환을 발생시키 며, 위성전체 시스템 및 임무 실패를 초래할 수 있다[2].

이처럼, 전장품 설계 시 영향을 주는 여러 인자 중 온도는 전장품의 효율 및 수명, 신뢰도에 직접적인 영향을 미치는 요인으로 작용하고 있어 사전에 운용마진 즉, 감쇄비 (Derating)를 고려한 열적평가 및 위성체 내부에서 과도 한 발열을 방지하기 위한 열유동밀도에 대한 열적평가가 반 드시 필요하며, 필요에 따라 고발열 소자들의 과도한 열부 하를 막기 위한 추가적인 열설계가 수행되어야한다.

본 논문에서는 차세대 중형위성에 탑재되는 카메라 제어 전장품인 CCB (Camera Controller Box)에 대한 열해 석을 수행하여 열적안정성 평가를 수행하였다. 열적안정성 평가는 접합온도와 열유동밀도(Heat Flux Density)

에 대한 평가를 수행하였으며, 접합온도평가 시 감쇄요 구조건을 바탕으로 EEE 소자의 접합온도 마진을 도출하였 다. 아울러, 전장품의 바닥접촉면적을 고려한 열유동밀도를 도출함으로서 상기 CCB 전장품에 대한 열적 안정성을 입 증하였다.

2. CCB 개요 2.1 기계적 형상

전자광학 탑재체 카메라 전자박스인 CCB는 차세대 중형위성 의 탑재체 EOS (Electro-Optical Subsystem)내에 CEU (Camera Electronics Unit)의 구성품으로 이미지 데이터를 획 득 및 처리, 전송하기 위한 전장품으로 268mm x 278mm x 85.5mm의 크기를 가지며, 무게는 4.33kg이다. CCB 구조를 Fig.1 (a)에 나타내며, 주요 구성은 상/하부 하우징 프레임, 상 /하부 커버, 2개의 CM (Control Module) PCB와 1개의 RM (Relay Module) PCB로 구성된다. 체결은 Fig. 1 (b)에 도시 한 바와 같이 주요 하우징 상/하부에 각각 RM PCB와 CM PCB (Redundancy)가 결합되며, 상부 하우징에는 CM PCB (Primary)가 결합된다. 상기 전장품의 하우징 및 커버는 열전도 율이 높은 Al-6061재질이며, CM 및 PM PCB는 위성에서 많 이 적용되는 Polyimide재질을 적용하였고, 위성체에 결합되는 하부 커버 바닥면에는 위성체와의 열적 커플링을 위해 통전 및 열전도율이 높은 Sigraflex를 적용하였다.

(a)

(b)

Figure 1. Mechanical Configuration of CCB((a) Isometric View, (b)Exploded View)

2.2 표면처리

CCB는 Fig. 2와 같이 외부는 CCB가 장착되는 위성 체 내부에서의 온도구배 최소화 및 열교환을 원활하게 하 기 위해 방사율이 0.88이상인 Black Anodizing으로 표 면 처리를 하였고, 전장품 내부 및 위성체와 결합되는 체 결부는 통전을 위해 Alodine 표면처리를 하였다.

Figure 2. Thermal Treatment on CCB 3. 열해석 개요

3.1 열해석모델 구성 및 해석 조건

우주 궤도환경에서의 열전달은 전도와 복사만 존재하므 로 이를 반영한 해석이 수행되어야 한다. 본 논문에서의 열설계 및 해석은 상용 소프트웨어인 Thermal Desktop 과 RadCAD[3]로 CCB의 열설계 검증을 위한 열모델 ( Thermal Mathematical Model, TMM)을 구축하였으 며, SINDA/FLUINT를 통해 온도분포 해석을 하였다.

SINDA/FLUINT는 식 (1)과 같은 노드에 대한 열에너 지 평형 식으로부터 열분포와 온도변화를 예측하게 된다.

∆

_

_^{ }_^  _





__^_^ __^^ _^^ 





__^{ }_^{  } __^{ }^ _^{ }^ (1)

여기에서,Tj는 현재시간t의 노드온도,Tjm+1은 현재시간

Material Conductivity

(W/m-K) Density

(kg/m³) Specific Heat

(J/kg-K) Remark

Al-6061 167.9 2680 1700 Housing, Cover

Polyimide 0.45 1700 1060 CM/RM PCB

Ceramic 1.46 1000 0.19

MRAM(3, 4), SDRAM(5-7), Regulator2(26, 27), MUX(8-11), Transceiver(12-17), LVDS(18-23), Comparator(25), 422RX(28), ADC(29, 30), OpAmp(31-48), MOSFET(49)

Alumina Oxide 18.00 3950 880 1553B(2), Regulator 1(24)

FPGA 10.00 670 3250 FPGA(1)

Table 1. Material Properties of CCB

부터Δt이후의 노드온도를 나타내며, Ci는 노드 i의 열용 량, Qi는 열원을 의미한다. 아울러, 디퓨전 노드 i와 j의 선형 커넥터로 연결한 값은Gji, 복사 컨덕터는 _{를 의} 미한다. TMM은 온도분포 해석을 위해 유한차분법을 통 한 수치해석 모델로 상기 모델은 노드의 크기가 작을수록 해석 값과 유사한 값을 나타내어 열해석 연구에 널리 활용 된다[4]. Figure 3은 구축된 CCB의 TMM 형상으로 구 조체 크기 및 PCB 구성과 실장되는 소자 위치에 맞도록 적용하였으며, 위성 체결면을 모사하기 위해 TMM 바닥 면에는 기저면을 배치하였다. 일반적으로 TMM 구축 시 EEE 소자에 대한 모델을 구축하나 실질적으로 소자내부 구성을 모르기 때문에 소자에 대한 불확실성 요소를 내포 하게 된다. 이러한 불확실성 요소를 해소하고자 본 논문에 서는 열모델 단순화 및 최악 조건에서의 해석을 위해 보드 에 실장되는 EEE 소자에 대한 모델링을 수행하지 않고 소자의 열적 물성치 및 발열량을 포함한 노드를 생성하여 해석을 수행하였다. 이때, EEE 소자와 PCB 간에는 노드 -노드 간 연결로 모사되며, 최악의 조건에 대한 해석을 수 행하기 위해 소자에 열이 모두 보드로 전달될 때가 최악의 조건으로 판단되며 이때 소자와 보드 간의 열전도율 값을 3000W/m²의 높은 값으로 적용하였다. 또한, 하우징 및 보드 간에는 접촉면적과, 체결류를 고려 접촉열저항을 적 용하였으며, 접촉열저항에 대한 산출 식을 3.3절에 상세 히 서술하였다. CCB의 열해석 수행 시 해석온도 요구조건 인 EQM (Engineering Qualification Model) Qualification Level에 해당하는 고온조건 +55°C에서 정 상상태 해석을 수행하였으며, 해석 시 해석 시 위성의 체결 면을 모사한 기저면의 온도는 +55°C 조건에서 수행하였다.

아울러, Table 1과 Table 2에 해석 시 적용된 주재료 물성 치 및 열적 광학 물성치 정보를 나타내었다.

Material Solar(α) IR(ε) Remark Black

Anodizing 0.88 0.88 Housing External Alodine 0.35 0.07 Housing Bottom &

Mounting I/F Polyimide 0.8 0.89 CM/RM PCB

Table 2. Optical Properties of CCB

Figure 3. TMM Configuration of CCB 3.2 발열조건

CCB 구동 시 CM PCB (Primary)는 7.71W로 지 속적인 발열을 하며, CM PCB (Redundancy)는 CM PCB (Primary)와 동일한 소자로 구성되어 있으나 CM PCB (Primary)에 문제 발생 시 구동하기 때문에 해석 상에서 발열량은 제외하였다. 또한, RM PCB에 실장되 는 소자는 동작 시 100ms내로 일시적으로 발열하기 때 문에 정상상태 해석상에서 발열량은 제외하였다. 따라서 CCB의 전체 발열량은 7.71W로, 각 소자 별 위치와 발 열 정보를 Fig. 4 와 Table 3에 나타내었다.

Figure 4. Component Position of CM PCB

Comp.

No. Type Lead Material klead

(W/m-K) A

(mm²) Llead

(mm) Pin

(EA) Rlead

(°C/W)

1 FPGA Column: 80Pb/20Sn with

Cu Ribbon 50 0.15 2.15 896 0.331

2 1553B Iron-nickel-cobalt

alloy(KOVAR) 20 1.72 2.26 70 0.937

3,4 MRAM Iron-nickel-cobalt

alloy(KOVAR) 20 1.46 2.25 54 1.424

5-7 SDRAM Iron-nickel-cobalt

alloy(KOVAR) 20 0.92 1.42 54 1.425

8-11 MUX Co-fired metallization such as nominally

pure tungsten 174 1.28 2.64 28 0.425

12-17 Transceiver Co-fired metallization such as nominally

pure tungsten 174 1.28 2.64 48 0.248

18-23 LVDS Iron-nickel-cobalt

alloy(KOVAR) 20 2.28 2.64 16 3.616

24 Regulator 1 Co-fired metallization such as nominally

pure tungsten 174 1.61 2.64 18 0.523

25 Comparator Iron-nickel-cobalt

alloy(KOVAR) 20 2.70 2.34 14 3.086

26,27 Regulator 2 Iron-nickel-cobalt

alloy(KOVAR) 20 2.10 1.47 16 2.188

28 ADC Iron-nickel-cobalt

alloy(KOVAR) 20 2.28 2.64 16 3.616

29,30 422RX Iron-nickel-cobalt

alloy(KOVAR) 20 1.47 2.10 16 4.464

31-48 OpAmp Iron-nickel-cobalt

alloy(KOVAR) 20 1.47 2.10 10 7.143

49 MOSFET Iron-nickel-cobalt

alloy(KOVAR) 20 2.076 2 3 0.016

Table 5. Calculated Lead Resistance Values for CCB

Table 3. Heat Dissipation of CM PCB Comp. No. Type Heat

Dissipation [W]

1 FPGA 1.5

2 1553B 1.6

3, 4 MRAM 0.6864

5 - 7 SDRAM 0.594

8 - 11 MUX 0.096

12 - 17 Transceiver 0.15

18 - 23 LVDS 0.15

24 Regulator1 1.7 25 Comparator 0.07 26, 27 Regulator2 0.18

28 422RX 0.2

29, 30 ADC 0.0023

31 - 48 OpAmp 0.18

49 MOSFET 0.6

3.3 열적 접촉 조건

위성에 탑재되는 전장품의 경우, 여러 개의 부품으로 분류되며, 상/하부 하우징 프레임과 상/하부 커버, PCB 결합 시 볼트를 이용하여 고정하게 된다. 이때, 두 물체가 접하고 있는 면에서 볼트에 의해 접합되는 압력에 의해 발생하는 열저항을 접합열저항이라 한다.

접합열저항은 경험식으로 식 (2)로 나타내며[5], CCB 에 대한 접합열저항 산출 값을 Table 4에 정리하였다.

_{ }

 



^



(2)

여기에서, Rc는 접합열저항(°C·m²/W), A는 접촉면적 (m²), d는 볼트 직경(m), n은 볼트 개수, E는 정격토 크(N·m)를 의미한다.

아울러, 접합온도 해석 시 CM PCB에 실장되는 EEE 소자의 리드 열저항이 고려되며, 식 (4)를 통하여 산출된다[7]. 각 소자 별 리드 열저항에 대한 정보를 Table 5에 나타내었다.

Comp.

No. Type PD

(W] Tboard

(°C) Rlead

(°C/W) Rjc

(°C/W) Tjunction

(°C) Tj_max

(°C) Tj_derated

(°C) Margin (°C)

1 FPGA 1.5 81.90 0.331 2.8 86.60 150 110 23.40

2 1553B 1.6 82.48 0.937 12.0 103.18 150 110 6.82 3 MRAM 0.6864 75.99 1.424 10.0 83.33 150 110 26.67 4 MRAM 0.6864 74.12 1.424 10.0 81.46 150 110 28.54 5 SDRAM 0.594 76.15 1.425 18.0 87.19 150 110 22.81 6 SDRAM 0.594 76.93 1.425 18.0 87.97 150 110 22.03 7 SDRAM 0.594 73.89 1.425 18.0 84.93 150 110 25.07 24 Regulator 1.7 82.63 0.523 4.0 90.32 175 110 19.68

Table 6. Junction Temperature Analysis Results

_{ }



  _×_

_

× 

 (4)

여기에서, Rlead는 리드 열저항(°C/W) klead는 리 드선 열전도도(W/m·°C), Alead는 리드 접촉 단면 적(m²), Llead는 리드선 길이(m), N은 리드선 개 수를 의미한다.

4. 열해석 결과 및 열적안정성 평가

앞서 설명한 바와 같이 CCB 구동 시 CM PCB (Primary)만 발열하게 되며, 이에 대한 정상상태 열 해석 결과 CM PCB와 RM PCB의 온도 분포를 Fig. 5에 나타내었다. Fig. 5(a)은 하우징 내부에 체 결되는 주 발열 보드인 CM PCB (Primary)의 온도 분포를 나타내며, 발열소자인 FPGA (1), 1553B (2), Regulator1 (24) 소자 위치에 따른 CM PCB (Primary)의 온도는 각각 81.9°C, 82.48°C, 82.63°C로 다른 소자에 비해 높은 온도가 도출됨을 확인하였다. 상기 해석 결과를 바탕으로 각 소자 별 접합온도 해석 및 열유동밀도에 대한 열적안정성 평가 를 4.1절 및 4.2절에 상세히 서술하였다.

(a)

(b)

(c)

Figure 5. Temperature Contour Maps on PCB((a)CM PCB(Primary), (b)CM PCB(Redundancy), (c)RM PCB)

4.1 접합온도 해석

열해석 시 도출된 온도는 소자의 온도가 아닌 CM PCB에 대한 온도로 식 (3)을 통해 개별 소 자에 대한 내부 다이의 접합온도를 산출해야 한다.

해석 시 개별 소자의 발열량 및 열저항을 고려하여 해석을 수행하였으며, 유럽우주기구(ESA)의 감쇄 온도요구조건 지침서인 ECSS-Q-ST-30-11[6]에 따르면 최대 접합온도에서 40°C를 경감하거나 110°C 이하를 적용할 것을 권장하고 있다. 본 논 문에서는 상대적으로 발열량이 높은 FPGA (1), 1553B (2), MRAM (3, 4), SDRAM (5-7),

Regulator1 (24) 소자에 대한 해석내용을 서술하 였으며, Table 6에 감쇄 온도요구조건 (Derating Requirement)을 고려한 접합온도 해석 결과를 정리하였다. 아울러, 상기해석 결과로부터 모든 발 열 소자에 대한 마진이 확보됨을 확인하였다.

_{}^_{}^{ }_×_^ ₍₃₎ 여기에서, Tjunction은 소자 접합온도(°C), Tboard는 CM PCB의 온도(°C), PD는 소자의 발열량(W), Rjb는 접합부에서 보드까지의 열저항(°C/W)으로 접합부에서 소자 케이스의 열저항인 Rjc와 리드 열저항인 Rlead의 합을 의미한다.

4.2 열유동밀도(Heat Flux Density) 해석 위성체 내부에서 열유동밀도 요구조건은 위성체 와 체결되는 바닥면 면적이 100cm² 초과일 때 1,500W/m² 미만을 만족해야 하며, 100cm² 미만 일 때 3,500W/m² 미만을 만족해야한다. 상기 CCB의 체결 면적에 따른 평균 열유동밀도 및 최 대 열유동밀도를 식 (5)와 식 (6)을 통하여 산출하 였으며, 각각 116.95W/m², 716W/m²가 도출됨 에 따라 열유동밀도 요구조건에 만족한다. Fig. 6 은 CCB의 체결 바닥면의 온도분포도를 나타낸다.

Figure 6. Temperature Contour Map on Bottom Cover

^′__{ (5)}

^″ _{ }× ∆_{  } (6)

여기에서, P‘은 평균 열유동밀도(W/m²), PD는 박스 전체 발열량(W), Acont는 체결 바닥면 면적 (m²), P˝은 최대 열유동밀도(W/m²), Cht는 열전 달계수(W/m²-°C)로 CCB와 위성체 사이에 Sigraflex를 적용하였기 때문에 이에 해당하는 2000W/m²-°C의 열전도계수 값을 적용하였으며, ΔTmax는 바닥면 최대온도차(°C)를 의미한다.

5. 결론

위성에 탑재되는 전자부품 또는 전장품의 경우 우주 궤도환경에서 운용되기 때문에 충분한 안정 성이 요구된다. 전장품 설계 시 영향을 주는 여러 인자 중 온도는 전장품의 효율 및 수명, 신뢰도에 직접적인 영향을 미치는 요인으로 작용하기 때문 에 전장품은 감쇄비를 고려한 열해석이 반드시 필 요하다. 본 논문에서는 차세대중형위성의 광학 탑 재체 제어기의 일부인 CCB에 대한 열해석을 최 악조건인 +55°C에서 수행하였다, 아울러, CCB 구동 시 CM PCB와 RM PCB 모두 동작하나 RM PCB의 경우 100ms만 동작하고, CM PCB(Redundancy)는 CM PCB (Primary)의

대안으로 탑재되기 때문에 해석상에서 배제하였

다. 상기 해석결과를 바탕으로 접합온도해석 및 열유동밀도 해석을 수행하였으며, 그 결과 접합온 도의 경우 CM PCB에 실장되는 소자 모두 접합 온도 감쇄비 요구조건 온도인 110°C 이하를 만족 하였다. 또한, 평균 열유동밀도 및 최대 열유동밀 도 각각 116.95W/m², 716W/m²가 도출됨으로 서 요구조건인 1500W/m² 미만을 만족하는 것을 확인하였으며, 상기 CCB에 대한 열적안정성을 입 증하였다.

참고문헌

1. Kim, J. H., Jun, H. Y. and Yang, K. H., “A Satellite Electronic Equipment Thermal Analysis using Semi-emperical Heat Dissipation Method”, Korean Society for Computational Fluids Engineering, 11(2), 32-39 (2006)

2. Chang, Y. K., Kang, M. Y., Pack, J. H., Choi, Y. J.,

“A Staudy on Thermal Modeling and Heat Load Mitigation for Satellite Electronic Component”, 15^th Annual AIAA/USU Conference on Small Satellite, USU, USA, August 14 (2001)

3. Thermal Desktop User’s Guide, Ver. 5.8, Network Analysis Associates, Tempe, AZ (2015)

4. SINDA/FLUINT User’s Guide, Ver 5.8, Network Analysis Associates, Tempe, AZ (2015)

5. Kim, J. H., Jun, H. Y., Yang, K. H., “A Strudy on Optimized Thermal Analysis Modeling for Thermal Design Verification of a Geostationary Satellite Electronic Equipment”, The korean Society of Mechanical Engineers, 29(4), 526-536 (2005)

6. ECSS-Q-ST-30-11, Derating – EEE components, ESA Requirements and Standards Division

7. Park, J. H., Kim, H. S., Ko, H. S., Jin, B. C., Seo, H. K., “Experimental Verification of HEat Sink for FPGA Thermal Control”, The Korean Society for Aeronautical and Space Sciences, 42(9), 789-794 (2014)