반도체 설계엔지니어 직무분석 반도체 설계엔지니어 직무분석

(1)

연구자료 2005-07

반도체 설계엔지니어

직무분석

(2)

2. 직무의 정의 ··· 1

3. 직무의 모형 ··· 2

4. 직업 명세서 ··· 5

5. 직무 명세서 ··· 11

6. 작업 명세서 ··· 17

Ⅱ. 작업/지식․스킬 및 코스․교과목 행렬표 ··· 139

1. 작업/지식․스킬 행렬표 ··· 139

2. 작업/코스 행렬표··· 146

3. 작업/교과목 행렬표 ··· 147

Ⅲ. 교육훈련과정 및 출제기준 ··· 148

1. 교육훈련과정 구성체계 ··· 148

2. 교육훈련 이수 경로 ··· 162

Ⅳ. 자격의 구조 및 출제기준 ··· 163

1. 자격의 구조와 내용··· 163

2. 출제기준 ··· 164

[부록] ··· 166

(3)

Ⅰ.직무분석

1. 직업명 : 반도체설계엔지니어

(Semiconductor IC Design Engineer)

2. 직무의 정의

반도체 시장 및 고객의 요구에 적합한 반도체 집적회로(IC)를 설계․개발한다. 주요 업무 는 집적회로의 개발 단계에 따라 기획업무(product plan), 구조(architecture) 및 시스템설계, 인프라개발, 디지털 및 아날로그 회로설계, 회로도면(layout) 설계, 제작한 집적회로의 검증 및 평가 업무를 수행하는 직무이다.

(4)

plan) 트랜드

분석하기 벤치마킹하기

수요자요구분석 하기

(customer contact하기/voc)

(set spec) 분석하기 A-6

제품사양 (product spec)

결정하기

A-7

개발계획 (milestone)

작성하기

B 시스템 설계

B-1

알고리즘 분석하기

B-2 상위수준

모델링 (high-level

modeling) 하기

B-3

성능분석 (performance analysis) 하기

B-4

HW-SW 분할하기

B-5

시스템구조 (system architecture)

결정하기 B-6

선행특허조사/

분석하기

B-7

플랫폼 결정하기

B-8 시스템 설계 문서

(document) 작성하기

C 설계인프라개

발

C-1 소자모델 파라미터, design

rule분석/fitting 하기

C-2

셀 라이브러리 (cell library)

개발하기

C-3

IP 조사/평가 하기

C-4

EDA tool 조사/평가/

개발하기

C-5

설계 흐름도 (design flow)

결정하기

C-6 디자인 키트 (Design kit) 제작하기

C-7 설계 인프라개발 문서작성하기

(5)

책무 작업 D(Ⅰ)

회로설계 (circuit designⅠ:

digital)

D(Ⅰ)-1

RTL 설계 및 simulation하기

D(Ⅰ)-2 설계검증

(design verification)하기

D(Ⅰ)-3

FPGA 검증하기

D(Ⅰ)-4 논리합성(Logic

synthesis) 하기

D(Ⅰ)-5

STA하기

D(Ⅰ)-6 전력소모 최적화

(Power Optimization)하

기

D(Ⅰ)-7

DFT하기

D(Ⅰ)-8

테스트 벡터 (test vector)

만들기

D(Ⅰ)-9

회로설계 문서 (digital) 작성하기

D(Ⅱ) 회로설계 (circuit designⅡ:

analog)

D(Ⅱ)-1

블록 (block)별 특성

정하기

D(Ⅱ)-2 매크로 모델링

(macro modeling)

하기

D(Ⅱ)-3 설계 체크

리스트 (design check list) 작성하기

D(Ⅱ)-4

회로도 (schematic)작성

하기

D(Ⅱ)-5 블록 시뮬레이션하 기(DC/AC/T RAN, Corner)

D(Ⅱ)-6 전체회로 시뮬레이션(simu

lation)하기

D(Ⅱ)-7 아날로그 behavioral model 작성하기

D(Ⅱ)-8 검사규격 (test plan)

작성하기

D(Ⅱ)-9

회로설계 문서 작성하기

D(Ⅱ)-10 디지털 /아날로그

통합하기

D(Ⅱ)-11 디지털/

아날로그 통합 문서작성하기

(6)

E-6

회로도면 설계 문서 작성하기

F 테스트 평가

(evaluation test)

F-1

firmware 작성하기

F-2 테스트 보드 (test board) 제작 및 부품

구매하기

F-3

테스트 프로그램 (test program)

제작하기

F-4

장비 세팅 (setting)하기

F-5

측정 및 분석하기

F-6 보드 튜닝 (board tuning)

하기

F-7

불량분석 하기

F-8

테스트 평가 문서 작성하기

G 전체 문서화

하기

G-1 데이터시트 (Data sheet)

작성하기

G-2 Application

note 작성하기

G-3 Library data

book 작성하기

G-4

단계별 보고서 취합하기

G-5

개발완료 보고서 작성하기 주) 음영 : 핵심작업(Key Task)

(7)

4. 직업 명세서

가. 직업 분류

직업명

한글 반도체설계엔지니어

K.S.C.O.(No) 없음 영문 Semiconductor IC

Design Engineer 현장직업

명 회로 설계 엔지니어

직능수준 전문대학 수준 이상의 정규교육이 요구되는 제 3직능 수준 교육훈련

과정명

아날로그/디지털/SoC/레이아 웃 설계과정

EDA 교육과정

자격종목명 및 등급 없음

나. 직무 수행에 필요한 조건 최소교육

정도

전문대학

졸업 적정교육

훈련기관 대학교 최소교육

훈련기간 1～3년

적정

연령 21세 이상 견습

기간 (OJT)

6~12개월

신체 제약

조 건 청각․시각․정신 장애자 정신 제약

조 건

업무에 대한 이해력과 판단력이 없는 자, 산 술능력과 공간지각능력이 없는 자.

직업 적성

․전자회로 기초 이론 지식 및 EDA 툴 사용 기능을 바탕으로 복합적인 회로 설계 업무를 수행할 수 있는 능력

․회로 설계에 관련된 전문 용어 및 주요 용어를 이해하고 , 구두 또는 서면으 로 효과적인 의사교환을 할 수 있는 능력

․반도체 물리적 성질을 이해할 수 있는 능력

․자료 분석을 통한 통계 및 수학 계산을 신속, 정확하게 수행할 수 있는 수리 능력

․통신, 멀티미디어, 컴퓨터 등의 시스템 지식을 바탕으로 창의적으로 회로설 계에 응용할 수 있는 능력

․측정, 분석 등의 기술 업무를 수행할 수 있는 능력

(8)

양 성 기 관

공학과, 화학공학과, 금속공학과, 컴퓨터학과, 수학과, 물리학과, 화학과 등)

훈련

사내교육과정 (아날로그/디지털/SoC/레이아웃 설계과정, EDA 교육과정) 반도체 설계 교육 센터(IDEC), IT-SoC 사업단 주관 교육

대학 부설 연구소 주관 교육 (서울대, ICU 등)

취 업 또 는 진 학

취 업

①산업체(삼성, LG, 하이닉스, 동부아남, 매그나칩스 등 대기업, 중소기업 및 벤처기업) 반도체 설계 엔지니어

②정부출연연구소 (ETRI, KETI, KIST 등) 반도체 설계 연구원

③대학교 교수, 반도체 설계 연구원

④정부기관 (과기부, 정통부, 산자부, 특허청)

⑤정부출연기관 (KIPA, IITA, ITEP, COSAR 등)

⑥기타관련기관 (특허사무소)

진 학

①4년제 대학편입

(학과 - 전자공학과, 전기공학과, 전파공학과, 컴퓨터공학과, 정보통신공학과, 컴퓨터학과, 수학과 등)

②대학원 진학

(학과 - 전자공학과, 전기공학과, 전파공학과, 컴퓨터공학과, 정보통신공학과, 컴퓨터학과, 수학과 등)

채용 방법

- 공개 채용 - 수시 채용

(9)

직업 활동 영역

- 삼성전자 반도체 총괄, LG전자 시스템 IC 사업부, 하이닉스, 매그나칩 스, 동부아남 등 반도체 설계 관련 대기업

- 반도체 설계 관련 중소기업 및 벤처기업 - 정부출연연구소 반도체 설계 부문 - 대학교 및 반도체 관련 부설 연구소 - 정부기관 반도체 관련 업무

- 정부출연기관 반도체 관련 업무

- 특허사무소 등 기타 관련기관 반도체 관련 업무

임금 수준

초임기준 : 대기업 기준- 2500만원(연봉)

3년경력기준 : 대기업 기준- 3000만원(연봉)

승진 및 전직

승진 대기업 기준

사원(3~4년)→대리(4년)→과장(8년)→부장(6~8년)→임원

전직 반도체설계엔지니어는 전문성을 요구하는 직업이므로 벤처기업 창업, 대 학 연구기관, 정부출연 연구기관, 외국계 기업 등으로 전직이 용이함

(10)

위생 하여야 한다.

마. 관련 직업과의 관계

직업 행렬

설 명

반도체 설계 엔지니어는 전자공학, 전기공학, 전파공학, 정보통신, 컴퓨터공 학반도체 등 여러 분야의 업무와 긴밀한 연관성을 가지고 있으므로 이들 분 야와 상호 협조가 요망되는 직업이다.

반도체 설계 엔지니어는 한국표준직업분류 상 그 영역이 명확하진 않지만, 그 명칭상으로 직업분류 체계상 세분류인 전자 및 통신공학 전문가(K.S.C.O 1322)에 포함되는 것으로 볼 수 있다. 여기에는 설계된 집적회로를 제조하는 반도체 공정 엔지니어(K.S.C.O 13222), 개발한 집적회로에 대한 판매 및 시 장개척을 하는 반도체 영업 및 마케팅(K.S.C.O 26232), 제작한 집적회로 검 증 및 평가를 하는 반도체 테스트 엔지니어(K.S.C.O 13222), 집적회로 설계 에 필요한 컴퓨터 툴 개발하는 EDA 툴 엔지니어(K.S.C.O 13222), 웨이퍼 수

(11)

바. 직업기초능력

영 역 세 부 항 목 내용 및 수준

의사소통능 력

① 읽기능력

② 쓰기능력

③ 듣기능력

④ 말하기능력

⑤ 비언어적 표현능력

⑥ 외국어 읽기능력

반도체설계엔지니어는 동일 주제에 대하여 견해가 다른 글을 읽고 공통점이나 차이점을 찾을 수 있고 조사 및 관찰한 주제에 대하여 내용을 정리하여 글을 쓸 수 있으며, 한 주제 에 대한 서로 다른 견해를 듣고 자신의 견해 로 정리할 수 있다. 또한 매체를 이용하여 필 요한 정보를 찾아내며 기호화된 그림이나 함 축적 표현을 보고 그 내용을 설명하고 초급 수준의 외국어 문장을 읽고 그 내용을 이해 할 수 있다.

수 리 능 력

① 사칙연산이해능력

② 통계와 확률에 대한 계산능력

③ 도표능력(해석 및 표현 능력)

반도체설계엔지니어는 집합 연산법칙을 이해 하고 계산할 수 있고, 백분율, 평균 상관도를 이해하고 구할 수 있으며 제시된 표, 그림, 그래프 등의 도표가 갖는 의미를 해석할 수 있다.

문제해결 능력

① 사고력

(창조적, 논리적, 비판적 사고력)

② 문제인식능력

③ 대안선택․ 적용능력

④ 대안평가능력

반도체설계엔지니어는 비판적․논리적 사고 통해 문제인식․문제해결방안 제시하고 적합 한 정보를 체계적으로 수집하여 창의적인 대 안을 선택․적용하며, 대안 적용의 과정 및 결과를 분석할 수 있다.

자기관리 및 개 발 능 력

① 자기관리능력

② 진로개발능력

③ 직업에 대한 건전한 가치관과 태도

반도체설계엔지니어는 담당업무 달성과정의 중요성과 자신의 종사 직업에 필요한 조건을 인식․설명하고 직업의 사회적 역할을 이해 한다.

자원활용 능력

① 자원확인능력

② 자원조직능력

③ 자원계획능력

④ 자원할당능력

반도체설계엔지니어는 과제 수행에 필요한 자원의 종류와 양을 조사․파악할 수 있고, 효율적 업무처리를 위해 가용자원을 분류․

조직할 수 있다.

대인관계능 력

① 협동능력

② 리더십능력

③ 갈등관리능력

④ 협상능력

⑤ 고객서비스능력

반도체설계엔지니어는 다른 사람과 역할 분 담하여 업무를 수행하고 다른 사람에게 동기 를 유발시켜 업무를 수행할 수 있도록 하며, 갈등의 문제점을 파악하고 합리적인 갈등해 결 방안을 제시할 수 있다. 또한 동료의 요구 를 적절히 파악․실천하고 고객을 위한 서비 스를 이해하고 그것이 적절했는지를 판단할 수 있다.

① 정보수집능력 반도체설계엔지니어는 인터넷 등을 이용하여

(12)

기 술 능 력

① 기술이해능력

② 기술선택능력

③ 기술적용능력

미치는 영향에 대하여 설명하고 주어진 과제 에 필요한 기술의 기본원리를 이해․선택할 수 있으며 제시된 방법과 절차에 따라 기술 을 적용할 수 있다.

조직이해능 력

① 국제 감각

② 체제이해능력

③ 경영이해능력

④ 업무이해능력

반도체 설계 엔지니어는 조직 구조 및 구성 원의 배치․업무를 이해하고, 타 조직 및 집 단의 업무가 어떻게 이루어지는지 설명할 수 있다.

(13)

5. 직무 명세서

가. 직무 개요

반도체 시장 및 고객 요구에 적합한 반도체 집적회로(IC)를 설계․개발하는 일하고 집적회 로의 개발 단계에 따라 기획업무, 구조(architecture) 및 시스템설계, 인프라개발, 디지털 및 아날로그 회로설계, 회로도면(layout) 설계, 제작한 집적회로의 검증 및 평가 수행하는 일 나. 작업 일람표

책무 No 작 업 명 작업의 난이도 작업의 중요도 작 업 빈 도

A

1 트랜드 분석하기 ① ② ● ④ ⑤ ① ② ③ ● ⑤ ① ② ③ ● ⑤ 2 벤치마킹하기 ① ● ③ ④ ⑤ ① ② ● ④ ⑤ ① ② ● ④ ⑤ 3 수요자요구 분석하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ② ③ ● ⑤ 4 구매고객과 협의하기 ① ② ● ④ ⑤ ① ● ③ ④ ⑤ ① ② ● ④ ⑤ 5 세트스팩 분석하기 ① ② ● ④ ⑤ ① ② ③ ● ⑤ ① ② ● ④ ⑤ 6 제품사양 결정하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ② ● ④ ⑤ 7 개발 계획 작성하기 ① ② ③ ● ⑤ ① ② ● ④ ⑤ ① ● ③ ④ ⑤

B

1 알고리즘 분석하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ② ③ ● ⑤ 2 상위수준 모델링 하기 ① ② ③ ● ⑤ ① ● ③ ④ ⑤ ① ● ③ ④ ⑤ 3 성능 분석하기 ① ② ③ ④ ● ① ② ③ ● ⑤ ① ② ③ ● ⑤ 4 H/W와 S/W분할하기 ① ② ③ ● ⑤ ① ② ③ ● ⑤ ① ● ③ ④ ⑤ 5 시스템구조 결정하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ● ③ ④ ⑤ 6 선행특허 조사․분석하기 ① ● ③ ④ ⑤ ① ② ③ ● ⑤ ① ● ③ ④ ⑤ 7 플랫폼 결정하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ● ③ ④ ⑤ 8 시스템 설계문서 작성하기 ● ② ③ ④ ⑤ ① ② ③ ● ⑤ ① ② ● ④ ⑤

C

1 소자모델 파라미터 디자인 룰 분 석․핏팅하기

① ● ③ ④ ⑤ ① ② ③ ● ⑤ ① ② ● ④ ⑤

2 셀 라이브러리 개발하기 ① ② ● ④ ⑤ ① ② ③ ● ⑤ ① ● ③ ④ ⑤ 3 IP조사․평가하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ② ● ④ ⑤ 4 EDA툴 조사․평가․개발하기 ① ② ● ④ ⑤ ① ② ● ④ ⑤ ① ② ● ④ ⑤ 5 설계 흐름도 결정하기 ① ② ③ ● ⑤ ① ② ③ ● ⑤ ① ② ● ④ ⑤ 6 디자인 키트 제작하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ① ② ● ④ ⑤ 7 설계 인프라 문서작성하기 ① ● ③ ④ ⑤ ① ② ● ④ ⑤ ● ② ③ ④ ⑤

D-1

1 RTL설계 및 시뮬레이션하기 ① ② ③ ④ ● ① ② ③ ④ ● ① ② ③ ④ ● 2 설계검증하기 ① ② ● ④ ⑤ ① ② ③ ● ⑤ ① ● ③ ④ ⑤ 3 FPGA 검증하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ① ② ③ ④ ● 4 논리합성하기 ① ② ● ④ ⑤ ① ② ③ ● ⑤ ① ② ● ④ ⑤ 5 STA하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ① ② ③ ④ ● 6 전력소모 최적화하기 ① ② ● ④ ⑤ ① ② ● ④ ⑤ ① ● ③ ④ ⑤ 7 DFT하기 ① ● ③ ④ ⑤ ① ② ● ④ ⑤ ● ② ③ ④ ⑤ 8 테스트 벡터 만들기 ● ② ③ ④ ⑤ ① ● ③ ④ ⑤ ● ② ③ ④ ⑤

(14)

D-2

5 블록 시뮬레이션하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ① ② ③ ④ ● 6 전체회로 시뮬레이션하기 ① ② ③ ● ⑤ ① ② ③ ● ⑤ ① ● ③ ④ ⑤ 7 아날로구 Behavioral 모델 작성하

기

① ② ● ④ ⑤ ① ② ③ ● ⑤ ① ● ③ ④ ⑤ 8 검사규격 작성하기 ① ● ③ ④ ⑤ ① ② ● ④ ⑤ ● ② ③ ④ ⑤ 9 회로설계 문서 작성하기 ● ② ③ ④ ⑤ ① ② ● ④ ⑤ ① ② ● ④ ⑤ 10 디지털 /.아날로그 통합하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ① ● ③ ④ ⑤ 11 디지털/아날로그 통합 문서 작성

하기

● ② ③ ④ ⑤ ① ② ③ ● ⑤ ● ② ③ ④ ⑤

E

1 배치계획 작성하기 ① ② ③ ④ ● ① ② ③ ④ ● ① ② ● ④ ⑤ 2 배치배선하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ② ③ ④ ● 3 Full-custom 레이아웃하기 ① ② ③ ④ ● ① ② ③ ④ ● ① ② ③ ④ ● 4 DRC/LVS/LPE하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ② ③ ● ⑤ 5 배치배선 후 시뮬레이션하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ① ② ● ④ ⑤ 6 회로도면 설계 문서 작성하기 ① ② ● ④ ⑤ ① ② ● ④ ⑤ ① ● ③ ④ ⑤

F

1 FIRMWARE 작성하기 ① ② ③ ● ⑤ ① ② ③ ● ⑤ ① ② ③ ● ⑤ 2 테스트 보드 제작 및 부품 구매하

기

① ● ③ ④ ⑤ ① ② ③ ● ⑤ ① ② ③ ● ⑤ 3 테스트 프로그램 제작하기 ① ② ● ④ ⑤ ① ② ③ ● ⑤ ① ② ③ ④ ● 4 장비 세팅하기 ① ● ③ ④ ⑤ ① ● ③ ④ ⑤ ① ② ● ④ ⑤ 5 측정 및 분석하기 ① ② ③ ● ⑤ ① ② ③ ④ ● ① ② ● ④ ⑤ 6 보드 튜닝하기 ① ② ③ ④ ● ① ② ③ ④ ● ① ② ● ④ ⑤ 7 불량분석하기 ① ② ③ ④ ● ① ② ③ ④ ● ① ● ③ ④ ⑤ 8 테스트 평가 문서 작성하기 ① ② ● ④ ⑤ ① ② ● ④ ⑤ ● ② ③ ④ ⑤

G

1 데어터 시트 작성하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ● ② ③ ④ ⑤ 2 Application note작성하기 ① ② ● ④ ⑤ ① ② ③ ④ ● ● ② ③ ④ ⑤ 3 라이브럴리 데이터북 작성하기 ① ② ● ④ ⑤ ① ② ● ④ ⑤ ● ② ③ ④ ⑤ 4 단계별 보고서 취합하기 ① ● ③ ④ ⑤ ① ② ● ④ ⑤ ● ② ③ ④ ⑤ 5 개발완료 보고서 작성하기 ① ② ● ④ ⑤ ① ② ● ④ ⑤ ● ② ③ ④ ⑤

(15)

다. 핵심 작업(KEY TASK)

책무 No 작 업 명 교육훈련 필요도 교육훈련 적용 방법 1순위 2순위 3순위 집체훈련 현장훈련 재훈련

A

1 트랜드 분석하기 ● ●

2 벤치마킹하기 ● ●

3 수요자요구 분석하기 ● ●

4 구매고객과 협의하기 ● ●

5 세트스팩 분석하기 ● ●

6 제품사양 결정하기 ● ●

7 개발 계획 작성하기 ● ●

B

1 알고리즘 분석하기 ● ●

2 상위수준 모델링하기 ● ●

3 성능 분석하기 ● ●

4 H/W와 S/W분할하기 ● ●

5 시스템구조 결정하기 ● ●

6 선행특허 조사․분석하기 ● ●

7 플랫폼 결정하기 ● ● ● ●

8 시스템 설계문서 작성하기 ● ●

C

1 소자모델 파라미터 디자인 룰

분석․핏팅하기 ● ●

2 셀 라이브러리 개발하기 ● ● ●

3 IP 조사․평가하기 ● ●

4 EDA 툴 조사․평가․개발하기 ● ● ● ●

5 설계 흐름도 결정하기 ● ●

6 디자인 키트 제작하기 ● ● ● ●

7 설계 인프라 문서 작성하기 ● ●

D-1

1 RTL 설계 및 시뮬레이션하기 ● ● ●

2 설계검증하기 ● ●

3 FPGA 검증하기 ● ● ●

4 논리 합성하기 ● ● ●

5 STA 하기 ● ● ●

6 전력소모 최적화하기 ● ●

7 DFT 하기 ● ● ●

8 테스트 벡터 만들기 ● ●

9 회로설계 문서 작성하기 ● ●

(16)

D-2

3 설계 체크리스트 작성하기 ● ●

4 회로도 작성하기 ● ● ●

5 블록 시뮬레이션하기 ● ● ●

6 전체회로 시뮬레이션하기 ● ●

7 아날로그 Behavioral 모델 작성하기 ● ● ●

8 검사규격 작성하기 ● ●

9 회로설계 문서 작성하기 ● ●

10 디지털/아날로그 통합하기 ● ● ●

11 디지털/아날로그 통합 문서 작성하기 ● ●

E

1 배치계획 작성하기 ● ●

2 배치 배선하기 ● ● ● ●

3 Full-custom 레이아웃하기 ● ● ● ●

4 DRC/LVS/LPE하기 ● ● ● ●

5 배치배선 후 시뮬레이션하기 ● ●

6 회로도면 설계 문서 작성하기 ● ●

F

1 Firmware 작성하기 ● ● ● ●

2 테스트 보드 제작 및 부품 구매하기 ● ●

3 테스트 프로그램 제작하기 ● ● ●

4 장비 세팅하기 ● ●

5 측정 및 분석하기 ● ●

6 보드 튜닝하기 ● ●

7 불량분석하기 ● ●

8 테스트 평가 문서 작성하기 ● ●

G

1 데이터 시트 작성하기 ● ●

2 Application note 작성하기 ● ●

3 라이브러리 데이터 북 작성하기 ● ●

4 단계별 보고서 취합하기 ● ●

(17)

라. 소요장비 및 도구 일람표

품 명 소 요 장 비 및 도구

주장비 및 도구 보조 장비 및 도구

분석도구, 계산기 ●

데이터 편집기 ●

도표 ●

Spec book ●

논문, 책, PC, 프린터 용지 ● ●

특허검색 S/W 및 S/W ●

Workstation ● ●

EDA tool 개발도구 ●

보고서 작성 양식 ●

Logic Simulator ●

Graphic tool ●

회로도 작성 Tool ●

FPGA Compiler ●

Synthesis tool ●

STA tool ●

Power optimization tool ●

ATPG 관련 Tool ●

Documentation tool ●

Hspice ●

Mat lab ●

C ●

Verilog ●

회로도 편집기 S/W ●

HSIM ●

Spectre ●

VHDL ●

Word processor ●

Layout Editor Tool ●

Apollo ●

Astro ●

Silicon Ensemble ●

회로도 작성 tool ●

OPUS, Laker 등 layout tool ●

Caliber ●

Dracula Star-RC tool ● Simulation tool-HSPICE/nanoism/hsim ●

(18)

스펙트럼 분석기 ● Function Generator ●

Test 기판 ●

집적 회로 ●

계측기 ●

측정보드 ●

오류현상 분석 ●

Set(TV/Audio) ●

Tool 메뉴얼 ●

EWC/PC ●

EDA tool ● ●

Simulation tool ●

CAD tool 메뉴얼 ● ●

소프트웨어 메뉴얼 ●

프린터 ●

PC tool 메뉴얼 ●

연결 케이블 ●

측정도구 ●

전원공급장치 ●

(19)

6. 작업 명세서

가. 작 업 명 A-1 트랜드 분석하기

나. 성취 수준 시장조사를 기반으로 다음 제품개발의 기초를 세울 수 있다.

다. 작업 요소 난 이 도

(1) 현재 시판중인 제품에 대한 시장을 조사한다. ① ② ● ④ ⑤

(2) 현재 시판중인 자사 제품을 분석한다. ① ② ③ ● ⑤

(3) 타사 개발 현황을 파악한다. ① ② ● ④ ⑤

난이도 평균 ① ② ● ④ ⑤

라. 장비 및 도구

주 장비 및 도구 인터넷, 관련 저널, 논문, 분석 프로그램

보조 장비 및 도구 PC

(20)

지식 (Knowledge)

․현 시장에 나와 있는 제품특성 파악

․타사 제품별 특성 파악

1 2, 3

스킬

(Skill) ․제품별 특성 다이어그램 작성 2, 3

태도 (Attitude)

시장 조사는 본 설계를 수행하는데 있어 필요한 정보를 수집하는 과정 이므로 정확성이 요구되며, 설계고려 요인에 대해 누락이 발생하지 않 도록 분석적인 조사, 태도가 요구된다.

(21)

가. 작 업 명 A-2 벤치마킹하기

나. 성취 수준 현 제품과 타 제품과의 차이점을 명확히 파악할 수 있다

(1) 현재 시판중인 자사 제품에 대해 분석한다. ① ● ③ ④ ⑤

(2) 현재 시판중인 타사 제품과 자사 제품을 비교한다. ① ② ● ④ ⑤

난이도 평균 ① ● ③ ④ ⑤

(22)

지식 (Knowledge)

․각 제품에 대한 이해

․각 제품별 특성 파악

1, 2 1, 2

스킬

(Skill) ․각 제품별 사양 분석력 2

태도 (Attitude)

각 제품에 대한 정확한 특성과 사양을 이해하고 객관적인 관점으로 비교 평가하는 자세가 요구된다.

(23)

가. 작 업 명 A-3 수요자 요구 분석하기

나. 성취 수준 시장조사의 기본인 수요자 요구를 정확히 분석, 예측할 수 있다

(1) 현재 제품에 대한 소비자의 요구를 수집한다. ① ② ③ ● ⑤

(2) 현 제품 중 추가할 기능에 대한 분석을 한다. ① ② ● ④ ⑤

(3) 수요자의 미래제품에 대한 요구를 분석한다. ① ② ③ ④ ●

난이도 평균 ① ② ③ ● ⑤

(24)

지식 (Knowledge)

․ 수요자의 요구사항에 대한 이해

․ 차세대 제품에 대한 통찰력

1, 2 3

스킬

(Skill) ․차세대 제품에 대한 이해 및 사양 결정 2, 3

태도

(Attitude) 수요자의 요구를 기반으로 차세대 제품의 방향에 대한 통찰력을 가진다.

(25)

가. 작 업 명 A-4 고객(Customer) 협의하기

나. 성취 수준 구매 고객과 정확한 의견 교환 및 요구사항을 수렴할 수 있다.

(1) 고객과 현재 제품에 대한 의견을 교환한다. ① ② ● ④ ⑤

(2) 고객의 의견을 수렴한다. ① ② ● ④ ⑤

(3) 개발할 제품에 대한 고객의 요구사항을 수렴한다. ① ② ③ ● ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구

보조 장비 및 도구

(26)

지식 (Knowledge)

․고객의 요구에 대한 이해

․고객 대응전략

1, 2, 3 1, 2

스킬

(Skill) ․현 제품에 대한 고객과 의견교환 3

태도 (Attitude)

고객의 요구에 응하고 자사의 정확한 의견을 고객과 교환한다. 또한 고객 의 요구사항에 대해 적극적으로 대처 한다

(27)

가. 작 업 명 A-5 세트 스펙(set spec) 분석하기

나. 성취 수준 제품에 대한 정확한 스펙(spec)을 분석하고 결정할 수 있다

(1) 기존 제품에 대한 스펙을 분석한다. ① ② ● ④ ⑤

(2) 신규 제품 스펙을 결정한다. ① ② ③ ④ ●

(3) 설계 엔지니어들과 협의한다. ① ② ● ④ ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 데이터시트(Data sheet)

(28)

지식 (Knowledge)

․ 세트 스펙의 정확한 이해

․ 세트 스펙의 정확한 기술

1 2, 3

스킬

(Skill) ․스펙의 정확한 기술 및 전달 2, 3

태도 (Attitude)

설계 엔지니어 및 고객과 충분한 의견을 교환하여 세트에서 요구되는 스 펙을 정확하게 분석하여 개발 계획에 반영한다.

(29)

가. 작 업 명 A-6 제품 사양 결정하기

나. 성취 수준 고객과 시장에서 요구되는 트랜드를 반영하여 개발 예정인 제품에 대한

정확한 사양을 결정한다.

(1) 고객 요청사항을 사양에 반영한다. ① ② ③ ● ⑤

(2) 세트 요구 사양을 반영한다. ① ② ● ④ ⑤

(3) 시장 트랜드를 사양에 반영한다. ① ② ③ ● ⑤

난이도 평균 ① ② ③ ● ⑤

(30)

지식

(Knowledge) ․스펙 분석 능력 1, 2, 3

스킬 (Skill)

태도 (Attitude)

각 제품별 특성을 이해하고 세트에서 요구되는 스펙을 정확하게 분석하 여 제품 스펙을 결정한다.

(31)

가. 작 업 명 A-7 개발 계획(Milestone)작성하기

나. 성취 수준 제품의 개발 방향을 정확하게 정할 수 있고 계획부터 실 제품이 나오는 기간을 예측하고 정할 수 있다.

(1) 각 제품에 대한 구체적인 기간을 정한다. ① ② ③ ④ ●

(2) 각 실제 업무 파트와의 일정을 정한다. ① ② ③ ● ⑤

난이도 평균 ① ② ③ ● ⑤

(32)

지식 (Knowledge)

․설계 단계별 개발 기간 예측 1,2

스킬 (Skill)

․문서 작성 기술

1, 2

태도 (Attitude)

전체 제품에 대한 개발 기간 예측 및 업무 분장을 정확하게 하여 개발 계 획이 달성될 수 있도록 한다.

(33)

가. 작 업 명 B-1 알고리즘 분석하기

나. 성취 수준 개발하려는 반도체 집적회로의 목표 사양에 만족하는 알고리즘을 조사 혹은 개발하여 그 결과를 분석할 수 있다.

(1) 논문, 책 및 기타 자료조사를 통해 목표사양에 적합한 알고리 즘을 조사한다.

① ② ● ④ ⑤

(2) 각 알고리즘의 과정과 결과를 분석하여 구현 가능 여부와 목 표사양에 적합한지 여부를 판단한다.

① ② ③ ● ⑤

(3) 모든 결과를 바탕으로 성능 및 구현 난이도를 고려하여 적합 한 알고리즘을 선택한다.

① ② ③ ● ⑤

난이도 평균 ① ② ③ ● ⑤

(34)

지식 (Knowledge)

․전반적인 반도체 설계 지식

․응용 분야별 전자 공학 전문 지식

․응용 시스템 동작 원리

․알고리즘 분석

2, 3 1, 2 2, 3 2

스킬 (Skill)

․논문 및 텍스트 해석

․프로그래밍 언어

․S/W 사용 기술

1 2, 3 2, 3

태도 (Attitude)

가능한 모든 알고리즘을 조사 분석해야 하며 알고리즘을 반도체 집적회 로로 구현할 수 있는지 그리고 원하는 결과를 얻을 수 있는지 정확하게 평가하여야 한다.

(35)

가. 작 업 명 B-2 상위수준 모델링하기

나. 성취 수준 선택한 알고리즘이나 집적회로로 구현하려는 기능에 대해 고급 언어 혹

은 S/W 툴을 사용하여 그 동작을 기술할 수 있다.

(1) 모델링하려는 대상을 선정한다. ① ● ③ ④ ⑤

(2) 모델링용 대상 언어 혹은 S/W 툴을 선택한다. ① ● ③ ④ ⑤

(3) 선택한 언어 혹은 S/W를 이용하여 모델링을 작성한다. ① ② ③ ④ ●

(4) 컴파일/디버그 작업을 통해 모델링의 오류를 수정한다. ① ② ③ ● ⑤

(5) 모델링의 정확성을 검증한다. ① ② ③ ④ ●

난이도 평균 ① ② ③ ● ⑤

주 장비 및 도구 PC, S/W

보조 장비 및 도구 S/W 매뉴얼

(36)

지식 (Knowledge)

․모델링 방법

1, 2, 3, 4 3, 4, 5 3, 4, 5

스킬 (Skill)

․모델링 언어 사용

․모델링 관련 S/W 사용

․모델링 오류 검증

3, 4 3, 4 5

태도 (Attitude)

반도체 설계 진행 중에 모델링의 오류가 발견될 경우 시간 및 비용 측면 에서 큰 손해를 발생시킬 수 있기 때문에 구현하려는 알고리즘이나 기능 을 오류 없이 정확하게 모델링 하여야 한다.

(37)

가. 작 업 명 B-3 성능 분석하기

나. 성취 수준 상위수준 모델링의 동작을 검증하여 그 결과가 목표사양에 만족하는지 판단하여 성능을 분석할 수 있다.

(1) 분석할 대상과 그에 따른 목표 결과를 결정한다. ① ② ③ ● ⑤

(2) S/W 혹은 CAD tool을 사용하여 모델링의 동작을 검증한다. ① ② ③ ④ ●

(3) 검증 결과를 기술하거나 표나 그래프로 작성한다. ① ② ● ④ ⑤

(4) 검증 결과가 목표사양을 만족하는지 분석하고 만약 만족하지 않을 경우 원인과 결과를 분석한다.

① ② ③ ④ ●

(5) 성능 분석 결과를 바탕으로 최종 알고리즘과 최종 사양을 결 정한다.

① ② ③ ④ ●

난이도 평균 ① ② ③ ④ ●

주 장비 및 도구 PC, S/W, CAD tool

보조 장비 및 도구 S/W 매뉴얼, CAD tool 매뉴얼

(38)

지식 (Knowledge)

․모델링 동작 검증 방법

2 1, 4, 5 1, 4, 5

스킬 (Skill)

․S/W / CAD tool 사용

․성능 결과 작성

․결과 분석

2, 3 3 4, 5

태도 (Attitude)

검증 방법에 오류가 없는지 반드시 확인해야 하며 만족하지 못한 결과가 나타났을 경우 원인을 분석할 수 있어야 한다.

(39)

가. 작 업 명 B-4 H/W와 S/W분할하기

나. 성취 수준 알고리즘이나 설계하려는 기능을 집적회로로 구현하기 위해 S/W로 구 현할 부분과 H/W로 구현할 부분으로 성능을 고려하여 분할할 수 있다.

(1) 집적회로로 설계하기 위해 분할하려는 알고리즘이나 기능을 선택한다.

① ● ③ ④ ⑤

(2) 알고리즘이나 기능을 집적회로로 구현하기 위해 S/W로 구현 할 부분, H/W로 구현할 부분 혹은 두가지 모두 구현 가능한 부분으로 분할한다.

① ② ③ ④ ●

(3) 분할된 부분을 각각 선택한 방법으로 구현하였을 때 예측되는 성능과 필요한 리소스 그리고 구현가능 여부 등을 조사한다.

① ② ③ ④ ●

(4) 조사된 결과를 분석하여 H/W로 구현할지 S/W로 구현할 지

를 최종 결정한다. ① ② ③ ● ⑤

난이도 평균 ① ② ③ ● ⑤

(40)

지식 (Knowledge)

․H/W와 S/W 구분 방법

․MCU 및 S/W

․집적회로의 H/W 설계 방법

1, 2 2, 3, 4 2, 3, 4

스킬 (Skill)

․분할시 도면 작성

․분할된 부분의 성능 분석

1, 2 3, 4

태도 (Attitude)

성능 분석 결과 바탕으로 집적회로 설계 시 최소가격으로 최대 성능을 이룰 수 있도록 분할하는 것이 필요하다.

(41)

가. 작 업 명 B-5 시스템구조 결정하기

나. 성취 수준

집적회로의 목표하는 동작을 구현하기 위해 앞서 실시한 성능분석 결과 와 H/W와 S/W 분할한 결과를 바탕으로 필요한 리소스 혹은 IP를 사용 하여 시스템을 구성할 수 있다.

(1) 집적회로 설계 시 필요한 기능들을 조사한다. ① ② ③ ● ⑤

(2) 기능에 따라 블록을 구성하여 집적회로의 시스템구조를 결정 한다.

① ② ③ ④ ●

(3) 각 블록별로 필요한 사양과 입출력 신호를 설정한다. ① ② ● ④ ⑤

(4) 각 블록별로 성능분석과 H/W와 S/W할당한 결과를 바탕으

로 사양에 만족하는 IP나 리소스를 할당한다. ① ② ③ ④ ●

난이도 평균 ① ② ③ ● ⑤

(42)

지식 (Knowledge)

․시스템 구성 방법

․H/W, S/W, 시스템, 설계 능력

․IP/리소스 관련 지식

1, 2, 3, 4 2, 3, 4 3, 4

스킬 (Skill)

․목표 사양 선정 방법

․시스템 구성 도면 작성

3 2, 3

태도 (Attitude)

시스템 구조를 정확하게 결정해야만 원하는 사양에 맞게 반도체 집적회 로를 설계할 수 있게 되며, 이때 설계가 용이하고 목표사양에 만족하는 리소스 혹은 IP로 구성할 수 있어야 한다.

(43)

가. 작 업 명 B-6 선행특허 조사․분석하기

나. 성취 수준 집적회로를 설계하기 위해 사용하려는 어떤 특정 기능이 선행특허를 침

해하는지 여부를 판단할 수 있다.

(1) 설계하려는 집적회로에서 특허가 될 수 있는 부분을 설정 한다.

① ② ● ④ ⑤

(2) 특허검색프로그램을 사용하여 관련된 선행특허가 있는지 조사를 실시한다.

● ② ③ ④ ⑤

(3) 특허검색 결과를 분석하여 특허침해가 되는지 조사한다. ① ② ● ④ ⑤

(4) 특허침해일 경우 특허관련 부서에 통보함과 동시에 차후 대책을 마련한다.

● ② ③ ④ ⑤

(5) 특허침해가 아닐 경우 특허를 작성하여 특허 관련 부서에 송부한다.

① ② ● ④ ⑤

난이도 평균 ① ● ③ ④ ⑤

주 장비 및 도구 특허검색 S/W, 인터넷

(44)

지식 (Knowledge)

․특허 및 실용신안의 이해

․특허 침해 판단 방법

․특허 작성

1, 3, 5 1, 2 3, 4 5

스킬 (Skill)

․특허검색 S/W 이용

․특허 분석

2 3

태도 (Attitude)

광범위한 특허조사를 실시해야 하며 침해 여부가 판단될 경우 대책 마련 을 위해 전문가의 조언을 구하는 것이 바람직하다.

(45)

가. 작 업 명 B-7 플랫폼 결정하기

나. 성취 수준 반도체 설계 공정을 선택한 후에 이에 적합한 IP 선정과 반도체 설계 단 계를 정의하고 이에 맞는 CAD tool을 선정할 수 있다.

(1) 집적회로의 공정에 관련된 정보를 수집한다. ① ● ③ ④ ⑤

(2) 집적회로의 공정을 결정한다. ① ② ③ ● ⑤

(3) IP 조사를 실시하여 적합 여부를 판단한다. ① ② ③ ④ ●

(4) 공정과 반도체 집적회로의 시스템 구성을 고려하여 설계 단 계를 정의한다.

① ② ③ ④ ●

(5) 각 설계 단계에서 필요한 CAD tool과 디자인 키트(design kit)를 선정한다.

① ② ③ ● ⑤

난이도 평균 ① ② ③ ● ⑤

주 장비 및 도구 PC, 데이터시트(Data sheet), CAD tool

보조 장비 및 도구 CAD tool 매뉴얼

(46)

지식 (Knowledge)

․공정 관련 지식

․IP 관련 지식

․반도체 설계 방법론

1, 2 3 4, 5

스킬 (Skill)

․IP 사양 분석

․데이터시트 이해

․CAD tool 매뉴얼 이해

3 1, 2, 5 5

태도 (Attitude)

공정 선택 시 목표하는 사양의 집적회로 설계를 할 수 있는 공정을 선택 해야 하며 설계의 신뢰성을 높이기 위해 다양한 CAD tool을 조사하여 그 중 적합한 CAD tool을 선정하는 것이 중요하다.

(47)

가. 작 업 명 B-8 시스템 설계문서 작성하기

나. 성취 수준 시스템 디자인을 완료한 후 그 내용에 대해 정리하여 문서로 작성할 수 있다.

(1) 시스템디자인에 관련된 데이터와 정보를 취합한다. ● ② ③ ④ ⑤

(2) 데이터와 정보를 바탕으로 설계문서를 작성한다. ● ② ③ ④ ⑤

난이도 평균 ● ② ③ ④ ⑤

주 장비 및 도구 워드 프로세서

(48)

지식 (Knowledge)

․반도체 집적회로의 시스템 구성

․H/W, S/W, 시스템, 반도체 설계

1, 2 1, 2 1, 2

스킬 (Skill)

․데이터 및 정보 분석

․문서작성

․요점 파악

1 2 2

태도 (Attitude)

어떤 부분을 문서화해야 할지를 적절히 판단해야 하며 타인이 쉽게 이해 할 수 있도록 작성해야 한다.

(49)

가. 작 업 명 C-1 소자모델 Parameter, Design Rule 분석/Fitting하기 나. 성취 수준 MOSFET의 기본 특성을 이해할 수 있다.

(1) MOS 특성을 정한다. ① ● ③ ④ ⑤

(2) 공정의 전기적 특성을 분석한다. ① ● ③ ④ ⑤

(3) Hspice Model Parameter을 분석한다. ① ② ● ④ ⑤

(4) 모델 Parameter Fitting 시킨다. ① ● ③ ④ ⑤

난이도 평균 ① ● ③ ④ ⑤

주 장비 및 도구 Workstation, 시뮬레이션 툴(Simulation tool)

(50)

지식 (Knowledge)

․MOSFET의 특성에 대한 고찰

․공정의 전기적 특성 데이터 분석력

․HSPICE MODEL Parameter 이해

1, 3 2,3 1, 3

스킬

(Skill) ․spice 사용법 2, 3

태도 (Attitude)

모든 회로의 기본이 되는 MOS의 특성을 시뮬레이션과 공정의 전기적 특 성 데이터와 일치시키도록 한다.

(51)

가. 작 업 명 C-2 셀 라이브러리(Cell Library) 개발하기 나. 성취 수준 MOS를 이용하여 기본 셀(Cell)들을 만들 수 있다.

(1) 설계 시 필요한 셀을 조사한다. ① ● ③ ④ ⑤

(2) 각 셀의 특성 및 스펙 정한다. ① ② ● ④ ⑤

(3) 회계도면(layout) 및 스펙을 고려하여 sizing 한다. ① ② ③ ● ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, EDA tool

(52)

지식

(Knowledge) ․요구된 특성을 갖는 셀 분석 능력 1,2,3

스킬

(Skill) ․EDA Tool 사용 기술 3

태도

(Attitude) 각 설계자가 요구하는 스펙을 가지는 셀을 만들도록 한다.

(53)

가. 작 업 명 C-3 IP 조사/평가하기

나. 성취 수준 각 파트별로 사용 할 IP를 조사, 평가 할 수 있다.

(1) 설계 시 필요한 IP sorting한다. ① ② ● ④ ⑤

(2) 설계 가능한 IP와 도입해야 할 IP를 구분한다. ① ② ③ ● ⑤

(3) 제품 스펙에 맞는 IP를 평가한다. ① ② ③ ● ⑤

난이도 평균 ① ② ③ ● ⑤

주 장비 및 도구 IP 데이터시트, 인터넷, 관련 저널, 논문, 분석 프 로그램

(54)

지식 (Knowledge)

․제품에서 필요한 IP의 동작 및 사양에 대한 이해

1,2,3

스킬 (Skill)

․IP에 대한 분석 및

1,2,3

태도 (Attitude)

제품에 적용할 IP에 대해서 직접 적용할 수 있는 IP와 도입이 필요한 IP 로 구분할 수 있는 분석 능력이 요구된다.

(55)

가. 작 업 명 C-4 EDA Tool 조사/평가/개발하기

나. 성취 수준 설계할 회로의 구현에 적합한 Tool을 분석, 평가 하고 신규 기능 요구 시 필요한 EDA(Electrical Design Automation) Tool을 개발할 수 있다.

(1) 설계 시 필요한 툴(Tool)을 조사한다. ① ● ③ ④ ⑤

(2) 설계 엔지니어와 실무를 협의한다. ① ● ③ ④ ⑤

(3) 설계 적용 여부를 평가한다. ① ② ③ ● ⑤

(4) 기존 툴 기능을 추가한다. ① ② ● ④ ⑤

(5) 필요한 툴을 개발한다. ① ② ③ ④ ●

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, EDA Tool

보조 장비 및 도구 프로그래밍 언어

(56)

지식

(Knowledge) ․EDA Tool에 대한 이해 1,2,3,4,5

스킬

(Skill) ․EDA Tool의 이용방법 4,5

태도 (Attitude)

설계에 필요한 기능 등을 Tool에 모두 적용할 수 있도록 이용 할 사용자 들과의 충분한 협의가 필요하다.

(57)

가. 작 업 명 C-5 설계 흐름도(Design Flow) 결정하기

나. 성취 수준 개발 기간을 최적화하고 설계 목표를 달성하기 위하여 설계 단계별 업무 진행 흐름도(Flow)를 결정할 수 있다.

(1) 전체적인 설계 흐름도를 작성한다. ① ② ③ ● ⑤

(2) 각 단계별 세부 흐름도를 정한다. ① ② ● ④ ⑤

난이도 평균 ① ② ③ ● ⑤

주 장비 및 도구 Documentation 프로그램

(58)

지식

(Knowledge) ․설계 전반적인 흐름에 대한 이해 1,2

스킬 (Skill)

․설계 흐름도(Flow) 작성요령

1,2

태도

(Attitude) 설계의 흐름에 영향을 미치는 모든 요인을 고려한다.

(59)

가. 작 업 명 C-6 디자인 키트(Design Kit) 제작하기

나. 성취 수준 합성에 대한 이해와 사용 시 필요한 디자인 키트(Design Kit)를 만들 수 있다.

(1) Hspice 용 Library(Symbol/Schematic)를 제작 및 검증한다. ① ② ● ④ ⑤

(2) 자동 논리 합성용 디자인 키트(Design Kit)를 제작한다. ① ② ● ④ ⑤

(3) CTS(Clock Tree Synthesis)용 셀을 제작한다. ① ② ● ④ ⑤

(4) 각 EDA Tool 맞는 Design Kit를 제작한다. ① ② ● ④ ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, 프로그래밍 언어, EDA Tool

(60)

지식 (Knowledge)

․디자인 키트(Design Kit)에 대한 이해

․설계 흐름도(Flow)에 대한 이해

1,2,3,4 1,2,3,4

스킬 (Skill)

․EDA Tool 사용방법

1,2,3,4

태도 (Attitude)

디자인 키트(Design Kit)의 특성에 따라 전체 설계에 영향을 주므로 정확 한 Kit 제작을 하기 위하여 설계 흐름도(Flow)에 대한 명확한 이해력과 EDA Tool사용의 숙련도가 요구된다.

(61)

가. 작 업 명 C-7 문서(Document) 작성하기

나. 성취 수준 디자인 키트(Design Kit) 제작 단계에서 진행한 각 단계별 결과 및 보고 서를 정리하고, 이를 일정 양식의 문서로 만들 수 있다.

(1) 전체 작업에 대한 보고서를 작성한다. ① ● ③ ④ ⑤

난이도 평균 ① ● ③ ④ ⑤

주 장비 및 도구 문서작성도구

(62)

지식 (Knowledge)

․디자인 키트(Design Kit) 제작에 대한 전체

적인 이해 1

스킬 (Skill)

․양식에 맞는 작성요령

1

태도 (Attitude)

어떤 부분을 문서화해야 할지를 적절히 판단해야 하며 타인이 쉽게 이해 할 수 있도록 작성해야 한다.

(63)

가. 작 업 명 D(Ⅰ)-1 RTL(Register Transfer Level) 설계 및 시뮬레이션하기

나. 성취 수준 제품 규격으로 설정한 기능 및 특성을 디지털 논리 구조로 설계 후 검증 할 수 있다.

(1) 전체 구조에서 블록 단위로 분할한다. ① ② ③ ④ ●

(2) Signal 흐름도를 작성한다. ① ② ③ ● ⑤

(3) RTL Code를 작성한다. ① ② ③ ④ ●

(4) 테스트 입력 파일(Test bench)을 작성한다. ① ② ③ ④ ●

(5) RTL Simulation 하여 기능․특성을 검증한다. ① ② ③ ④ ●

난이도 평균 ① ② ③ ④ ●

주 장비 및 도구 Workstation, Logic Simulator, Graphic tool

보조 장비 및 도구 PC, Tool Manual

(64)

지식 (Knowledge)

․Chip level에서 Register level로 구조 분석 능 력

․디지털 설계 방법에 대한 흐름도 지식

․디지털 논리회로에 대한 설계 지식

․RTL Code를 작성하기 위한 언어사용 지식

1, 2

1, 2, 3 3, 4, 5 3, 4, 5

스킬 (Skill)

․설계 검증 항목 설정

․Logic Simulator & Graphic Tool 사용

․디지털 논리 구조에 대한 분석

4, 5 3, 4, 5 4, 5

태도 (Attitude)

RTL 설계는 디지털 회로 성계의 가장 기본이며 중요한 단계이다. 이단계 가 부정확하게 되면 후 단의 모든 설계 과정들이 잘못되게 되어 결국 재 설계가 되게 된다. 기능 및 특성 검증 항목이 빠지지 않도록 하며, 철저한 설계 및 검증이 되도록 신중하고 정확한 태도가 요구된다.

(65)

가. 작 업 명 D(Ⅰ)-2 설계 검증(Design Verification)하기

나. 성취 수준 설계된 RTL Code가 전체 Chip Level에서 타 기능 블록과 전달되는 신 호와의 연결성 및 상호 기능상의 문제가 없는지를 검증할 수 있다.

(1) RTL Code를 전체 Chip level에서 연결한다. ① ● ③ ④ ⑤

(2) 테스트 입력 파일(test bench)을 작성한다. ① ② ③ ● ⑤

(3) 전체 Chip Level에서 동작을 시뮬레이션을 통하여 검증한다. ① ② ● ④ ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, Logic Simulator, Graphic tool, 회로 도 작성 Tool

보조 장비 및 도구 PC, Tool manual

(66)

지식 (Knowledge)

․System level에서 구조 분석 능력

․디지털 설게 방법에 대한 Flow 지식

1, 2 1, 2, 3 2, 3

스킬 (Skill)

․Chip 상호 기능성 검증 항목 선정

1, 2 1, 2, 3

태도 (Attitude)

설계 검증 단계는 설계된 RTL Code가 전체 Chip의 동작에 맞게끔 설계 된 것인지를 검증하므로, 많고 복잡한 상호 신호의 연결성을 세심하게 분 석 및 정리할 수 있는 집중력이 필요하다.

(67)

가. 작 업 명 D(Ⅰ)-3 FPGA(Field Programmable Gate Array)검증하기

나. 성취 수준 설계한 RTL Code가 System 동작에 문제가 없는지 실장 Set 환경에서 FPGA를 통해서 검증할 수 있다.

(1) FPGA Tool 선정 및 Device 종류를 설정한다. ① ② ③ ● ⑤

(2) FPGA 실장 테스트 보드(Test Board)를 제작한다. ① ② ● ④ ⑤

(3) RTL Code Compile한다. ① ● ③ ④ ⑤

(4) 시뮬레이션 하여 기능을 검증한다. ① ② ● ④ ⑤

(5) RTL Code를 Set 실장 검증한다. ① ② ● ④ ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, Logic Simulator, FPGA Compiler, FPGA Device

보조 장비 및 도구 PC, Tool Manual, Set(TV/Audio)

(68)

지식 (Knowledge)

․System level에서 Chip level로 구조 분석 능 력

․FPGA 설계 방법

4, 5

1, 3, 4, 5, 3, 4, 5

스킬 (Skill)

․FPGA Tool 사용

1, 2, 3, 4, 5 3, 4

태도 (Attitude)

FPGA 설계 검증은 반도체로 제조할 회로의 구조가 Set에서 문제가 없는 가를 검토하는 최종단계이므로 문제점들은 이 단계에서 모두 도출이 되 어야 하므로 많은 실험이 요구되며 검증 항목이 누락이 되지 않도록 분석 적인 조사, 태도가 요구된다.

(69)

가. 작 업 명 D(Ⅰ)- 4 Logic Synthesis 하기

나. 성취 수준 검증된 RTL code를 반도체 회로로 제작하기 위해 디지털 논리회로로 자 동 합성할 수 있다.

(1) Design Constraint를 작성한다. ① ② ● ④ ⑤

(2) 자동 논리 합성(Logic synthesis)한다. ① ● ③ ④ ⑤

(3) EDA Tool을 이용하여 논리 합성결과와 RTL 결과를 비교 분석 한다.

① ② ③ ● ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, Synthesis tool, Graphic tool

(70)

지식 (Knowledge)

․디지털 설계 인자에 대한 지식

․디지털 설계 방법

․디지털 논리합성에 대한 지식

1 1, 2 1, 2, 3

스킬 (Skill)

․Synthesis tool 사용

1, 2 3

태도 (Attitude)

제조를 위한 회로를 자동 합성하는 과정이므로 이전 단계의 결과와 동일 한 결과를 얻도록 정확성이 요구된다.

(71)

가. 작 업 명 D(Ⅰ)- 5 STA(Static Timing Analysis) 하기

자동 합성된 회로가 반도체 제조 후 제조상에서 변할 수 있는 소자변화 및 온도, 전원전압 변화에 대하여도 정상 동작 할 수 있도록 모든 회로의 Timing을 검증할 수 있다.

(1) Timing Constraint를 작성한다. ① ② ● ④ ⑤

(2) 설계 Margin을 부여한다. ① ● ③ ④ ⑤

(3) False path를 설정한다. ① ② ● ④ ⑤

(4) Timing Optimization & Analysis한다. ① ② ③ ● ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, STA Tool

(72)

지식 (Knowledge)

․디지털 Timing 설계 분석 능력

1, 2, 3, 4 1, 2, 3

스킬 (Skill)

․STA tool 사용

․Timing Analysis 기술

1, 2, 3, 4 4

태도 (Attitude)

설계된 회로가 여러 가지 주변 상황의 변화에 대하여 정상동작 할 수 있 도록 설계 Margin 에 대한 확보가 필수적이고, 이에 대한 상당한 정확성 이 요구되므로, 진행 단계에서의 집중력 및 정확도와 결과에 대하여 분석 적인 조사 및 태도가 요구된다.

(73)

가. 작 업 명 D(Ⅰ)- 6 Power Optimization 하기

나. 성취 수준 자동 합성하여 Timing 검증된 회로에 대하여 정상 동작 할 수 있는 범위 내에서 최대한 전력 소모를 줄이는 회로를 자동 재합성할 수 있다.

(1) Power Constraint를 작성한다. ① ② ● ④ ⑤

(2) 설계 Margin을 부여한다. ① ● ③ ④ ⑤

(3) Power Simulation한다. ① ② ● ④ ⑤

(4) 시뮬레이션 결과를 통하여 전력소모를 최적화한다. ① ② ③ ● ⑤

난이도 평균 ① ② ● ④ ⑤

주 장비 및 도구 Workstation, Power optimization Tool

(74)

지식 (Knowledge)

․디지털 Power consumption에 대한 지식

․반도체 소자 동작에 대한 이해

1, 2, 3, 4 1, 2, 3, 5 3

스킬

(Skill) ․Power Optimization tool 사용 1, 2, 3, 4

태도 (Attitude)

설계된 회로가 최적의 Power 소비 조건을 갖도록 디지털 회로를 자동 또 는 수동으로 최적화 진행하는 과정이므로, 회로 최적화 조건에 대하여 정 확한 분석이 요구된다.

(75)

가. 작 업 명 D(Ⅰ)- 7 DFT(Design For Testability)하기

나. 성취 수준 설계 완료된 회로에서 제조 시 발생할 수 있는 결함에 대하여 제조 후 검사 시 추출해 낼 수 있는 Test coverage를 높일 수 있다.

(1) Test constraint을 작성한다. ① ● ③ ④ ⑤

(2) BIST(Built In Self Test)을 설계 및 적용한다. ① ② ③ ● ⑤

(3) Scan insertion한다. ① ● ③ ④ ⑤

(4) Fault simulation & coverage를 분석한다. ① ● ③ ④ ⑤

난이도 평균 ① ● ③ ④ ⑤

주 장비 및 도구 Workstation, DFT 관련 tool

(76)

지식 (Knowledge)

․디지털 Testability에 대한 지식

․Scan Test & BIST에 대한 설계 지식

․Fault coverage에 대한 지식

1, 2, 3, 4 2, 3 4

스킬

(Skill) ․DFT 관련 tool에 대한 숙련도 3, 4

태도 (Attitude)

제조 후 회로의 결점(Fault)을 추출해 내는 확률을 높이기 위하여, 자동으 로 testability를 높이는 방법으로, tool 에 의해서 진행되는 업무이므로 tool 사용에 대한 숙련도 및 Fault 에 대한 분석력이 요구된다.

(77)

가. 작 업 명 D(Ⅰ)- 8 Test Vector Generation 하기

Testability 향상까지 완료된 회로에서 양산 검사 장비로 test 하기 위하 여 검사 장비에서 사용할 수 있는 Program의 형태로 test vector를 만들 수 있다.

(1) ATPG (Automatic Test Pattern Generator)한다. ① ● ③ ④ ⑤

(2) 검증 시뮬레이션을 한다. ● ② ③ ④ ⑤

(3) ATE(Automatic Test Equipment) 장비 Program으로 변환한다. ● ② ③ ④ ⑤

난이도 평균 ● ② ③ ④ ⑤

주 장비 및 도구 Workstation, ATPG 관련 Tool, Logic Simulator

(78)

지식 (Knowledge)

․디지털 Testability 에 대한 지식

․ATPG 에 대한 이해

․ATE Program 대한 이해

1, 2 1 3

스킬

(Skill) ․Testability 관련 tool 에 대한 숙련도 1, 2, 3

태도 (Attitude)

제조 후 회로의 결점(Fault)을 검사하기 위한 검사 패턴 및 프로그램을 자 동으로 tool에서 추출하는 과정이므로 자동 tool 에 대한 숙련도가 요구 되어 진다.

(79)

가. 작 업 명 D- 9 Document 작성하기

나. 성취 수준 디지털 회로 설계 단계에서 진행한 각 단계별 시뮬레이션 결과 및 보고

서를 정리하고, 이를 일정 양식의 문서로 만들 수 있다.

(1) 각 작업 분야별 simulation 결과를 정리한다. ● ② ③ ④ ⑤

(2) 회로 설계 보고서, Test plan을 발행한다. ● ② ③ ④ ⑤

난이도 평균 ● ② ③ ④ ⑤

주 장비 및 도구 Documentation tool