Chapter 06 박막 증착과 응용

Chapter 06 박막 증착과 응용

Deposition & Its Application

06.01 박막 증착 공정 ^개요

Introduction to Thin Film Deposition Process

06.02 박막 증착 공정 (1) – 화학 기상 증착

Deposition Processes (1) – CVD(Chemical Vapor Deposition)

06.03 박막 증착 공정 (2) – 물리 기상 증착

Deposition Processes (2) – PVD(Physical Vapor Deposition)

06.01 박막 증착 공정 개요

Introduction to Thin Film Deposition Process

박막의 용도와 증착 방법

• 박막(薄膜, Thin Film)

. 반도체 집적공정의 탄생 이후로 50 여 년이 지금까지도 여전히 박막이라는 용어가 사용되고 있는데. 끊임없이 미세화를 추구하고 있는 반도체 업계의 지난 역사와 현재, 그리고 미래 기술 동향의 관점에서 볼 때 집적공정에서 일컫는 박막은 그 두께가 어느 정도이냐 하는 점에 있어서는 매우 애매한 표현이다

. 참고 문헌^*1 에서도 박막의 두께를 “수 nm에서 수 mm의 막”이라고 매우 광범위하게 정의하여 박막의 두께를 명쾌하게 규정하는 것은 크게 의미가 없다고 판단된다

*1 “a thin film is a layer of material ranging from fractions of a nanometer(monolayer) to several micrometers in thickness” – Wikipedia

. 이 같은 이유로 박막 두께의 상한을 규정하는 것은 무의미한 일이라 여겨지지만, 미세화의 관점에서 볼 때 반대로 얼마나 얇은 막을 다룰 수 있는가 하는 점은 여전히 의미 있는 일이다

. Ch.4 산화의 마지막 부분에 이미 언급한 바 있는 여러가지 화학 기상 증착 중, 본 장에서는 다루지 않지만 원자층 증착(ALCVD 혹은 ALD ; Atomic Layer CVD) 방법을 사용하여 몇 개 원자층 정도에 지나지 않는 극히 얇은 막을 얻는 것이 가능하며, 이러한 공정 방법을 통해 실제로 원자 단층 수준의 아주 얇은 막을 집적공정에 적용하고 있는 것이 오늘날 박막 증착 기술 수준이다

• 집적공정에 있어서 전기적 용도에 따른 박막 구분

1) 전도성 물질(Conducting) 박막, 2) 절연성 물질(부도 물질 ; Dielectric) 박막, 3) 보호막(Passivation Layer) 등으로 나누어 생각해 볼 수 있다

• 공정 방법에 따른 분류

. 집적공정에서 사용하는 박막 증착 방법은 크게 나누어서 아래의 4 종류를 들 수 있다

1) CVD(Chemical Vapor Deposition). 2) PVD(Physical Vapor Deposition)^*2, 3) Plating, 4) Evaporation 등으로 분류할 수 있다

^*2 CVD가 반응물 간의 화학 반응을 이용한 화학적 증착 방법인 것에 대해 PVD를 ‘물리 기상 증착’이라고 다소 어색한 번역을 하는데, 제조 현장에서는 이런 용어를 잘 사용하지 않는다

. 박막 증착 시 흔히 사용하는 CVD 공정 ☞ Table 6S.2 ☞ II.5.1 in p114-120 1) APCVD(Atmospheric Pressure CVD)

2) LPCVD(Low Pressure CVD) 3) PECVD(Plasma-Enhanced CVD) ^*3 4) ALCVD(Atomic Layer CVD)^*4

*3 PACVD(Plasma-Assisted CVD)라고도 부른다

*4 3), 4)를 조합한 PEALCVD 방법도 있다

박막의 용도와 증착 방법 (계속)

• 전도성 박막

. 가장 흔하게 사용되는 전도성 박막 재질 중의 하나로서 다결정 Silicon(Polycrystalline Silicon)^*1이 있다 ^*1 간단히 줄여서 Polysilicon으로 부르고 Poly-Si으로도 표기)

. 다결정 Poly-Si의 용도^*2 ☞ 5장 1.4.3 in p200-202 1) MOSFET 구조의 Gate 전극(Polycide)에서의 하부 층 2) MLM(Multilevel Metallization)에서의 전도층

3) 상층 배선과 Transistor의 얕은 접합(Shallow Junction)을 연결해 주는 접촉 재료(Contact Material) 등으로 쓰인다

^*2 본 과목이 집적공정을 학습하는 것을 주된 목표로 삼는 만큼 박막의 용도에 대해서 상세히 다루기보다는 공정 방법에 더욱 중점을 둔다

. Poly-Si은 사용 목적에 따라 비저항(Resistivity)을 줄이기 위해 흔히 Boron, Phosphorus, Arsenic 등 이종 원소를 첨가하여 사용하기도 하는데, Doping을 위하여 증착 후 확산이나 Ion Implantation의 방법을 활용하여 Doping하며, 때로는 증착 중에 이종 원소를 같이 첨가(in-situ Doping)하기도 한다

. 이 장에서 상세히 다룰 공정은 아니지만 확산 현상을 응용하여 만드는 MOSFET 구조의 Gate 전극 재료인 Silicide^*3는 일반적으로 매우 널리 쓰이는 전형적인 전도성 박막인데, Gate 하부에 있는 Gate 산화막(Oxide) 과의 접촉 시에 나타나는 막의 불안정성을 해소하기 위해 Gate 산화막과의 사이에 완충막으로서 Doping된 Poly-Si(흔히 줄여서 “Doped-Poly”라고 부름)을 먼저 증착하고 그 위에 금속과 Silicon 화합물인 Metal Silicide를 증착하게 된다 이러한 구조를 Polycide( = Polysilicon + Metal Silicide)라고 부른다 ☞ Figure 6S.1 & 6S.2

^*3 금속과 Silicon의 화합물을 총칭하는 표현으로서 금속의 종류에 따라 다양한 재료가 사용된다 ☞ 표 8.2 in p369

. 집적공정에서 사용되거나 평가된 Silicide에는 가장 오랫동안 사용되었던 WSi2(Tungsten Silicide)를 비롯하여 집적공정에서의 목적과 용도에 따라 TiSi2(Titanium Silicide), TaSi2(Tantalum Silicide), CoSi2(Cobalt Silicide), MoSi2(Molybdenum Silicide), PtSi(Platinum Silicide), HfSi2(Hafnium Silicide), ZrSi2(Zirconium Silicide) 등 다양한 종류의 Silicide를 사용한다 ☞ Figure 6S.2, 5장 1.4.4 in p203, 8장 2.2 in 370-371

*3 C. Y. Ting, “Silicide for Contacts and Interconnects,” IEDM Tech. Dig., 110 (1984)

Figure 6S.1 Gate Metallization의 예 – Polycide S/D 형성 공정의 순서와 구성 박막^*3

Polysilicon

Polysilicon Spacer

SiO

SiO

Gate Oxide

Silicide Metal

n

n

Polycide

Contact Barrier Layer

Glass Aluminum (c) Silicidation Anneal

(d) Removal of Metal Layer (b) Spacer Oxide Formation

(e) ILD Dep. & Interconnection

(a) Gate Poly-Si Dep.

박막의 용도와 증착 방법 (계속)

• 절연성 박막의 용도

. 절연성 증착 산화막의 용도 – 열 산화막과 마찬가지로 증착 산화막도 전도층 간의 절연의 목적으로 가장 많이 쓰이지만, 그 외에도 아래에 언급한 것처럼 매우 다양한 목적으로 쓰인다 ☞ 5장 1.4 in p194-196

1) 전도층 간 절연막(ILD ; Interlayer Dielectric)

2) Ion Implantation 시의 선택성을 위한 Mask

3) 특정 박막에 포함된 Dopant나 이종 원소(들)에 대한 확산 방지막(Diffusion Barrier)

4) Buried Oxide와 같이 불순물을 모으는 목적(Gettering)으로 쓰이는 절연막

5) 완성된 집적회로의 수분 침투나 물리적 손상을 막아주는 보호막(Passivation)

6) 집적공정 중 단차(Step)가 크게 발생한 부분을 평탄화(Planarization)^*2하기 위한 목적으로 쓰이는 Doped Glass^*3

e.g. PSG(Phosphosilicate Glass, P-Doped Glass), BPSG(Boro-Phosphosilicate Glass) 등 ☞ Figure 6S.3 & 그림 5.3 in p198

*2 평탄화의 필요성을 이해하기 위해서는 집적공정 전체를 이해해야 하지만, 이 학과목의 목적이 집적공정을 학습하는 것이 아니므로 Copper의

Patterning을 위한 상감 공정(Damascene)을 다루면서 조금 더 상세히 설명하기로 한다

*3 대부분 집적공정에서 절연의 목적으로 사용하는 산화막 재료는 규소의 비정질 산화물로서 비결정성 때문에 흔히 집적공정에서 “Glass”라고 부른다

유리(Glass)가 대표적인 비정질 물질이기 때문에 비정질 산화막의 별칭이 되었음, 또한 유리의 주된 원소가 Silicon이기도 함 ☞ Ch.4 산화물(막)의 구조

*1 S. M. Sze(Editor), “VLSI Technology (2nd Ed., McGraw-Hill),” pp479 (1988)

Figure 6S.2 Tantalum Silicide Gate와 접합의 TEM 사진^*1

박막의 용도와 증착 방법 (계속)

• 절연성 박막의 용도

. 절연성 질화막^*1의 용도 ☞ 5장 1.4.2 in p199-200

질화막은 산화막 만큼 다양하게 쓰이지는 않지만, 매우 유용하게 사용되는 박막 중 하나로서 보통 700 - 900 °C에서 증착되며 다음과 같은 용도로 사용된다

^*1 ‘질화막’이라고 할 때에 특별히 다른 언급이 없는 한 산화막과 마찬가지로 일반적인 의미가 아닌 Silicon의 질화막 Si3N4를 의미

1) Gate 절연막

- O/N(Oxide/Nitride)의 이중 구조

- Silicon Oxide만으로 절연막을 삼기에는 두께가 너무 두꺼워져 미세화에 따른 소자 특성을 만족시키기 어려운 경우 유전율이 상대적으로 높아 절연막의 두께를 낮출 수 있는 Silicon Nitride와 조합된 이중 구조를 사용

e

e

2) Capacitor 축전막(Capacitor Dielectric) - O/N/O(Oxide/Nitride/Oxide ) 3층 구조

- 절연막의 두께를 얇게 형성할수록 미세화에 따른 DRAM Capacitor나 Flash Memory의 Gate 특성을 만족시킬 수 있는데, 상대적으로 유전율이 낮은 Oxide만으로는 요구되는 두께를 맞출 수 가 없는 경우 유전율이 높은 Nitride를 활용하여 3중 적층 구조를 사용하는 것이 4 Mbit DRAM(0.8 mm, 80년대 후반) 이후부터 일반화된 경향

3) 보호막(Passivation Layer)

- PECVD 공정으로 200 -350 °C의 낮은 온도에서 증착되는 Nitride는 Aluminum이나 금 등 융점이 낮은 재료를 배선 재료로 사용한 경우 이들 배선층 위(배선층 형성 후)에 사용 가능 - 질화막은 Sodium 원소들(Na, K 등)에 대한 확산 방지막 역할을 하며, 내수성, 내산화성 등의 특징을 지닌다

*2 A. C. Adams and C. D. Capio, “Planarization of Phosphorus-Doped Silicon Dioxide,” J. Electrochem. Soc., 128, 423 (1981) Figure 6S.3 1100 °C, 20 mins, 증기 분위기에서 열처리한 PSG^*3 Film의 SEM 사진들^*2 (10000 x)

*3 PSG; Phosphorus-Doped Silicate Glass

(a) No Phosphorus (b) 2.2 wt % P

(c) 4.6 wt % P (d) 7.2 wt % P

06.02 박막 증착 공정 (1) – 화학 기상 증착

Deposition Processes (1) – CVD(Chemical Vapor Deposition)

박막 증착 공정 - Chemical Vapor Deposition

• 증착 공정 방법

. 집적공정에서는 앞서 언급한 것처럼 크게 4 종류의 증착 방법을 사용하는데, 4) Evaporation은 집적 제조 공정에서는 다른 증착 방법에 비해 많이 사용하지 않는 공정 방법이다 1) CVD(Chemical Vapor Deposition), 2) PVD(Physical Vapor Deposition), 3) Plating^*1, 4) Evaporation^*1

^*1 엄밀하게 구분하자면 Ion Plating이나 Evaporation은 PVD의 영역에 속한다

Chemical Vapor Deposition

• CVD 공정의 개요와 특성

. 반응기(Chamber) 내에 화학 반응을 일으키는 기체를 흘려 넣어 반응에 의해 생성된 고체 생성물을 기판(모재) 위에 덮는 공정 방법이다 ☞ Figure 6S.5

. 집적공정에서 가장 많이 사용하는 증착 방법으로서 원료에 따라 화학 반응을 이용하여 Poly-Si, 산화막, 질화막 등 다양한 박막을 얻을 수 있는 장점이 있다 ☞ Table 6S.1 ☞ Table II-9 in p116 또한, 유동성이 높은 기체로부터 상 변화(기상→고상)를 이용하므로 PVD에 비해 박막의 피복성 (Step Coverage)이 우수하며, Throughput(생산성)이 높고, 저온 공정이라는 장점이 있다

. 앞서 언급한 것처럼 특히 산화막의 경우에는 기판의 Silicon 소모 없이도 산화물 박막을 얻을 수 있다는 것이 열 산화막과 구별되는 특징인데, 더 이상 열 산화막을 키울 수 없는 조건에서도 산화막을 얻을 수 있으므로 집적공정 중 산화물 박막이 필요한 경우 매우 유용한 공정 방법이다

. 공정 조건(분위기)

- 기상 반응에 의한 증착 속도는 공정 온도와 압력, 기체의 농도와 유속(Flux), 기체의 체류 시간 등에 의존하게 되며, 실제로 공정 온도는 100 - 1000 °C, 압력은 상압(1 atm)에서 수십 Pa( ~ 10^-4 atm)에 이르기까지 매우 넓다 (온도↑, 압력↑, 농도↑, Flux↑, 체류 시간↑ → 증착 속도↑)

☞ Figure 6S.4, 그림 5.21 in p201

- 화학 반응 Energy 원은 열(Thermal CVD), Photons(Photochemistry by Laser ; Photo CVD), Glow Discharge(Plasma-Enhanced CVD) 등으로 다양하다

생성물(Product) 반응 물질 및

화학 반응 증착 온도

Silicon Dioxide (SiO

)

SiH

+ CO

+ H

SiCl

H

+ N

O

SiH

+ N

O SiH

+ NO SiH(OC

H

)

SiH

+ O

850 - 950 850 - 950 750 - 850 650 - 750 650 - 750 400 - 450 Silicon Nitride (Si

N

) SiH

+ NH

SiCl

H

+ NH

700 - 900 650 - 750 Plasma Silicon Nitride SiH

+ NH

SiCl

H

+ NH

200 - 350 200 - 350 Plasma Silicon Dioxide SiH

+ N

O 200 - 350

Polysilicon SiH

575 - 650

Table 6S.1 절연막과 다결정 규소막을 얻을 수 있는 각종 화학 반응^*2

*2 & 3 S. M. Sze(Editor), “VLSI Technology (2nd Ed., McGraw-Hill),” pp235 & pp243 ,1988

Figure 6S.4 Polysilicon의 증착 속도에 미치는 농도와 온도의 영향^*3

10 20

Partial Pressure of Silane (Pa)

698 °C

674 °C 656 °C

628 °C

D ep . R a te (n m /m in )

80

60

40

20

0

Chemical Vapor Deposition

• CVD 공정의 원리 ☞ 5장 1.1 in p174-176

. 증착 과정은 크게 아래와 같이 두 과정으로 나누어 볼 수 있다 ☞ Figure 6S.5 & 그림 5.1 in p174 1) 기상 반응 과정 ☞ 5장 1.2.3 in p178

반응물이 기판 표면까지 전달, 기상(Vapor/Gas Phase)에서 이루어지는 일련의 과정, ① - ③

2) 표면 반응 과정 ☞ 5장 1.2.2 in p177-178

기판 표면에 도달한 기체의 기판 위 확산, 고상으로 상변화를 하며 박막이 형성되는 과정, ④ - ⑥

. 기상 반응 과정(Gas Phase Process) ① 반응 기체의 Chamber 내 유입

② 기상 반응(불균질 반응 ; Heterogeneous Reaction)

기판 표면이 아닌 기상에서 반응 기체가 먼저 반응하며 부산물을 생성시키는 과정으로, 공정 중 오염원이 되는 입자(Particle), 박막 내 결함(Defect)을 형성시키는 원인이 되는 반응

③ 기판 위로 반응물 기체가 확산(Diffusion)되는 과정

. 표면 반응 과정(Surface Process) ④ 반응물 흡착(Adsorption) 과정

⑤ 흡착된 기체 원자들의 기판 상 표면 확산(Surface Diffusion) ⑥ 반응에 의한 박막 형성(핵 생성 ; Nucleation)과 성장(Growth)

위의 과정과 동시에 반응 부산물의 탈착(Desorption)과 미반응 기체 배출(Convective Flow & Exhaust) 등의 과정도 동시에 진행

Figure 6S.5 화학 증착 공정의 모식도

Chemical Reaction 반응

Gas-Solid Interface 계면 혼합 반응물

Reactant Mixture

기상 반응 Gas Phase Diffusion

흡착

Adsorption 탈착

Desorption

①

②

③

④ ⑤

⑥

반응 기체 대류 및 배출 Convective Flow & Exhaust

불균질 반응 Heterogeneous Reaction

균질 반응 Homogeneous Reaction

표면 반응 Surface Diffusion

핵 생성 및 성장 Nucleation & Film Growth

박막 증착 공정 - Chemical Vapor Deposition (계속)

Chemical Vapor Deposition

• 온도 제어와 반응 용기 설계의 중요성

. 온도-증착 속도(log)의 일반적 상관관계는 대체로 온도가 높을수록 증착 속도도 증가하는 경향을 보이지만, Tc를 경계로 온도에 따른 증착 속도의 기울기가 변화하는 것을 볼 수 있다

. Tc 우측 영역을 (표면) 반응 속도 지배 영역(Surface Chemical Reaction Rate-Limited Region)이라고 부르는데, 반응 물질이 표면에 도착하는 속도가 표면의 화학 반응의 속도보다 빨라서 전체 반응 속도가 표면에서의 반응 속도에 의해 지배를 받는 영역이며, 이 영역에서는 반응 속도가 온도에 민감하게 변화하므로 반응기의 정확한 온도 제어가 매우 중요하다 ☞ 5장 1.2.2 in p177-178

. Tc 좌측 영역은 질량 이동 속도 지배 영역(Mass Transport-Limited Region)이라고 부르는데, 반응 온도가 충분히 높아 반응 속도가 빠르기 때문에 전체 반응 속도는 표면으로 반응 물질이 전달되는 속도에 의해 지배를 받게 되므로, 이 경우 두께나 막질이 균일한 박막을 얻기 위해서는 반응 물질이 Wafer의 전 표면에 걸쳐 고르게 전달되도록 반응기를 설계하는 것이 대단히 중요하다 ☞ 5장 1.2.3 in p178

. Figure 6S.7은 Figure 6S.6의 양상과 유사한 Polysilicon 증착의 실례(실험 결과)를 예시 하고 있는 바, 낮은 공정 압력(1.3, 2.7 Pa) 에서는 온도 증가에 따른 증착 속도 증가 양상이 반응 속도 지배 Mode에서 질량 이동 속도 지배 Mode로 변화하는 것을 확인할 수 있다

. Figure 6S.7에서 8.0 Pa 이상의 분압에서는 Figure 6S.6의 결과와 같이 고온에서도 질량 이동 속도 지배 영역이 나타나지 않는데, 이것은 해당 압력(8.0 ~ 22.7 Pa) 에서는 반응물 농도가 충분히 높아서 질량 이동 속도가 전체 증착 속도에 영향을 주지 않을 만큼 원활하다는 것으로 해석

Figure 6S.6 증착 속도의 온도 의존성

D ep . R a te (l o g )

Homologous Temp. (1/T, K

) 표면 반응율속 영역

Reaction-Limited 물질 전달율속 영역

Mass-Transport-Limited

1/T

*1 S. M. Sze(Editor), “VLSI Technology (2nd Ed., McGraw-Hill),” pp240, 1988

박막 증착 공정 - Chemical Vapor Deposition (계속)

Figure 6S.7 분압 변화에 따른 Poly-Si 증착 속도의 온도 의존성^*1

1000/T (K

)

lo g D ep . R a te (n m /m in )

1.00 1.05 1.10 1.15

Total Pressure ; 33.3 Pa 22.7 Pa 16.0

2.7 8.0

1.3 10

100

0

≈

700 650 600

Temperature (°C)

물질 이동율 지배 영역 Mass-Transport-Limited

물질 이동에 구애 받지 않을 만큼 충분한 압력 Pressure is high enough not to limit

the mass transport.

Chemical Vapor Deposition

• 화학 반응

. 대표적으로 Polysilicon, Silicon Dioxide(SiO2), Silicon Nitride(Si3N4) 등의 집적공정에서 널리 쓰이는 박막을 얻을 수 있는 화학 반응은 아래와 같다

Polysilicon (575 -650 °C) ;

Oxide (400 -450 °C) ;

(850 -900 °C) ; SiCl₂H₂ (g) + 2N₂O (g) → SiO₂ (s) + 2N₂ (g) + 2HCl (g) (6S.3)

Nitride (400 -450 °C) ;

• CVD 공정의 분류

. Table 6S.2는 몇 가지 서로 다른 관점에서 본 CVD 공정의 대략적인 분류를 정리하였다

분류 기준 공정 명 특징

공정 압력

APCVD . 상압 공정이므로 반응기 진공 관련 Pump 및 Load Lock 불필요, 장치가 단순함 . 오염에 취약, 잦은 세정 필요

LPCVD . 2.5 x 10^-3 ~ 10^-4 atm 저압에서 공정

. 반응 기체를 적절히 선택하여 다양한 종류의 박막 형성 가능 . 막질 조성 균일도, 두께의 균일도 우수

열(Energy) 원

Thermal CVD . 반응기에 유입된 기체의 분해, 박막의 증착에 열원을 이용하는 공정

. 열원으로는 High-Intensity Lamp, RF Induction(RF 유도 전류), 또는 전기 저항 이용

PECVD . 반응기에 유입된 기체에 전장을 걸어 Plasma를 형성하여 박막을 증착 . Thermal CVD에 비해 상대적으로 저온에서 박막 증착 가능

Photo CVD . Energy 원으로 Laser, 또는 자외선의 Photo Energy를 이용하는 증착 방법

원료 물질 MOCVD . 반응물로 금속 유기 화합물(Metal Organic Compound)를 사용하는 공정 방법의 총칭 Table 6S.2 CVD 공정법의 3 가지 관점에 따른 분류

반응 기체 화학식 위험 인자

Ammonia NH

독성, 인화성

Argon Ar 비활성(안정)

Arsine AsH

독성

Diborane B

H

독성, 인화성 Dichlorosilane SiCl

H

독성, 인화성

Hydrogen H

인화성

Hydrogen Chloride HCl 부식성, 독성

Nitrogen N

비활성(안정)

Nitrogen Oxide N

O 산화성

Oxygen O

산화성

Phosphine PH

독성, 인화성

Silane SiH

독성, 인화성

Table 6S.3 CVD 공정에 많이 쓰이는 기체의 유해성^*1

*1 S. M. Sze(Editor), “VLSI Technology (2nd Ed., McGraw-Hill),” pp239, 1988

박막 증착 공정 - Chemical Vapor Deposition (계속)

Chemical Vapor Deposition

• 압력에 따른 공정 방법의 분류

1) APCVD ☞ Figure 6S.8 & 그림 5.6 in p180, 5장 1.3.1 in p179-180

. 상압(1 atm), ~ 400 °C 에서 이루어지는 CVD 공정으로서 초기 집적공정에서 많이 사용되던 방법인데, 상압에서 막을 증착하므로 저압 공정(LPCVD)에 비해 상대적으로 공정 온도가 낮으며, 열원으로는 High-Intensity Lamp, RF Induction(RF 유도 전류), 또는 전기 저항 등을 사용

. Throughput(생산성)은 높지만 상압에서 공정을 진행하므로 Wafer의 오염에 주의해야 하고, 공정 결과에 대한 평가에서는 두께 균일도(Within-Wafer, Wafer-to-Wafer 등)가 관건 (장비가 기체의 높은 유동 속도를 통해 반응물에 노출되므로 주기적 세정이 자주 필요)

. 낮은 균일도, Wafer와 장비가 오염에 쉽게 노출되는 단점, 잦은 세정 필요에 따른 장비의 Idling이나 Down Time의 문제 등의 여러가지 공정과 장비의 단점으로 최근 들어서는 잘 사용하지 않는다

2) LPCVD ☞ Figure 6S.9 & 그림 5.9 in p182, 5장 1.3.2 in p181-183

. 낮은 압력 (30 - 250 Pa = 3 x 10^-4 - 2.5 x 10^-3 atm)에서 Poly-Si, Silicon Dioxide(SiO2), Silicon Nitride(Si3N4) 등의 박막 형성용 CVD 공정으로서 가장 보편적인 증착 공정이며, 공정 온도는 반응 재료와 생성막의 종류에 따라 300 - 900 °C의 비교적 넓은 온도 범위에서 이루어진다

. 두께와 막질의 조성 균일도가 AP에 비해 우수하고, Batch Process로서 많은 양의 Wafer를 한번에 처리 하기에 유리하며, Wafer의 직경을 용이하게 Scale-up할 수 있다 (이 공정은 4 inch 직경으로부터 현재 300 mm 직경의 Wafer까지 처리하는 장비가 이미 개발되어 생산성이 검증된 가운데 널리 활용되고 있음)

. 저압 공정이므로 증착 속도가 늦은 것이 단점이며, Polysilicon, Silicon Dioxide(SiO2), Silicon Nitride(Si3N4) 같은 생성물을 얻기 위해서 사용하는 반응물에 독성이나 부식성, 인화성이 강한 재료를 써야 하는 것이 단점 ☞ Table 6S.3 (제조 현장에서 이들 독성 기체 공급 용기들은 공정에 사용 중에도 별도로 분리된 공간에 보관)

*1 & 2 S. M. Sze(Editor), “VLSI Technology (2nd Ed., McGraw-Hill),” pp236, 1988

*3 “Hot Wall”은 반응실을 가열하는 방식의 장비 기능을 뜻함 cf. “Cold Wall” 장치에서는 Wafer만 가열하고 반응실은 가열하지 않음

Figure 6S.8 연속 공정 APCVD 증착 장치 개략도^*1

Nitrogen

(Curtain) Nitrogen

(Reactants) Gas

Conveyor Belt Heater

Exhaust

Wafer

Figure 6S.9^*2 LPCVD(Hot Wall,^*3 Reduced Pressure) 증착 장치 개략도

Quartz Tube Pressure

Sensor

Gas Inlet (Reactants)

Furnace

Exhaust

Load Door

Wafer

박막 증착 공정 - Chemical Vapor Deposition (계속)

Chemical Vapor Deposition

• 압력에 따른 공정 방법의 분류

. 화학 반응에 필요한 Energy원으로 열 Energy를 사용하되 Plasma에 의한 Energy를 동시에 이용하여 열역학적으로 화학 반응이 일어나지 않는 저온에서도 반응에 의한 증착막 형성이 가능하며, 반응이 가능한 온도라고 하더라도 반응 속도가 늦은 경우 Plasma의 사용으로 반응 속도를 증가시킬 수 있다

. 열 CVD에 비해 광범위^*1 물성의 박막을 형성할 수 있으며, 낮은 온도에서 증착이 가능하므로 열 이력의 제한을 받는 조건에서 증착이 가능하다는 점도 열 CVD와 차별화된 장점

예를 들어, SiO2 증착용 SiH4 /N2O 열 CVD 공정은 750 - 850 °C이나 ☞ Table 6S.1 PECVD 공정으로 이를 400 °C까지 낮출 수 있는데, 이 공정은 실제로 Al, Au 등의 저융점 금속이 배선 재료로 사용된 경우 배선 공정 후 보호막을 덮기 위한 저온 공정으로 사용

*1 화학정량적 SiO2 막의 조성을 임의로 변화시켜 SiO2-x의 Silicon-Rich Oxide 증착 가능

. 증착의 기본 원리는 대부분 Thermal CVD의 경우와 유사하지만, Plasma 내의 Energy State가 높은 전자들과 비탄성 충돌(Inelastic Collision)에 의해 반응 기체가 활성화된다는 점이 큰 차이점이다

. 장비는 Plasma 발생 방법에 따라 여러가지로 분류될 수 있는데 RF 전원을 반응기와 전기적으로 Matching, 밀도 10⁹ - 10¹⁰/cm³의 Glow Discharge를 이용한 장치를 사용하는 것이 보편적

☞ Figure 6S.10 & 그림 6.10 in p183

. Figure 6S.10과 같은 방사형(Radial Flow)의 기체 흐름을 이용한 반응기의 경우, 반응기의 크기에 제한이 있으며 따라서 직경이 큰 Wafer의 공정에 불리하다는 점, 상부로부터 낙하 가능성이 있는 오염 물질에 대해 취약하며, 반응기의 구조 상 Wafer를 개별적으로 장/탈착 해야 한다는 점 등이다

. 개선된 구조의 장비 모식도를 Figure 6S.11에 나타내었는데, Wafer뿐 아니라 반응기의 벽까지 가열하는 “Hot Wall” 방식으로 Wafer가 기체의 흐름에 대해 평행한 방향으로 세워져 있으며, 흑연(Graphite)나 Aluminum으로 만들어져 교대로 늘어선 여러 개의 전극이 전원부와 연결되어 전극 간 Glow Discharge를 발생시킨다

. 이 방식의 장점은 많은 Wafer를 수용할 수 있으며, Figure 6S.10의 Radial Flow 방식에 비해 오염의 위험이 적다는 장점이 있지만, 전극 Assembly가 장착되는 동안 오염의 위험이 있고 여전히 Wafer를 개별적으로 장/탈착해야 한다는 점이 취약점이다

Figure 6S.10 Radial Flow/Parallel Plate PECVD 증착 장치 개략도^*2

☞ Figure II-50 in p117

RF Input Glass

Cylinder

Heated Holder Gas Inlet

(Reactants)

Exhaust

Gas Inlet (Reactants) Aluminum

Electrodes

Plasma (Glow Discharge) Wafer

*2 & 3 S. M. Sze(Editor), “VLSI Technology (2nd Ed., McGraw-Hill),” pp237, 1988

Figure 6S.11^*3 Hot Wall PECVD 증착 장치 개략도

Quartz Tube Pressure

Sensor

Gas Inlet (Reactants)

Furnace

Exhaust

Load Door

Wafer

Graphite Electrode

RF

박막 증착 공정 - Chemical Vapor Deposition (계속)

06.03 박막 증착 공정 (1) – 물리 기상 증착

Deposition Processes (1) – PVD(Physical Vapor Deposition)

Physical Vapor Deposition

• PVD 공정의 개요와 특성

. 화학적 증착 방법인 CVD에 대하여 화학 반응이 아닌 물리적 기구(機構)에 의해 기판 위에 박막을 증착하는 공정을 PVD(물리 기상 증착 ; Physical Vapor Deposition)라고 부른다

. 증착 과정은 증착 대상 재료의 1) 증기화(Vaporization), 2) 증착 재료의 이동, 3) 기판 상 증착의 세 단계로 나눠 볼 수 있는데, 이러한 과정들이 화학 반응에 기인한 것이 아니므로 ‘화학적’(Chemical)이라는 용어와 대별되는 ‘물리적’(Physical)이라는 표현을 쓰지만, 학문적 구분이 굳이 필요하지 않은 제조 현장에서는 PVD 중에서 가장 널리 사용되는 공정인 Sputtering 공정을 PVD를 대신하는 용어로 사용하는 것이 일반적이며, CVD를 자주 언급하는 데 반해 굳이 PVD라는 표현은 잘 쓰지 않는다

. 재료를 증기화시키는 방법에 따라 1) Evaporation, 2) Sputtering, 3) Ion Plating 등의 공정으로 분류할 수 있는데, 오늘날 집적공정에서는 Sputtering 공정을 가장 널리 사용한다

Evaporation

• Evaporation 공정의 개요와 특징

. 장치 상으로나 공정 상으로 가장 간단한 형태의 PVD 방법이며, 증착의 원리는 고상(Solid)의 증착 대상 기판 위에 증착 재료의 기상(Gaseous Phase)의 분위기를 형성하되 기상 재료의 온도가 고상보다 높게 만들어 주어 기상의 재료가 기판 위에 응축되며 박막이 증착되는 원리인데, 재료를 기화하는 가열 방법에 따라 여러가지 방식이 있다

. 병행(동시) 기화에 의한 증착(Coevaporation, Codeposition)

단일 원소의 순수한 재료 외에 Evaporation Source를 복수로 장착하여 둘 이상의 원소가 포함된 합금이나 화합물의 증착이 가능하나, 서로 다른 재료의 기화 속도(Evaporation Rate) 의 차이를 고려해야 하므로 정확한 조성의 조절이 어렵다

. 상대적으로 장치와 공정 방법이 간단하므로 Sputtering보다 공정 비용이 저렴하여, 제조 현장뿐만 아니라 실험실 수준의 공정에도 많이 이용된다

. Sputtering보다 훨씬 낮은 공정 압력^*1을 활용하므로 기체 상태의 원자나 분자가 증착막에 포함(Entrapment)될 가능성이 작다

^*1 전자가 발생 장치(E-Beam Generator)로부터 증착 대상 재료(Target)에 도달할 때까지 방해를 받지 않아야 하므로, 예를 들어 EBPVD 장치의 경우 Chamber 내 공정 압력을 ~7.5 × 10⁻⁵ Torr ( = 10⁻² Pa) 이하까지 낮춰주어야 한다

박막 증착 공정 - Physical Vapor Deposition

Evaporation

• Evaporation 공정의 열원

. 증착 대상 재료를 기화시키기 위해서는 높은 온도를 필요로 하는데, 가열 방법은 대상 재료의 특성(특히, 융점)에 따라 다음과 같이 구분하여 사용한다 1) 전기 저항을 이용한 가열 (Resistive Heating)

2) 유도 전류나 RF(Radio Frequency)를 이용한 가열 (Inductive Heating)

3) 전자 조사(Electron Gun)를 이용한 가열(E-Beam Evaporation) ☞ Figure 6S.12 & 그림 5.57 in p247 ☞ Figure II-59 p125 4) Laser를 이용한 가열

. 전기 저항을 이용하는 방법은 많은 열량을 얻기 어려워 Throughput이 낮으므로 사용에 제한이 있지만, Aluminum 과 같이 융점이 낮은 금속은 모든 열원을 모두 쓸 수 있다

. 내화성 금속^*1(Refractory Metals)과 같이 융점이 매우 높은 전이 금속(Transition Metals)들과 반도체에서 많이 사용하는 귀금속 중의 하나인 금(Au)은 일반적으로 Electron Gun을 이용한 가열 방법을 가장 많이 사용하는데, 증착 공정 후 발생할 수 있는 Radiation에 의한 손상 때문에 이를 완화시켜 주기 위한 후속 열처리가 필요하나 Sputtering과 비교해서 E-Gun을 이용한 증착은 공정 압력이 매우 낮으므로 Entrapment 등의 결함이 발생할 가능성이 낮기도 하지만 발생하더라도 후속 열처리에 의해 제거가 용이하다

^*1 Tungsten(W), Molybdenum(Mo), Titanium(Ti), Tantalum(Ta) 등 Chapter 1에서도 언급한 바와 같이 오늘날 반도체 산업에서 사용되는 재료는 주기율표 전반을 통해 매우 넓은 영역을 차지한다

박막 증착 공정 - Physical Vapor Deposition (계속)

Material Evaporated

Heated Region

Target Material Water-Cooled Holder

Filament Magnetic Field

(Outward)

E-Gun (E-Beam Generator)

Figure 6S.12 EBPVD 장치 개략도

Sputtering

• Sputtering(Sputter Deposition) 공정의 개요와 특징

. Section 3.1 Scale-Down & Evolution of Etching Process(미세화와 식각 기술의 진보) 편에서 언급한 것처럼 반도체에서 이용하는 Plasma는 Glow Discharge 영역이다 ☞ Figure 3S.13 ☞ Figure II-54 in p121

. Sputtering에서도 마찬가지로 이 영역의 Plasma를 이용하는데, Plasma 발생을 위해 가해진 전기장은 Plasma 내에 형성되지는 않지만, 음극(Cathode)과 어느 정도 거리를 유지하며 Glow Discharge 영역을 형성하고 있는 영역에 존재하는 Sheath(Dark Space)에 존재한다 - Sheath 영역의 거리에 따른 전압의 기울기 ☞ Figure 3S.12

. Cathode Sheath 부근에 존재하는 양성 입자(Cation)가 Sheath에 존재하는 Potential(전위차)에 의해 가속되어 Cathode를 때리게 되는데, 이 현상이 바로 Sputtering이다

. Sputtering은 큰 Energy를 가진 입자(Ion)가 재료의 표면을 때릴 때 표면에서 입자들이 일부 분리되는 현상을 의미하는데, 이를 이용하여 증착할 물질로 만들어진 ‘Target’을 충분한 Energy를 지닌 Ion으로 가속하여 때림 (Bombardment)으로써 증착 재질의 원자가 Target에서 분리, 대상 기판 상에 내려 앉아 박막을 형성하게 된다

. Sputtering 공정의 장∙단점

- 막 두께 조절이 상대적으로 용이하며 대면적, 균일 및 조성의 박막 증착 가능

- 입사하는 Ion의 Energy가 Target 재료의 표면 결합 Energy보다 더 크도록 조절이 가능하므로 합금을 포함한 모든 금속 재료, 반도체, 절연 물질 등 모든 재료를 사용하여 증착이 가능 - Target 자체에서 사전 조성 조절이 가능하다

- 비교적 빠른 속도의 증착이 가능하므로 생산성(Throughput) 측면에서 유리

단점)

- 증착 효율 ↓ (Target 물질 소모 대비 증착량)

- Energy를 가진 입자에 의해 박막의 손상이 있을 수 있으며,

- Step Coverage의 한계로 인하여 Trench, Contact Hole 등 Aspect Ratio가 큰 깊은 구멍과 같은 형상의 경우에는 CVD 공정 이상의 Conformality를 기대하기 어렵다

박막 증착 공정 - Physical Vapor Deposition (계속)

Target (Cathode)

Substrate(Anode) + + -

- Plasma

Working Gas

Power supply Vacuum

Chamber

Vacuum Pump - + - +

Sheath

Figure 6S.13 Sputtering의 기본적 구성 요소와 원리

Sputtering

• Sputtering 증착 과정

1) 증착 대상 재료(Target Material, 고체 상태)의 증기화(Vaporization, 기체 상태) 2) 증기화된 입자(기체 상태)의 기판으로의 이동

3) 기판에서의 응착(Condensation to Solid)

4)기판에서의 증착 물질의 핵 생성(Nucleation)에 이은 성장(Growth)

. 위의 과정들은 증착을 위해 화학 반응이 필요한 CVD와 달리 모두 물리적으로 일어나는 현상만을 이용하기 때문에 CVD에 대해 PVD라고 부른다^*1

^*1 뒤에 언급할 Reactive Ion Sputtering/Evaporation이라고 불리는 Sputtering/Evaporation 방법에서는 일부 화학 반응을 이용하는데, 이 증착법들에서도 증착을 위한 과정 대부분은 여전히 물리적 현상을 응용하고 있다

. 기판과 Target 물질 사이의 화학 반응을 제어하기 위해 보편적으로 반응성이 없는 비활성 기체를 주로 사용하는데 Argon(Ar)을 가장 많이 사용하지만, Reactive Sputtering이 아닌 경우 그 외에 Helium(He), Krypton(Kr), Xenon(Xe) 등을 쓰기도 한다 ☞ Figure 6S.14 ☞ Figure II-55 in p122

• Sputtering Yield(효율)

. Sputtering 과정의 효율을 정량화하는 지표로서 Sputtering 효율(Yield) S는 다음과 같이 정의

S ≅ 0.04a

𝟒𝑴𝒕𝑴𝒊 𝑴_𝒕+𝑴𝒊^𝟐

𝑬

𝑼 (6S.1)^*3

a ; (M

M

. 위의 식에서 보면 1) Target 재료(원자)의 종류, 2) 기체(원자)의 종류, 3) 입사 Ion이 가진 운동 Energy, 4) Target 재료가 얼마나 잘 승화하는지에 따라 Sputtering 효율이 영향을 받는 것을 알 수 있다

*2 R. F. Bunshah, Deposition Technologies for Films and Coatings, Noyes Publications, 1982, ^*3 The Thin Film Book of Basics(5^th Ed.), 1988 Semiconductor Process Tech. Seminar - Sponsored by IBM Korea, Nov., 1988

Figure 6S.14 일반적인 Diode Sputtering 장치의 얼개 모식도^*2

Power

Supply

Cathode

Sputter Target Dark Space

Shield

Cathode Dark Space

Argon Plasma (Glow Discharge)

Substrate Target

Material

Argon Atom

Ar

Electron

Anode

박막 증착 공정 - Physical Vapor Deposition (계속)

Sputtering

• Sputter 장치의 구성 요소

인가되는 전원의 종류에는 DC, RF, Triode 등이 있다 ☞ 5장 4.2.4 in p231-240 ☞ II.5.2 (2) & Table II-10 in p123

. Target의 기하학적 모양

평판형, Cylinder 형, Hollow Cathode 형 등의 종류가 있는데, 장치 제조사마다 이에 대한 Knowhow나 특허를 가지고 있어서 일단 장비를 선정하게 되면 Target의 가격 뿐만 아니라 주어진 형상의 Target만을 사용해야 하기에 사전에 세심하고 신중한 기술적 검토와 주의가 필요하다

. Plasma를 생성하는 방법은 Magnetron, Microwave 등을 많이 사용한다

. 그 외에 Plasma의 화학 성분에 따라 비활성 기체 Plasma, 반응성 기체(Reactive Ion) Plasma, Ion Beam Sputtering 등의 방식이 있는데, 오늘날 대직경화된 기판의 대량 생산에서는 균일도와 Step Coverage가 상대적으로 우수하다고 알려져 있는 DC/RF와 Magnetron을 겸한 평판형 Target의 Sputter를 많이 사용

. 공정 압력과 Pumping

- 앞서 Evaporation 부분에서 언급한 것처럼 Evaporation 공정이 ~ 10⁻² Pa ( = 7.5 × 10⁻⁵ Torr ; High Vacuum Range, 10⁻⁴ ~ 10⁻¹ Pa) 정도에서 이루어지는 것에 비해 Sputtering은 상대적으로 그 보다 10 ~ 10³ 배 높은 압력인 0.1 ~ 10 Pa ( = 7.5 x 10^-4 ~ 7.5 x 10^-2 Torr ; Medium Range, 10⁻¹ ~ 10³ Pa )에서 이루어진다

- 이 정도의 압력은 흔히 ‘Roughing’ Pump라 불리는 Mechanical Pump를 사용하여 압력을 낮추어 주는데, CVD를 수행하는 데에도 충분한 정도의 압력이며, Oil-Diffusion Pump에 이어 Roughing Pump를 이용하여 10^-5 Pa까지 진공도를 낮출 수 있으며, 여기에 Nitrogen Trap을 사용하면 10^-7 Pa까지도 가능하다

- Pumping 속도를 증가시키기 위해 Oil Diffusion-Pump 대신 TMP(Turbo-Molecular Pump)를 사용하기도 하는데, 이를 이용하면 10^-8 Pa ~ 10^-9 Pa (UHV ; Ultra-High Vacuum Range, 10^-10 Pa ~ 10^-7 Pa) 의 진공도를 얻을 수 있으며, Cryopump나 Sputter-Ion Pump를 적용하면 10^-9 Pa의 진공도를 얻는 것이 가능하다

- Pumping-Down 시에 Oil Contamination이 발생할 수 있는데, TMP나 Cryopump는 Oil을 사용하지 않으므로 오염 가능성을 줄이는 데에도 유리하다

박막 증착 공정 - Physical Vapor Deposition (계속)

• 반응성 기체 Sputtering(Reactive Sputtering)

. Sputtering 공정의 원리는 앞서 설명한 것처럼 순수하게 물리적인 방법을 이용한 증착 공정이므로 단원자 물질의 증착 공정에 주로 사용되어 왔지만, 집적공정에서 필요한 박막 종류가 순수한 재질로부터 혼합물이나 화합물 등으로 다양화하는 것과 더불어 그 응용 범위가 매우 넓어짐에 따라 증착 공정의 쓰임새와 기술도 다양해졌으며, 이에 따라 화합물이나 합금 등 혼합물 증착을 위해 물리적 증착 방법에 화학적 반응을 곁들인 반응성 Ion Sputtering(Reactive Ion Sputtering)이라는 공정 기법이 등장하게 되었다

. 반응성 Sputtering 공정에는 사용하는데 순수한 Argon(Ar), Helium(He), Krypton(Kr), Xenon(Xe) 등의 비활성 기체에 화합물이나 혼합물(합금)을 증착할 수 있도록 반응성 기체를 첨가시켜 화학 반응을 일으키며 기판에 박막이 증착되도록 하는 방법이다

. 산화물/질화물을 증착시키기 위해서는 반응성 기체로 산소/질소 등을 비활성 기체에 첨가시켜 주는데, 크게 두 가지 유형으로 나누어 볼 수 있다 ☞ Figure 6S.15

1) 한 종류의 재료(순수 재료)로 만들어진 Target에 반응성 기체나 비활성+반응성 혼합 기체를 사용 (이 경우 반응 기체에 비활성 기체를 섞지 않을 수도 있다)

e.g. 산화물 형성 증착 → 비활성 기체 + O2, 질화물 형성 증착 → 비활성 기체 + N2

2) 순수 재료가 아닌 혼/화합물 Target을 사용하여 비활성 기체로 Sputtering, 표면에서 일단 분해된 후에 혼/화합물이 기판의 표면에 내려 앉도록 하여 해당 혼/화합물 박막을 증착시키는 방법으로서, 이 경우에는 순수하게 비활성 기체만으로 반응 기체를 이용할 수도 있지만, Sputtering의 효율에 따라 부족한 화합물 성분(Figure 6S.15의 경우는 Silicon 원자)을 보충하기 위해 비활성 기체에 반응성 기체(SiH4)를 섞어서 사용할 수도 있으며, 또한 Sputtering 효율과 분해된 기체가 기판까지 이동하는 속도의 상호 경쟁에 따라 Figure 6S.15의 우측 반분 그림에서 ①과 ②에서 보는 것처럼 화학 반응의 위치가 달라질 수 있다 (Target근처 vs. 기판 근처)

- 반응성 기체의 분압(Partial Pressure)이 낮고, Sputtering 속도가 빠를 경우 (혼/화합물 분해 속도 > 혼/화합물 형성 속도 ; A + B ⇄ AB 의 역반응 우세의 경우), 대부분 혼/화합물 합성은 금속 증기와 반응성 기체가 기판 표면에 도달하는 속도에 의해서 결정된다 (Reaction ① vs. ② in Figure 6S.1)

- 반대로 반응성 기체의 분압이 높을 때에는 혼/화합물 형성 속도가 분해 속도를 능가(A + B ⇄ AB 의 정반응 우세, 혼/화합물 분해 속도 < 혼/화합물 형성 속도)하게 되어 Sputtering 속도가 급격히 감소한다

- 임계 분압은 Glow Discharge 조건, Target 표면에서 혼/화합물 형성 속도에 따라 달라지므로 초기 분압(구성 기체 조성비), 전압 등의 조절을 통해 박막의 물성 조절이 가능하다

박막 증착 공정 - Physical Vapor Deposition (계속)

Figure 6S.15 Titanium Silicide 화합물 박막의 반응성 Sputtering 방법 (좌/우측 그림과 같이 서로 다른 Target과 반응성 기체를 사용하여 동일한 Titanium Silicide 박막을 얻을 수 있다)

TiSi

(Titanium Silicide) Substrate Inert Gas

+ SiH

+ Ti + Si

→ TiSi

(Chemical Reaction)

Inert Gas ( + SiH

)

Reaction

②

①

Reaction

• Sputtering 공정을 이용하는 박막 증착 공정의 응용

. 집적공정 중 Sputtering을 이용하는 공정으로는 금속 배선(Aluminum Interconnect), 확산 방지막(Diffusion Barrier), 접착막(Glue or Wetting Layer) 등이 있다

. 금속 배선 공정에서 주 배선 재료로는 과거 Al, 또는 Al - 1% Si - 0.5% Cu, Al - 0.5% Cu 등의 합금을 사용^*1하였으며, 이러한 배선 재료는 보편적으로 Sputtering 공정으로 증착

*1 90년대 말 ~ 2000년대 초반에 걸쳐 기존의 Aluminum을 대체할 배선 재료로는 Cu가 도입되었는데, 이는 기존의 PVD와는 다른 공정 방법으로 Patterning - 이에 대해서는 추후에 학습

. 금속 배선에서는 소자의 Parasitic RC Delay (기생 저항 성분으로 신호 지연 유발 요인)을 줄이기 위해 Ti/Al (또는 위에 언급한 합금) 2중막, 또는 Ti/TiN/Al 3중막 구조를 사용하는데.

확산 방지 역할을 하는 TiN 박막은 Aspect Ratio가 큰 깊은 Contact Hole이 아니라면 흔히 반응성 Sputtering 공정을 이용하여 증착

. 소자 집적도 증가와 미세화에 따라 접합층과 금속 간 연결을 위한 Contact Hole에서 Aspect Ratio가 커지게 되는데, 이러한 문제로 인하여 발생하는 전통적인 Sputtering 공정은 Step Coverage가 좋지 않은 문제를 안고 있으므로 이를 해결하기 위해서 1) Collimation PVD, 2) Long-Through Sputter, 3) IMP(Ionized Metal PVD) 등의 개량된 공정들이 개발되었다 ☞ II.5.2 (3) in p124

1) Collimation PVD

- Collimator를 사용하여 직진성을 가진 반응 원자만을 통과 시켜 Contact Hole 바닥의 매립을 증대시키는 PVD 공정 - Collimator에 부착된 생성물이 증착을 방해하거나 Flake 형태로 Wafer 위에 낙하, Particle 발생 원인이 되므로 적정 시간 사용 후 Collimator를 세정, 또는 교체해야 한다

2) Long-Through Sputter

- 진공도를 높여주어 충돌 확률을 줄여줌으로써 Sputter 원자의 평균 자유 행로(Mean Free Path)를 Target과 기판 간의 거리와 비슷한 정도로 만들어주면 Target과 기판 간의 거리를 늘려 주더라도

Target에서 떨어져 나온 원자들이 기판까지 이동이 가능해지며 직진성이 향상된 원자들이 깊은 Contact의 바닥까지 채울 수 있는 성질을 이용한 Sputter

3) Ionized PVD

- 기판과 Target 간에 Bias를 인가(전위차 발생)하여 Ion화된 증착 대상 재료의 직진성을 증가시켜 주는 공정 - Collimation PVD로 매립이 불가능한 깊은 Contact Hole을 매립할 수 있는 PVD 공정

박막 증착 공정 - Physical Vapor Deposition (계속)

Substrate (Wafer)

Substrate (Wafer)

Target Target Target

Ion

Collimator RF Ring

Ions Directed Substrate (Wafer)

(a) (b) (c) AC

Figure 6S.16 직진성을 강화한 여러가지 Sputtering 기술

단차 피복성의 정량화

• 단차 피복성(Step Coverage)

*1 Step Coverage를 “층덮임”이라고 번역하기도 하는데, 증착막이 하부에 있는 층을 따라 고르게 덮이는 성질을 일반적으로 넓은 의미로는 Conformality라고 부른다

. 기하학적 형상비(AR ; Aspect Ratio) Aspect Ratio를 AR이라고 하면

AR = H / W

높이와 깊이의 비이므로 따라서 AR이 크다는 것은 좁고 깊은 구멍의 형상을 가진다는 것이므로 후속 매립 공정이 어려워짐을 뜻한다

. 단차 피복성(Step Coverage)

- 측면에 덮인 막의 SC와 바닥에 쌓인 막의 SC의 두 가지로 나누어 생각해 볼 수 있다 Hole 내부의 단차 피복성을 Hole 측면 가장 얇은 부분에서 SCs, 바닥에서 SCb라고 하면

SC

𝑻

𝑻

SC

𝑻

𝑻

또한 Hole 상부 모서리에 생기는 Overhang, 또는 Cusp의 형상도 정량화하여 나타낼 수 있는데, 이를 C라고 한다면 아래와 같이 계산할 수 있다

C

𝑻

− 𝑻

𝑻

따라서 (6S.5)는 C 값이 클수록 Overhang의 정도가 심하다는 것을 의미한다

Figure 6S.17 단차 피복성을 표현하기 위한하는 요소들

W ; Hole의 폭(Width)

H

T

T

T

T

T

T

T

H

W

Overhang(Cusp)