한글강의노트 Chap5(0507)

(1)

Digital

Fundamentals

Tenth Edition

Floyd

Chapter 5

(2)

5

5 5장

장

장 조합논리의

조합논리의

조합논리의 해석

해석

학습 목차

z 5-1 기본적인 조합논리회로

z 5-2 조합논리의 구현

z 5-3 NAND와 NOR 게이트의 범용성

z 5-4 NAND와 NOR 게이트를 사용한 조합논리

펄스파형에 대한 논리동작

z 5-5 펄스파형에 대한 논리동작

(3)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

AND-OR 논리

곱의 합(SOP)식은 AND와 OR 게이트를 조합하여

기본적인 논리회로로 바로 구현할 수 있다.

진리표는 ?

(4)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

AND-OR 논리회로

곱의 합(SOP)식은 AND와 OR 게이트를 조합하여

기본적인 논리회로로 바로 구현할 수 있다.

Product terms

A

B

AB

Product terms

C

_CD

JK

J

Sum-of-products

D

AB + CD + + JK

. . .

JK

K

Product term

(5)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

AND-OR논리

SOP 구현 예제:

(SOP식은 입력 변수의 AND와 OR 조합의 형태이다 )

(SOP식은 입력 변수의 AND와 OR 조합의 형태이다.)

A

SOP

ABC

A

B

C

X = ABC + DE

DE

E

D

(6)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

AND-OR논리

2개 이상이

(7)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

회

출력이 반전될 때

AND-OR Invert(AOI) 논리

SOP (AND-OR회로)출력이 반전될 때 AND-OR-Invert

(AOI)회로라고 한다.

(8)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

AND-OR Invert(AOI) 논리

SOP (AND-OR회로)출력이 반전될 때 AND-OR-Invert

회로라고 한다.

AOI 회로는 합의 곱(POS)형태의 구현에도 적합하다.

AOI 회로의 예 출력 식은 드모르강의 법칙을 적용하면

AOI 회로의 예 : 출력 식은 드모르강의 법칙을 적용하면

POS 식으로 표현될 수 있음

ABC

A

B

C

X = ABC + DE

AOI

POS

DE

E

D

X = (A + B + C)(D + E)

X = (ABC)(DE)

DeMorgan

(9)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

Exclusive-OR 논리

진리표 : A 와B가 불일치할 때 출력 HIGH

Inputs

_{A B}

Output

_X

0

1

0

1

0 부울 식:

_X

=

_A

⊕

_B

=

_A

_B

+

_A

_B

A

회로:

논리기호

B

A

B

A

B

A

X

⊕

+

X

= 1

논리기호:

(10)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

XOR회로의 출력을 반전시킨 것

Exclusive-NOR 논리

Inputs

Output

A B

X

0

1 XOR회로의 출력을 반전시킨 것

진리표 : A 와B 가 일치할 때 출력 HIGH

0

1

0

1

0

1

0

1 부울식:

B

A

B

A

B

A

B

A

B

A

B

A

B

A

X

=

⊕

=

+

=

(

)(

)

=

(

+

)(

+

)

회로

논리기호

AB

B

A

B

BA

B

A

+

=

+

=

A

회로:

X

논리기호:

= 1

B

X

(11)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

(12)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

전송->채널->수신 5비트들 중 한 비트 에러가 있으면

전송->채널->수신 5비트들 중 한 비트 에러가 있으면,

?

를 출력 에러가 없으면

?

를 출력

(13)

요

요 약

약

5.1

5.1 5.1 기본적인

기본적인

기본적인 조합논리회로

조합논리회로

다음의 각 회

에서

가

인지

다음의 각 회로에서 LED가 ON인지 OFF인지

결정하시오.

_{+5.0 V} +5.0 V +5.0 V +5.0 V +5.0 V +5 0 V 330 Ω LED B A 330 Ω LED B A +5.0 V 330 Ω LED B A A

(a) (b) (c)

회로(a): XOR, 입력이 일치, 출력은 LOW, LED는 ON.

회로(b): XNOR, 입력이 불일치, 출력은 LOW, LED는 ON.

회로(c): XOR, 입력이 불일치, 출력은 HIGH, LED는 OFF.

(14)

요

요 약

약

5.2

5.2 5.2 조합논리회로의

조합논리회로의

조합논리회로의 구현

구현

의

현은

항을 만

결과를

하여

부울식으로부터 논리회로 구현하기

SOP의 구현은 AND항을 만들고 그 결과를 OR하여

이루어진다.

CDE

AB

X

=

+

전파지연시간

측면에서 아래회로를 고려해보자

ABEF

D

ABC

EF

D

C

AB

X

=

(

+

)

=

+

Critical path Critical path

(15)

요

요 약

약

5.2

5.2 5.2 조합논리회로의

조합논리회로의

조합논리회로의 구현

구현

의

현은

항을 만

결과를

하여

부울식으로부터 논리회로 구현하기

SOP의 구현은 AND항을 만들고 그 결과를 OR하여

이루어진다.

부울식 X = ABC + ABD + BDE의 회로를 그리시오

부울식 X = ABC + ABD + BDE의 회로를 그리시오.

(변수와 그 보수를 그대로 사용해도 됨)

3 i

t AND 게이트를 이용하여 곱셈 항을 만든다

A

B

3-input AND 게이트를 이용하여 곱셈 항을 만든다.

3-input OR 게이트를 이용하여 곱셈 항의 출력을 OR한다.

C

B

A

B

X = ABC + ABD + BDE

B

D

(16)

요

요 약

약

5.2

5.2 5.2 조합논리회로의

조합논리회로의

조합논리회로의 구현

구현

진리

터

식을 작성한후 논리회

현

진리표로부터 논리회로 구현하기

진리표로부터 SOP식을 작성한후 논리회로 구현

설명) 표5-3으로부터 논리회로 구현

예제5-5

예제5-6

예제5 7

예제5-7

예제5-8

(17)

요

요 약

약

5.3 NAND

5.3 NAND게이트와

게이트와

게이트와 NOR

NOR

NOR게이트의

게이트의

게이트의 범용성

범용성

NAND게이트의 범용성

NAND 게이트는 NOT, AND, OR, NOR연산을 모두

NAND 게이

는 NOT, AND, OR, NOR연산을

두

(18)

요

요 약

약

5.3 NAND

5.3 NAND게이트와

게이트와

게이트와 NOR

NOR

NOR게이트의

게이트의

게이트의 범용성

범용성

NOR 게이트의 범용성

NOR게이트는 NOT AND OR NAND연산을 모두

NOR게이트는 NOT, AND, OR, NAND연산을 모두

수행할 수 있으므로 범용게이트(Universal Gate)라 함

(19)

요

요 약

약

5.3 NAND

5.3 NAND게이트와

게이트와

게이트와 NOR

NOR

NOR게이트의

게이트의

게이트의 범용성

범용성

복습문제5 3)

(

a

)

X

=

A

+

B

(

b

)

X

=

A

B

복습문제5-3)

1. 위의 식을 NAND 게이트만을 이용해 구현하라.

B

A

X

b

B

A

X

a

)

=

+

(

)

=

(

2. 위의 식을 NOR 게이트만을 이용해 구현하라

(20)

요

요 약

약

요

요 약

약

5.4 NAND

5.4 NAND와

와

와 NOR

NOR

NOR게이트를

게이트를

게이트를 사용한

사용한

사용한 조합논리

조합논리

NAND 논리

_{A B}

₌

_A

₊

_B

(

)(C D )

(

)(C

D )

X

A B

A

B

=

(

+

)(C

+

D )

( A

B )

(C

D )

A

B

A B

C D

+

=

+

=

A B

+

C D

A B

C D

=

+

=

+

(21)

요

요 약

약

요

요 약

약

5.4 NAND

5.4 NAND와

와

와 NOR

NOR

NOR게이트를

게이트를

게이트를 사용한

사용한

사용한 조합논리

조합논리

NOR 논리

_A

₊

_B

₌

_{A B}

(

)(

)

(A

B )(C

D )

(22)

5.5

5.5 5.5 펄스파형에

펄스파형에

펄스파형에 대한

대한

대한 논리회로

논리회로

논리회로 동작

동작

펄스 파형

조합논리에 펄스를 입력하는 경우 먼저 중간 단의

게이트 출력을 찾아 그 결과를 조합하여 최종 출력을

구한다 예를 들어 다음 회로에서 OR게이트 출력을

구한다. 예를 들어 다음 회로에서 OR게이트 출력을

먼저 찾는다.

A

B

A

B

G

1

G

C

D

C

D

G

2

G

₃

G

₁

G

₂

(23)

5.5

5.5 5.5 펄스파형에

펄스파형에

펄스파형에 대한

대한

대한 논리회로

논리회로

논리회로 동작

동작

펄스 파형

다른 방법으로 회로의 진리표를 만들고 입력

Inputs

Output

다른 방법으로, 회로의 진리표를 만들고 입력

펄스 파형에 해당하는 변수의 입력값에 대한

출력을 그 진리표로부터 얻는 것이다.

p

A B C D

p

0 0 0 0

0

1 X

0

1 A

B

G

1

G

₃

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0

1

0

1

0

1 C

D

G

2

G

₃

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1

0 A

B

C

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

0 1 0 1 0 1 0 1 0 1

0 1 1 0 0 1 1 0 0 0

0

1

0

0 C

D

1 1 0 1

1 1 1 0

1 1 1 1

0 0 0 1 1 1 1 0 0 0

0 0 0 0 0 0 0 1 1 0

0

1

(24)

1. AOI 식 AB + CD과 동일한 POS식은

a (A + B)(C + D)

a. (A + B)(C + D)

b. (A + B)(C + D)

c. (A + B)(C + D)

d. none of the above

(25)

2. The truth table shown is for

a a NAND gate

Inputs

Output

a. a NAND gate

b. a NOR gate

Output

Inputs

A B

X

0

1

0 c. an exclusive-OR gate

d. an exclusive-NOR gate

0

1

0

1

0

1

(26)

3. ON이 되는 LED는?

a LED-1

+5.0 V

330 Ω

a. LED-1

b. LED-2

330 Ω

LED-1

B

A

c. neither

d. both

A

+5.0 V

d. both

+5.0 V

330 Ω

LED-2

B

A

(27)

4. To implement the SOP expression ,

the type of gate that is needed is a

X = ABC + ABD + BDE

a. 3-input AND gate

b 3 input NAND gate

A

B

b. 3-input NAND gate

c. 3-input OR gate

C

B

A

B

d. 3-input NOR gate

D

B

D

(28)

5. 카르노 맵의 논리식은?

a A C + A B

C

AB

1 a. A C + A B

b. A B + A C

AB

1

1 c. A B + B C

d. A B + A C

AB

d. A B A C

(29)

6. 두 가지의 범용 게이트는?

a AND/OR

a. AND/OR

b. NAND/NOR

c. AND/NAND

d. OR/NOR

(30)

7. 다음 회로와 등가인 게이트는?

a AND gate

a. AND gate

b. XOR gate

A

B

c. OR gate

d. NOR gate

B

d. NOR gate

(31)

8. 다음 회로와 등가인 게이트는?

a an AND gate

a. an AND gate

b. an XOR gate

A

c. an OR gate

d. none of the above

B

(32)

9 처음 세 시간구간 동안 A B C D 펄스 입력에 대한

9. 처음 세 시간구간 동안 A,B,C, D 펄스 입력에 대한

G1과 G2 출력은?

i

d

i

a. G

₁

is LOW and G

₂

is LOW

b. G

₁

is LOW and G

₂

is HIGH

c. G

₁

is HIGH and G

₂

is LOW

d G is HIGH and G is HIGH

d. G

₁

is HIGH and G

₂

is HIGH

A

B

C

B

C

G

₁

G

₃

(33)

Answers:

1. b

2 d

6. b

7 d

2. d

3. a

7. d

8. d

4. c

5. d

9. c

5. d