디 지 털 광 중 계 기

碩 士 學 位 請 求 論 文

디 지 털 광 중 계 기 (IM T - 2000 D RA N )의 디 지 털 부 구 현 에 관 한 연 구

A S tu dy on th e Im ple m e n t ation of D i g it al P roc e s s in g U nit of Optic al R e pe at er in IM T - 2000 D RA N

國 民 大 學 校 大 學 院 電 子 工 學 科

孫 基 鳳

碩 士 學 位 請 求 論 文

디 지 털 광 중 계 기 (IM T - 2000 D RA N )의 디 지 털 부 구 현 에 관 한 연 구

A S tu dy on th e Im ple m e n t ation of D i g it al P roc e s s in g U nit of Optic al R e pe at er in IM T - 2000 D RA N

指 導 敎 授 金 基 斗

이 論 文 을 碩 士 學 位 請 求 論 文 으 로 提 出 함 .

2 0 0 0年 12月

國 民 大 學 校 大 學 院 電 子 工 學 科

孫 基 鳳

2 0 0 0

孫 基 鳳 의

碩 士 學 位 請 求 論 文 을 認 准 함 .

20 00年 12月

審 査 委 員 長 司 空 石 鎭 審 査 委 員 金 基 斗 審 査 委 員 朴 永 鎰

國 民 大 學 校 大 學 院

감 사 의 글

본 논문이 완성되기까지 많은 조언과 격려를 아끼시지 않으시고 항상 사 랑으로 지도해 주신 김기두 교수님께 진심으로 감사드립니다. 그리고 좋은 논문이 되도록 많은 충고와 세심한 심사를 해 주신 사공석진 교수님과 박 영일 교수님께도 깊이 감사드립니다. 대학시절부터 많은 가르침을 주신 윤 태윤 명예교수님, 김도현 교수님, 임재봉 교수님, 조홍구 교수님, 오하령 교 수님, 김동명 교수님, 안현식 교수님, 강동욱 교수님, 성영락 교수님, 홍성 수 교수님, 김대정 교수님께도 감사드립니다.

지난 2년 동안 신호처리실험실에서 희로애락을 함께 했던 오정헌 박사님 을 비롯하여 광철이형, 시경이형, 정원, 상현, 형석, 수남, 상준, 원, 기범, 민걸, 종성, 윤수, 기준, 장호, 소윤, 세호, 건석, 덕호 모두에게 감사드립니 다. 그리고 항상 용기를 북돋워 주신 윤기방 교수님과 이윤희 교수님께도 감사드립니다.

또한 언제나 나를 믿어주고 위로를 해 준 친구들, 상헌, 인준, 재홍, 호권, 재혁, 진수, 세연, 재현이한테도 고맙다는 말을 전합니다.

마지막으로 항상 형을 걱정해 준 동생과 오늘의 제가 있기까지 인자하심 과 사랑으로 보살펴 주신 부모님께 이 논문을 바칩니다.

2000 년 12 월

손기봉 올림

목 차

국 문 요 약

Ⅰ . 서 론 1

Ⅱ . IM T - 2000 D RA N (D i g it al R adio A c c e s s N et w ork ) 3

2.1 광중계기의 개념 3

2.2 광중계기의 구성 6

2.2.1 Don or 모듈 7

2.2.2 Rem ot e 모듈 8

Ⅲ . 디 지 털 광 중 계 기 10

3.1 디지털 광중계기 시스템 10

3.1.1 송신 10

3.1.2 수신 11

3.2 디지털 광중계기의 구현 11

3.2.1 송신 11

3.2.2 수신 19

3.3 결과 및 고찰 25

Ⅳ . 결 론 28

부 록 A 29

1. 디지털 광중계기에 사용한 GC2011A 29

2. 디지털 광중계기에 적용된 스펙 34

참 고 문 헌 36

A b s t ra c t 37

표 차 례

표 A .1 F ull Rat e 모드의 컨트롤 레지스터 셋팅 34

표 A .2 컨트롤 레지스터 값 35

그 림 차 례

그림 2.1 광중계기 시스템의 개념도 4

그림 2.2 광중계기 시스템의 응용 예 5

그림 2.3 IM T - 2000 DRAN 시스템 구성도 6

그림 2.4 Donor 모듈 구성도 7

그림 2.5 R em ot e 모듈 구성도 9

그림 3.1 IM T - 2000 DRAN 시스템의 블록도 10

그림 3.2 Donor의 송신 과정에 대한 블록도 12

그림 3.3 R em ot e의 송신 과정에 대한 블록도 12

그림 3.4 송신용 보드 블록도 13

그림 3.5 N CO 출력 15

그림 3.6 알고리즘 검증을 위한 송신 블록도 17

그림 3.7 송신부 입력 신호 18

그림 3.8 송신부 출력 신호 19

그림 3.9 R em ot e의 수신 과정에 대한 블록도 20

그림 3.10 Donor의 수신 과정에 대한 블록도 21

그림 3.11 수신용 보드 블록도 22

그림 3.12 알고리즘 검증을 위한 수신 블록도 23

그림 3.13 수신부 입력 신호 24

그림 3.14 수신부의 출력 신호 25

그림 3.15 디지털 광중계기 테스트 보드 26

그림 3.16 ADC의 입력과 출력 26

그림 3.17 DA C의 입력과 출력 27

그림 A .1 GC2011A의 블록도 29

그림 A .2 동작 모드결정에 따른 필터 탭수 31

그림 A .3 컨트롤 입출력 타이밍도 32

그림 A .4 필터 셀 구조 33

국 문 요 약

차세대 이동통신 시스템인 IM T - 2000 시스템에서 광중계기를 설치하여 기지국을 설치하는데 드는 비용을 줄이고, 기지국의 음영 지역을 해소할 수 있으며, 기지국의 커버리지를 넓힐 수가 있게 된다. 이러한 광중계기는 기지국의 RF 신호를 광신호로 변환한 후 광선로를 따라 원하는 원격 지역 으로 전송한 후 다시 RF 신호로 변환하여 증폭기를 거쳐 안테나로 송신하 는 방식이다.

본 논문의 목적은 기지국과 단말기의 RF 신호를 디지털 필터와 천이를 이용하여 디지털 신호로 변환하는 디지털 신호 처리에 관한 것이다. 또한 기지국의 Donor에서는 4F A (F r equen cy Allocation )의 신호를 F A별로 처리 하여 광선로를 통해 R em ot e로 전송하며, Rem ote에서는 이 4F A의 신호를 함께 처리하는 것이다. 따라서 Rem ot e에서 4F A의 신호를 F A 별로 처리하 는 방식보다는 하드웨어를 간단히 할 수 있다는 장점을 가진다. 이러한 기 능을 하는 광중계기를 구현할 수 있도록 RF 신호를 디지털 신호로 변환한 후 디지털 신호 처리를 하며, 하드웨어로 구현하여 디지털 신호 처리에 관 한 결과를 확인한다.

이러한 IM T - 2000 DRAN 시스템의 광중계기를 구현하기 위해서 아날로 그 신호를 디지털 신호로 변환시켜 주는 ADC, 디지털 필터링을 수행하는 디지털 필터와 천이를 담당하는 F P GA (F ield P rogr am m able Gat e Arr ay ) 칩을 사용하여 디지털 신호 처리를 한다. 이 때 Donor의 아날로그 단에서 디지털부로 입력되는 최고 주파수는 32.5㎒이고, Rem ote의 아날로그 단에 서 디지털부로 입력되는 최고 주파수는 40㎒이다. 그러므로 Don or와 R em ot e에서 같은 A DC (A n alog t o Digit al Con v er t er )를 사용하기 위해서 최소 80M SP S (M illion S amples P er S econ d), IM T - 2000 DRAN 시스템의 A DC의 해상도 규격인 12비트를 만족하기 위해서 12비트 해상도, 125M S P S 의 사양을 가지는 아날로그 디바이스사의 A D9433을 사용한다.

같은 이유로 DA C도 12비트, 125M SP S의 사양을 가지는 아날로그 디바이 스사의 AD9765를 사용한다. 또 디지털 필터는 ADC의 출력이 80M SP S 이 상이고, 필요한 필터 차수가 64탭이므로 GRAY CHIP사의 GC2011A를 사 용한다. 이 칩의 사양은 내부 레지스터에 저장되는 값을 조정하면 212M S P S , 256탭까지 사용이 가능하다. 그리고 R em ot e에서 4F A 를 함께 처리하기 위해서 Don or에서 각 F A의 신호를 더해주어야 하는데, 이러한 기능을 수행하기 위해서 고속 연산이 가능한 A LT E RA 사의 F P GA 칩인 E P F 10K 130E QC240- 2를 사용한다.

구현된 시스템을 사용하여 Don or는 송신을 할 때에는 중심 주파수가 30

㎒이고 대역폭이 5㎒인 각 F A의 신호를 F P GA를 사용하여 중심 주파수가 30㎒이고 대역폭이 20㎒인 4F A 가 포함되는 신호로 변환하였다. 그리고 수 신할 때에는 4F A가 포함된 신호를 필터링 하여 각 F A의 신호로 변환하는 과정을 수행하였다. Rem ote는 송신을 할 때에는 4F A가 포함된 디지털 신 호를 아날로그 신호로 변환하고 수신을 할 때에는 반대로 아날로그 신호를 디지털 신호로 변환하였다.

Ⅰ . 서 론

이동 통신 서비스에 대한 소비자들의 욕구가 갈수록 커지고 있다. 지금 까지 이동 통신 서비스가 미치지 못했던 산간 벽지, 낙도뿐만 아니라, 도심 지역 중 전파환경이 열악해 전파 사각지대로 남아있는 지하 공간 및 아파 트 단지 등에 이르기까지 더욱 고품질의 서비스를 원하고 있다. 그러나 이 동 통신 사업자가 이러한 요구를 수용하기는 쉽지 않다. 통화량이 적은 지 역에 막대한 비용을 투자해 기지국을 건설, 운용하는 것은 투자의 비효율 성으로 이동 통신 사업자의 경영 수지를 악화시킬 뿐 아니라 국가적인 자 원의 낭비를 초래하기 때문이다. 따라서 기존 이동 통신 시스템과 다른 개 념으로 대안을 마련하고 통화 품질을 제고시킬 방법이 요청되고 있다. 현 재 선진국에서는 케이블T V 네트워크를 이용한 중계시스템, 마이크로웨이 브(M icr ow av e) 또는 레이저(LA SER )를 이용한 중계시스템, 광케이블 (Opt ical Cable )을 이용한 중계시스템 등을 도입하는 방안이 적극 검토되고 있다. 국토의 80% 이상이 산악 및 구릉으로 이뤄진 우리 나라의 지형적 특성을 고려할 때, 기지국과 중계국간 가시거리(Line - of - Sight ) 확보가 필 요한 마이크로웨이브 또는 레이저 중계시스템의 활용이나 현재 국내에서 설치 운용중인 케이블T V 네트워크 중계시스템의 활용은 매우 제한적이다.

또한 우리 나라에서 설치 운용중인 CAT V 전송망은 대도시 위주로 전국 가구의 35% 정도인 점을 고려할 때, CAT V 네트워크 중계 시스템의 활용 도 매우 제한적이다. 이러한 우리 나라의 환경을 고려할 때, 이의 대안으로 떠오르고 있는 것이 서비스 범위를 획기적으로 확장시킬 수 있는 광중계기 시스템이다.

과거의 경우 디지털 셀룰러 및 P CS (P er sonal Com m unication S erv ices ) 이동 통신 사업자는 통화 영역 확장과 무선 통신망의 음영 지역을 해소하 기 위해서 기지국을 증설하여야 했다. 그러나 기지국의 증설에는 많은 비

용과 설치시간이 필요하다. 때문에, 초기 기지국 증설 등에 많은 투자를 했 던 이동 통신 사업자들은 최근에 이르러 기지국의 증설보다는 저가의 투자 로 비용과 설치기간, 음영 지역 해소와 서비스 범위의 확장 등에서 여러 가지 효과를 얻을 수 있는 방법인 광 중계기망을 구축하고 있다.

IM T (Int er n ation al M ob ile T elecom m un ication s )- 2000 시스템에서도 기지 국을 증설하기보다는 광중계기의 필요성이 많아질 것이다. 광중계기는 기 지국으로부터 멀리 떨어진 원격 안테나를 통하여 입・출력된 신호를 처리 함으로써 원격 안테나로 하여금 기지국에 부착된 안테나와 같은 기능을 하 도록 하는 장비이다[1]. 광중계기를 사용함으로써 전파의 음영 지역을 해소 할 수 있으며, 서비스 영역을 확대할 수 있고, 또 capacity와 cov er ag e가 분리된 망을 설계하는 것이 가능하다. 이러한 광중계기는 기지국의 베이스 밴드와 광신호의 인터페이스를 처리하는 Donor 부분, 그리고 광선로와 무 선 RF 의 인터페이스 부분인 R em ot e 부분으로 구성되어 있으며, 이 두 부 분을 집중적으로 연구함으로써 중계기의 효율을 높일 수 있다.

본 논문에서는 Donor와 Rem ot e 부분에서 데이터를 디지털로 처리하는 시스템을 구현한다.

Ⅱ . IM T - 2000 D RA N (D ig it al R adio A c c e s s N e t w o rk )

2 .1 광 중 계 기 의 개 념

광중계기 시스템은 그림 2.1의 개념도와 같이 기지국과 원격 안테나 사 이에 광케이블을 이용해 전파를 송・수신하여 최소한의 전파손실로 기지국 과 단말기 사이에 신호를 연결함으로써 뛰어난 통화 품질을 구현할 수 있 다. 또한 현재 일반 기지국의 서비스 범위가 도심지의 경우 약 1.5 km , 교 외 지역의 경우 약 5km 이내인 점을 감안 할 때, 광중계기 시스템의 경우 기지국 한 개에 최대 12개의 원격 안테나를 반경 20km 이내에 자유롭게 설 치할 수 있기 때문에 광범위한 지역을 서비스할 수 있다[2].

그림 2.1 광중계기 시스템의 개념도

광중계기 시스템을 활용하면 제한된 기지국수의 운영으로도 통화량이 많 지 않은 산간이나 농어촌 지역, 국도나 지방도로는 물론 도시의 경우 대형 빌딩 내부 음영 지역까지 서비스 범위의 확장이 가능해진다. 그림 2.2에서 는 기존 개념의 이동 통신 망에서 4개의 기지국으로 서비스가 가능했던 지 역을 2개의 기지국과 5개의 광중계기 시스템으로 서비스하는 예를 보여주 고 있다.

그림 2.2 광중계기 시스템의 응용 예

이러한 광중계기의 특징은 다음과 같다. 첫째, 한 기지국에 12개의 R em ot e를 설치함으로써 기지국 수를 최소화하면서도 커버리지를 확대할 수 있다. 둘째, 누설 동축케이블 방식과 비교하여 정확한 전파의 송・수신 이 가능하고 기지국과 중계기 사이가 유선으로 연결되어 있어 손실이 매우 적으며 안정적인 채널 환경을 보장한다. 셋째, 일정 대역의 주파수만을 통 과시키고 다른 대역의 주파수를 차단하는 SAW (Surface A cou stic W av e) 필터를 채용하여 타사업자의 간섭을 최소화하고 Plu g - In 방식 및 시스템을 모듈화함으로써 장비의 교체와 유지보수가 용이하다. 넷째, 설치가 용이하 고 통화 성공율이 상대적으로 높으며 손쉽게 옮길 수 있다.

2 .2 광 중 계 기 의 구 성

IM T - 2000 DRA N 시스템은 Don or 모듈과 Rem ot e 모듈, 그리고 이 두 모듈 사이의 인터페이스 역할을 하는 광 케이블로 구성된다. Donor 모듈은 기지국으로부터의 신호를 A DC (An alog to Digit al Conv erter )를 사용하여 아날로그 신호를 디지털 신호로 변환한 다음 광 전송하거나 Rem ote로부터 수신하는 광신호를 DA C (Digit al t o Analog Conv ert er )를 사용하여 디지털 신호를 아날로그 신호로 변환하여 기지국으로 전송한다. Rem ote 모듈은 D on or 로부터 송신된 광 신호를 RF 로 변환하여 안테나를 통해 단말기로 전송하거나 단말기로부터 수신되는 아날로그 신호를 광 신호로 변환하여 D on or 로 전송한다. 그리고 광 케이블은 Don or 모듈과 R em ot e 모듈 사이 에서 광 신호를 전송하는 채널이 된다. 그림 2.3은 IM T - 2000 DRAN 시스 템의 구성도를 보여준다.

그림 2.3 IM T - 2000 DRAN 시스템 구성도

2 .2 .1 D o n or 모 듈

Don or 모듈은 기지국에서 나오는 아날로그 신호를 디지털로 변환하고 N CO (N um er ical Cont r olled Os cillat or )를 이용하여 데이터를 각 F A 의 주파 수에 맞도록 천이시켜 Optic부로 전송하거나, Rem ote 모듈에서 처리되어 Opt ic부를 통해 들어온 디지털 신호를 아날로그로 변환하여 기지국으로 전 송한다. 그림 2.4는 IM T - 2000 DRAN 시스템의 Don or 모듈의 구성도이다.

그림 2.4 Donor 모듈 구성도

2.2.1.1 디지털부

① A DC : 기지국으로부터의 신호를 샘플링하여 디지털 신호로 변환한다.

② DA C : Rem ote로부터 복구된 디지털 신호를 아날로그 신호로 변환하 여 기지국으로 전송한다.

③ M UX/ Dem ux : 디지털 데이터를 전송하기 위하여 fr am ing하고 수신된 디지털 데이터를 defr am ing한다.

2.2.1.2 RF 부

기지국으로부터 수신되는 아날로그 신호를 디지털 신호로 변환하기 위한 주파수로 변환하거나 역으로 아날로그 신호로 변환된 신호를 기지국으로

전송하기 위한 주파수로 변환한다.

2.2.1.3 Optic부

① E O (Electric to Optic): 디지털 데이터를 광 선로로 전송하기 위하여 광 신호로 변환하여 R em ot e로 전송한다.

② OE (Optic to E lectric ): R em ot e로부터 수신되는 광 신호를 받아 디지 털 데이터로 변환한다.

2 .2 .2 R e m o t e 모 듈

그림 2.5는 IM T - 2000 DRAN 시스템의 Rem ot e 모듈의 구성도이다.

R em ot e 모듈 역시 Don or 모듈과 마찬가지로 디지털부, RF 부 그리고 Opt ic부로 구성되며 각각의 기능은 다음과 같다.

2.2.2.1 디지털부

① A DC : 안테나를 통해 수신되는 단말기로부터의 신호를 샘플링 하여 디지털 신호로 변환한다.

② DA C : Donor로부터 수신된 디지털 신호를 아날로그 신호로 변환한다.

③ M UX/ Dem ux : 디지털 데이터를 전송하기 위하여 fr am ing하고 수신된 디지털 데이터를 defr am ing한다.

2.2.2.2 RF 부

Don or를 통하여 전달되는 신호를 RF 신호로 변환하여 증폭하고 안테나

아날로그 신호를 디지털 신호로 변환하기 위한 주파수로 변환한다.

2.2.2.3 Optic부

① E O: 디지털 데이터를 광 선로로 전송하기 위하여 광 신호로 변환하 여 Donor로 전송한다.

② OE : Donor로부터 수신되는 광 신호를 디지털 데이터로 변환한다.

그림 2.5 R em ot e 모듈 구성도

Ⅲ . 디 지 털 광 중 계 기

3 .1 디 지 털 광 중 계 기 시 스 템

그림 3.1은 IM T - 2000 DRAN 시스템의 전체 블록도이고, 이 블록도 중에 서 본 논문에서 구현하고자 하는 부분은 Donor와 R em ot e의 디지털부분이 다. IM T - 2000 DRAN 시스템의 동작 방법은 다음과 같다.

그림 3.1 IM T - 2000 DRAN 시스템의 블록도

3 .1 .1 송 신

Don or의 DN C (Dow n Conv ert er )는 기지국의 송신부 IF 단에서 F A 별로 입력을 받아 30㎒를 중심으로 대역폭이 5㎒인 신호를 만들고, 디지털부는 이 신호를 F A 별로 받아들여 처리한다. 이 신호는 Optic부를 통해 Rem ot e

전송한다. 즉, 30㎒를 중심으로 대역폭이 20㎒인 신호이다. 이 신호는 UP C, H P A (H ig h P ow er A m plifier ), 필터를 거쳐 단말기로 송신된다.

3 .1 .2 수 신

수신된 신호는 필터, LNA (Low N oise Am plifier ), DN C를 차례로 거쳐 R em ot e의 디지털부로 전송되어 A DC를 통해 아날로그 신호에서 디지털 신호로 변환된다. 수신되는 신호는 4F A 의 신호가 모두 포함되는 신호이므 로 30㎒를 중심으로 대역폭이 20㎒이다. 이때 사용되는 초단 증폭기는 시 스템 전체의 잡음형태(noise figure )를 결정하므로 특성이 매우 좋은 LNA 를 사용한다. 또 Don or의 디지털부는 1F A씩 각각 처리하며, 각 F A의 신 호는 30㎒를 중심으로 대역폭이 5㎒이므로 UP C는 F A별로 사용된다. 그리 고 기지국의 IF 주파수에 맞도록 70㎒ 또는 120㎒로 주파수를 상향 변환시 킨다.

3 .2 디 지 털 광 중 계 기 의 구 현

3 .2 .1 송 신

송신은 기지국으로부터 Donor , Optic부, Rem ot e를 지나 단말기로 전송되 는 경로이다.

3.2.1.1 Don or

Don or에서는 기지국으로부터의 신호를 각 F A 별로 처리를 한다. 각 F A 에서는 기지국으로부터의 아날로그 신호를 ADC를 사용하여 디지털 신호

로 변환하고, 변환된 신호를 디지털 대역통과 필터를 사용하여 필터링을 한다. 각 F A 의 주파수 대역에 맞도록 주파수 변환을 한 후, 마지막으로 디지털 필터링을 하여 각 F A 의 주파수 대역의 신호를 취한다. 각 F A 에서 나온 신호를 더하여 Optic부로 전송한다. 그림 3.2는 Donor의 송신과정에 대한 블록도이다.

그림 3.2 Donor의 송신 과정에 대한 블록도

3.2.1.2 Rem ot e

Rem ot e에서는 Don or 에서 Opt ic부를 거쳐 전송되어 온 신호를 디지털 필 터링을 하고 DA C를 통해 디지털 신호를 아날로그 신호로 변환한다. 그림 3.3은 Rem ot e에서의 송신 과정을 나타내는 블록도이다.

그림 3.3 Rem ot e의 송신 과정에 대한 블록도

3.2.1.3 구현용 블록도

위 송신과정에 대한 구현용 블록도를 그림 3.4에 나타내었다. 사용되는 소자들은 아래와 같다.

그림 3.4 송신용 보드 블록도

가. ADC

IM T - 2000 DRA N 시스템에서 ADC의 스펙이 12비트 해상도이므로, A DC를 선택할 때 해상도가 12비트 이상인 것을 선택하고, 또 입력 신호의 최대 주파수가 Donor에서는 32.5㎒이고, Rem ote에서는 40㎒이므로 A DC의 처리 속도는 최소 80M SP S 이상이어야 한다. 따라서 ADC는 해상도가 12

비트이고, 125M SP S까지 동작 가능한 아날로그 디바이스사의 AD9433을 사용한다.

나. 디지털 필터 칩

A DC의 출력이 80M S P S 이상이므로 디지털 필터 또한 그 이상을 처리할 수 있어야 한다. 그래서 디지털 필터링을 하기 위하여 사용되는 디지털 필 터는 ADC의 출력에 맞추어 입력 비트는 12비트 이상, 처리 속도는 80M S P S 이상이어야 한다. 따라서 Gr ay Ch ip 사의 GC2011A 를 사용하였 다. 이 칩은 106M SP S까지 동작 가능하며, 필터 차수는 64탭까지 사용할 수 있다. 또한 내부의 레지스터에 저장되는 값을 외부에서 프로그래밍을 통하여 변경하면, 212M SP S 256탭까지 사용 가능한 칩이다[9].

GC2011A 의 레지스터는 512개가 있으며, 이 레지스터에 저장되는 값에 따라 여러 가지 필터로 구현될 수 있다. 여기서는 이 칩을 64차 우대칭 필 터로 사용하기 위해 full rate 모드의 우대칭 cas caded 모드로 사용한다. 자 세한 내용은 부록 A에 나와 있다.

다. F P GA

디지털 신호의 천이와 4F A의 신호를 더하기 위하여 사용한다. 디지털 필터의 출력 신호를 F P GA의 내부의 메모리에 저장되어 있는 NCO 값을 사용하여 각 F A 의 주파수에 맞도록 천이를 수행하며, r em ote로 보내기 전 에 4F A의 신호를 더하여 중심주파수가 30㎒, 대역폭이 20㎒인 신호로 만 드는 과정을 수행한다. 이러한 기능을 수행하기 위해 F P GA로 구현되는 부 분은 VHDL (Very high sp eed int eg r at ed cir cu it H ar dw ar e D escr ipt L an gu ag e )[3, 4]과 S ch em atic [5～7]을 병행하여 설계되었고, A LT E RA 사의 M ax +Ⅱ를 이용하여 L og ic을 검증하였으며, 16비트 곱셈의 연산이 131㎒까 지 가능한 ALT ERA사의 F LEX 10K 130E QC240- 2로 구현되었다[8].

N CO는 천이에 필요한 정현파를 디지털적으로 구현하기 위한 방법으로 정 현파에 대한 정보를 메모리에 저장한 후, 출력하고자 하는 정현파의 주파 수에 대한 값을 생성한다.

본 논문에서 구현된 NCO는 정현파 한 주기를 시간축 상에서 2¹¹개로 나누었고, 진폭은 2¹⁰개로 나누었다. 그림 3.5는 LUT (Look Up T able)에 저장할 정현파의 값을 나타낸다. 그림 3.5에서 보는 바와 같이 정현파의 반 주기 이상부터는 저장값의 M SB (M ost Significant Bit )가 바뀜을 확인할 수 있다. 또한 정현파가 ¼주기마다 기함수 혹은 우함수 성질을 가지므로 LUT 에는 정현파의 ¼주기에 해당하는 값만 저장하고, 이것만으로 전체 주 기를 나타내는데 사용하고 있다.

그림 3.5 NCO 출력

N CO에 의해 생성되는 출력주파수를 f_{o u t}이라고 하면 f_{ou t} = f_s M 2^N 의

식으로 결정된다. 여기서 f_s는 시스템의 클럭 주파수이며, M 은 원하는 주 파수를 구하기 위해서 LUT 에서 시간축의 증가값이며, N은 시간축을 나누 는 값이다.

라. DA C

DA C 또한 A DC의 선정 이유와 마찬가지로 12비트 해상도를 지원하는 아날로그 디바이스 사의 AD9765를 사용한다.

3.2.1.4 M at lab을 이용한 알고리즘 검증

M at lab 을 이용하여 시뮬레이션을 통하여 송신 과정에 대한 알고리즘의 검증을 한다. 시스템 구현을 위하여 선택되어진 디지털 필터의 차수에 대 하여 신호가 필터링 되는가를 파악하고, 디지털 신호 처리 과정에서 각 F A 의 주파수에 맞도록 천이되는지를 검증한다.

가. 블록도

알고리즘 검증을 위한 시스템의 블록도는 그림 3.6과 같이 나타낼 수 있 다. 그림 3.6에는 중심 주파수가 30㎒이고 대역폭이 5㎒인 각 F A의 입력 신호, 그리고 디지털 신호 처리를 하기 위한 7.5㎒・2.5㎒ NCO, 각 F A에 맞는 신호를 필터링하는 디지털 필터 그리고 각 F A의 신호를 더하여 중심 주파수가 30㎒이고 대역폭이 20㎒인 신호로 만들어 주는 부분이 있다.

그림 3.6 알고리즘 검증을 위한 송신 블록도

나. 입력 신호

송신부에서의 입력 신호는 그림 3.7과 같다. 그림 3.7에서 왼쪽 위의 그 림은 입력 신호 22.5㎒, 오른쪽 위의 그림은 입력 신호 27.5㎒, 오른쪽 아래 의 그림은 입력 신호 32.5㎒, 왼쪽 아래의 그림은 입력 신호 37.5㎒에 대한 신호이다. 이 신호들은 중심 주파수가 30㎒이고, 대역폭이 5㎒인 각 F A 의 입력 신호들이 7.5㎒와 2.5㎒인 NCO에 의하여 천이된 후 필터링 된 신호 이다.

그림 3.7 송신부 입력 신호

다. 출력 신호

3.8에 나타내었다. 이것은 4F A 의 신호가 합쳐진 신호이다.

그림 3.8 송신부 출력 신호

3 .2 .2 수 신

수신은 단말기로부터 Rem ot e, Optic부, Donor를 지나 기지국으로 전송되 는 경로이다.

3.2.2.1 Rem ot e

Rem ot e에서는 단말기로부터 전송되어 온 아날로그 신호를 A DC를 통해 디지털 신호로 변환하고, 디지털 필터링을 한 후 Optic부로 전송한다. 그림

3.9는 R em ot e에서의 수신 과정을 나타내는 블록도이다. Rem ot e에서 처리 되는 신호는 그림 3.9에서 보여지는 것처럼 중심 주파수가 30㎒이고 대역 폭이 20㎒인 4F A가 모두 포함된 신호이다.

그림 3.9 Rem ot e의 수신 과정에 대한 블록도

3.2.2.2 Don or

Don or는 r em ot e로부터 Opt ic부를 거쳐 전송되어 온 신호를 각 F A 별로 분리하여 처리한다. 4F A가 모두 포함된 디지털 신호를 각 F A의 주파수에 맞게 설계된 디지털 대역통과 필터를 사용하여 필터링을 한다. 각 F A에서 는 필터링 된 신호를 NCO를 사용하여 천이시킨다. 그리고 다시 한번 더 디지털 필터링을 하여 중심 주파수가 30㎒이고 대역폭이 5㎒인 신호를 취 한 다음, 각각의 F A에서 나온 신호를 기지국으로 전송한다. 그림 3.10은 D on or 의 수신과정에 대한 블록도이다.

그림 3.10 Don or의 수신 과정에 대한 블록도

3.2.2.3 구현 블록도

위 수신 과정에 대한 구현용 블록도를 그림 3.11에 나타내었으며, 사용되 는 소자들은 송신용에서 설명한 것과 동일하다.

그림 3.11 수신용 보드 블록도

3.2.2.4 M at lab을 이용한 알고리즘 검증

가. 블록도

알고리즘 검증을 위한 시스템의 블록도는 그림 3.12와 같이 나타낼 수 있다. 그림 3.12는 주파수가 다른 4개의 신호가 더해져 4F A의 신호를 만들 기 위한 부분, 각 F A의 주파수에 맞게 신호를 분리하는 디지털 필터 그리 고 7.5㎒와 2.5㎒의 신호를 출력하여 각각의 F A 의 신호를 중심 주파수가 30㎒이고 대역폭이 5㎒인 신호로 천이시키는 부분으로 되어 있다.

그림 3.12 알고리즘 검증을 위한 수신 블록도

나. 입력 신호

입력 신호는 단말기의 아날로그부로부터 입력되는 신호이므로 4F A 의 신 호가 합쳐진 신호이며, 그림 3.13은 이 신호를 나타낸다.

그림 3.13 수신부 입력 신호

다. 출력 신호

수신부에서의 출력 신호는 그림 3.14와 같다. 그림 3.14에서 왼쪽 위의 그림은 22.5㎒, 오른쪽 위의 그림은 27.5㎒, 오른쪽 아래의 그림은 32.5㎒, 왼쪽 아래의 그림은 37.5㎒의 신호가 7.5㎒와 2.5㎒의 NCO에 의하여 중심 주파수가 30㎒이고 대역폭이 5㎒인 신호로 천이된 후 필터링된 신호이다.

그림 3.14 수신부의 출력 신호

3 .3 결 과 및 고 찰

디지털 광중계기의 실험을 위해서 그림 3.15와 같이 하드웨어를 구현하 였다. 아날로그 신호를 ADC를 통하여 디지털 신호로 변환하였다. 이 디지 털 신호를 NCO를 이용하여 천이시키고 디지털 필터를 사용하여 원하는 주파수의 신호를 필터링 한다. 필터링 된 신호를 DA C를 통하여 아날로그 신호로 변환하는 테스트를 하였다.

그림 3.15 디지털 광중계기 테스트 보드

그림 3.16은 아날로그 신호를 ADC한 후의 신호이다. 가운데 그림은 A DC된 신호의 M S B , 마지막 그림은 (M S B - 1)의 파형이다.

그림 3.16 ADC의 입력과 출력

그림 3.17은 첫 번째 그림은 F P GA의 NCO의 출력이며, DA C에 입력되

된 것이다.

그림 3.17 DA C의 입력과 출력

이와 같이 ADC와 DA C의 동작을 하였으며, 디지털 필터의 입력과 출력 은 그림 3.17의 M SB 파형과 같다.

이렇게 구현된 IM T - 2000 DRA N 디지털 광중계기는 기존의 아날로그 방 식의 광중계기와 비교하면 광신호를 이용한다는 점에서는 차이가 없지만 전송 신호를 디지털로 바꿔 전송함으로써 장거리 전송 후 전송신호의 품질 이 저하되지 않는다는 장점이 있다. 그리고 디지털 신호로 변조된 신호에 대하여 디지털 필터를 사용하므로 정밀한 필터링이 가능하며, 프로그래밍 을 통하여 원격으로 디지털 필터의 특성을 매우 용이하게 제어할 수 있다.

또한 음영지역 뿐 아니라 통화가 가능한 지역일지라도 일부지역의 특정시 간대 즉, 출퇴근 시간이나 도심 밀집지역과 같이 사용자가 폭증하여 해당 기지국의 트래픽 용량을 초과할 경우 인근의 기지국으로 트래픽을 분산시 키는 효과가 있다. 또한 지형적으로 기지국 철탑 설치가 어려운 지역이나 통화량이 적어 기지국 설치가 비경제적인 지역에 설치하여 적은 비용으로 서비스 지역을 확장시킬 수가 있다.

Ⅳ . 결 론

본 논문에서는 IM T - 2000 DRA N 시스템에서 사용될 수 있는 디지털 광 중계기의 디지털부를 설계하였다. 디지털부는 아날로그 신호를 디지털 신 호로 변환한 다음 디지털 신호 처리를 통하여 원하는 주파수대로 변환하여 Opt ic부를 통해 Don or 또는 Rem ot e로 전송한다.

또한 R em ot e에서는 4F A의 신호를 한꺼번에 처리하므로 F A별로 각각 처리할 때보다 하드웨어의 복잡도와 비용을 훨씬 줄일 수 있다. 그리고 R em ot e의 아날로그부에서는 통화량에 따라 필터링을 F A 별로 선택적으로 할 수 있다. 예를 들면, 1F A만 사용할 경우에는 1F A 즉, 대역폭이 5㎒인 신호만 필터링하면 되고, 4F A가 전부 사용될 경우에는 4F A 에 상응하는 대역폭이 20㎒인 신호를 필터링하도록 한다.

본 논문에서 구현된 디지털 광중계기는 P CS망뿐만 아니라 차세대 이동 통신 시스템인 IM T - 2000 시스템에서 적은 비용으로 효율적인 통신망을 구축하는 데 적용될 수 있다.

부 록 A

GC20 11A 의 특 징 및 디 지 털 광 중 계 기 에 적 용 된 스 펙

1. 디지털 광중계기에 사용한 GC2011A

1.1 특징

⑴ 106 M SP S (M illion S am ples P er S econ d)

⑵ 12 비트 또는 24 비트 데이터 입력, 16 비트 필터계수

⑶ 8, 10, 12, 14, 20, 24 비트로 출력 가능

⑷ 어댑티브 필터링을 위한 스냅샷 메모리

⑸ 한 칩에 32개의 필터 셀 존재

⑹ 64 탭, 128 탭, 256 탭까지 지원 가능

1.2 GC2011A 의 블록도

그림 A .1 GC2011A의 블록도

그림 A .1에서와 같이 필터 칩의 내부 구성을 살펴보면 동시에 두 개의 입력이 가능하고 출력으로는 8비트, 10비트, 12비트, 14비트, 20비트, 24비 트가 가능하다. 이러한 기능은 필터의 동작모드를 결정하는 컨트롤 레지스 터를 변화시키면 된다.

1.3 대칭 및 비대칭구조에 의한 필터의 탭수

F IR (F init e Im pulse Re spon s e ) 필터의 표현식은 식 (A .1)과 같다.

y ( n ) =

N - 1

k = 0h ( k )x ( n - k) (A .1)

식 (A .1)에서 x ( n) 과 y ( n) 은 각각 입력신호와 출력신호의 샘플을 나타 낸다. 그리고 h ( k) 는 F IR 필터의 계수 값을 의미하고, N 은 필터의 탭수 를 나타낸다. 그림 A .2는 GC2011A의 동작 모드결정에 따른 탭수의 변화를 보여주고 있다.

(a ) 8탭 비대칭 필터

(b ) 16탭 우대칭 필터

(c ) 15탭 기대칭 필터

그림 A .2 동작 모드결정에 따른 필터 탭수

1.4 컨트롤 인터페이스

이 칩을 동작시키기 위해서는 외부에서 필터 칩의 컨트롤 레지스터의 값 과 계수 값을 필터 내부에 넣어 주어야 하며 필터에 할당된 핀들(A [0:8], C [0:15], / CE , / RE , / W E )을 통해서 값들을 입력시킬 수 있다.

여기서 A [0:8]은 필터의 내부 레지스터들의 주소를 위한 핀들이고, C [0:15]은 해당 레지스터들의 값을 주기 위한 핀들이다.

그림 A .3 컨트롤 입출력 타이밍도

그림 A .3에서 t _{C S U}는 데이터를 쓰거나 읽기 위한 셋업 타임으로 적어도 5㎱ 정도는 확보해야 하고, t C H D는 홀드 타임으로 셋업 타임과 마찬가지로 5㎱를 확보해야 한다. t C S P W는 데이터를 필터내부에 저장하기 위해서 / CE , / W E 의 신호가 유지되어야 하는 최소 시간으로 30㎱ 정도이다.

1.5 필터 셀 및 필터 모드

필터 셀 16개 총 32개의 필터 셀이 있다.

그림 A .4 필터 셀 구조

1.5.2 필터 모드

컨트롤 레지스터의 값을 변화시켜 필터의 모드를 변화시킬 수 있고 또한 모드에 따라 필터의 탭수 및 샘플링 속도가 결정된다. 필터의 모드로는 F ull Rat e, H alf R at e, Qu ar t er Rat e, D ou ble Rat e 등이 있다. 표 A .1은 F ull R at e를 적용한 경우에 대한 컨트롤 레지스터의 데이터 값 및 탭수를 보여주고 있다.

표 A .1 F ull Rat e 모드의 컨트롤 레지스터 셋팅

F u ll R at e를 적용할 경우 계수 값을 위한 레지스터의 주소는 M + 4k + 1 이 된다. M 의 값은 A패스를 사용할 경우 128이고, B패스를 사용할 경우 192의 값을 갖는다. k의 범위는 비대칭구조를 사용할 경우 0 k N - 1 의 값을 갖고, 우대칭일 경우와 기대칭일 경우 각각 0 k N / 2 - 1 의 값과

0 k ( N - 1) / 2의 값을 갖는다.

2. 디지털 광중계기에 적용된 스펙

디지털 광중계기에 적용되는 F IR 필터는 64탭, 80M SP S가 필요하다. 그 러므로 GC2011A를 F IR 필터로 사용하는데 있어서도 80M SP S와 64탭을 만족시키기 위해서 F ull Rat e 모드의 우대칭 구조 및 Cascade 모드를 설정 하여 칩을 동작시켰다. 표 A .2는 광중계기에 적용된 필터의 컨트롤 레지스 터의 값을 보여주고 있다.

표 A .2 컨트롤 레지스터 값

주소 컨트롤 레지스터 데이터 값

0 A P A T H _RE G0 20D8 1 A P A T H _RE G1 6128 2 BP A T H _RE G0 00D8 3 BP A T H _RE G1 6108 4 CA S CA DE _RE G 9E 00

5 COUN T E R_RE G 0

6 GA IN _RE G 0460

7 OU T P UT _RE G 0

8 S NA P _RE GA 0

9 S N A P _RE GB 0

10 S NA P _RE GC 0

11 ON E _S H OT 0

12 NE W _M ODE S 0100

계수 값을 위한 레지스터의 주소의 범위는 128부터 255까지이다.

참 고 문 헌

[1] 방효창, CDM A 중계기, 전파, 통권91호, 1999.

[2] 이효진, 광중계 시스템의 기술방식, 전파진흥, 제8권 4호, 1998.

[3] D . J . S m it h , H D L Ch ip D es ig n , F or ew or d by A lex Zam fir escu , 1996.

[4] D . P er r y , VH D L , M cGr aw - H ill, 1998.

[5] J . F . W ak er ly , D ig ital D es ig n , P r en tice H all, 1994.

[6] M . M . M an o, D ig ital D es ig n . P r ent ice H all, 1991.

[7] N . H . E . W . K . E shr ag hian , P rin cip les of CM OS VL S I D es ig n , A ddis on W esley , 1994.

[8] A LT E RA , Dat a sh eet , 2000.

[9] GRA Y CH IP , Dat a sh eet , 2000.

A b s t ra c t

A S tu dy on th e Im ple m e n t ation of D i g it al P roc e s s in g U nit of Optic al R e pe at er in IM T - 2000 D RA N

by S on, K i- B ong

D ep t. of E lectr on ics E ng in e ering Grad ua t e S chool, K ook m in Un iv ers ity S e oul, K or ea

T h e pur pose of t his p aper focu ses on t h e r esear ch on t h e dig it al sig n al pr oces sin g t o im plem ent an opt ical r ep eat er of th e IM T - 2000 DRA N sy st em .

A t a don or , an alog sign als fr om th e b a se st at ion ar e conv er t ed t o digit al sig n als . T h e con v er sion of an alog sig n als fr om th e an alog par t at t h e r em ot e t o digit al sign als is perform ed in t h e digit al p ar t at th e r em ot e . A n Opt ic p ar t s er v es a s th e in t er face b et w een a don or an d a r em ot e .

T h e dig it al opt ical r epeat er of IM T - 2000 DRA N sy st em is com prised of A D9433, A D9765, GC2011A an d E P F 10K 130E QC240- 2. T h e A D9433 is a 12- bit m on olith ic sam plin g an alog t o digit al con v er t er w it h an on - ch ip t r ack - an d - h old cir cuit an d is opt im ized for high sp eed con v er sion . It oper at es at a r at e of u p t o 125M S P S . T h e A D9765 is a digit al t o an alog conv er t er w it h 12 bit r esolu tion an d 125M S P S . T h e

GC2011A is a g en er al pur p ose digit al filt er chip w it h 32 m ultiply - add filt er cells . It oper at es at a r at e of 106㎒. T h e input dat a size is 12 bit s an d t h e coefficien t dat a size is 14 bit s . T h e out pu t dat a size is 8, 10, 12, 14, 16, 20 or 24 bit s . T h e 32 m ultiply - add cells can b e ar r an g ed a s a 32 t ap arb it r ar y ph a s e filt er or a 64 t ap lin ear ph a se filt er w it h ev en or odd sy m m et r y . T h e E P F 10K 130E QC240- 2 is a F P GA ch ip . U tilizin g t h e im plem en t ed sy st em , th e sig n al h a s th e cent er fr equ en cy of 30㎒, an d each F A sign al t h at is b an dlim it ed at a fr equ en cy of 5㎒ is added t og et h er , an d th at b ecom es a 4F A sign al t h at h a s t h e b an dw idth of 20

㎒.

T h e pr oce s s of each F A is car r ied ou t at t h e don or an d t h e 4 F A sig n al tr an sm it t ed t hr ou g h th e opt ical fib er is pr oces sed at t h e r em ot e.

T h er efor e, u sin g t h e pr op os ed m eth od , w e can im plem en t th e r em ot e sy st em on h ar dw ar e in a m or e sim ple w ay .