Chapter 12 Electrical Properties

Chapter 12

Electrical Properties

12.2 Ohm의 법칙

• Ohm의 법칙(Ohm’s Law - by G. S. Ohm)

V = I · R (12.1)

V ; 전압(Voltage), 단위 V(Volt) = Joule/Coulomb (전하 당 Energy)

I ; 전류(Electric Current), 단위 A(Ampere) = Coulomb/s (단위 시간 당 전하의 흐름) R ; (전기) 저항(Electrical Resistance), 단위 Ohm(W = A/V)

. 저항은 재료 고유의 성질이지만 같은 재료라 하더라도 재료의 형상(두께, 길이 등)에 따라 달라진다 ( R ∝ 1/ [두께], R ∝ [길이] )

. 물리적 의미

(전기) 저항 성분은 재료 고유의 값으로서 다음과 같은 의미를 지닌다 ☞ Figure 12S.1

1) 특정 재료에 전기가 잘 흐르도록 하는데 대한 저항 성분(Resistant Component) = “Resistance”라고 명명

Figure 12S.1에 그린 것처럼 두 재료를 비교해 보면 동일한 전압(V1)에 대해서 저항이 큰 재료(V = IR1)의 전류값(I1)보다 저항이 작은 재료(V = IR2)에서 전류값(I2)이 더 크다 즉 저항이 작은 재료에서 ‘전기가 더 잘 흐른다’는 의미

2) 특정 재료에 전기가 얼마나 잘 흐르는가를 말해 주는 민감도(Sensitivity) ← 비례상수의 일반적인 의미

Figure 12S.1 에서 보면 V=IR 이라는 직선의 기울기([전압]/[전류] )가 되는데, 일반적으로 직선(y = ax)으로 표현되는 두 값의 상관관계에서 ‘기울기’(Slope)의 의미는 비례 관계에 있는 두 값 사이에서 한 값(y)이 또 다른 값(x)의 변화에 대해 얼마나 민감하게 변하느냐를 말해 주는 지표

. 비저항(比抵抗, Resistivity), r

저항이 재료의 형상에 따라 변화하는 양이므로 저항의 기하학적 형상 의존성을 배제하기 위하여 도입된 양, 단위 W ∙m (아래 Eq. 12.3에서 알 수 있음)

r = R ∙ A / l = V ∙ A / I · l (12.2 & 12.3) A ; 전류 방향에 수직인 단면적, l ; 전압 측정 두 지점 간 거리

Figure 12S.1 Ohm의 법칙

전압(Voltage)

기울기 = R1

V

O 전류(Electric Current) I 기울기 = R2

Va

I1 I2

R1 > R2

12.3 전기전도도

• 전기전도도(Electrical Conductivity), s

재료 내의 전기 흐름(전류)의 용이도에 대한 척도로서 비저항의 역수이며 따라서 단위는 (W ∙m)^-1 = mho/m ^*1

s

*1 W 의 역수 1 / W 을 ‘mho’라고 한다

• Ohm의 법칙에 대한 다른 표현

J =

s

J ; 전류 밀도 (단위 면적 당 전류, I/A), E ; 전기장의 세기(Electric Field Density, 두 점 간 전위 차를 거리로 나눈 값 E = V/l , 단위 V/m)

Quiz) Eq. 12.2, 12.3, 12.4, 12.6을 이용하여 Eq. 12.5 유도하기

• 전기전도도에 따른 재료의 분류 ☞ Figure 1.8 in p10

. 전기가 얼마나 잘 흐르느냐 하는 것은 재료 고유의 특성이며, 고체는 매우 광범위한 전기전도도 편차 ~ 10²⁷ (W ∙m)^-1를 보이므로 전기전도도에 따라 재료를 3 종류로 분류 1) (전)도체(Conductor), 2) 반도체(Semiconductor), 3) 부도체(Insulator)

. 금속은 대체로 좋은 도체, ~10⁷ (W ∙m)^-1, 절연체의 전도도는 10^-20 ~10^-10 (W ∙m)^-1 중간 정도의 전도도를 나타내는 반도체의 전기전도도는 10^-6~10⁴ (W ∙m)^-1

12.4 전자 및 Ion 전도

• 고체 내에서 전기의 흐름은 두 가지 전도 기구로 설명할 수 있다 1) 전자 전도(Electronic Conduction)

. 전자의 흐름에 의한 전기 전도 2) Ion 전도(Ionic Conduction)

. Ion 재료에서 전하를 띤 Ion이 이동함으로써 생기는 전기의 흐름

Figure 1.8 여러가지 금속, Ceramic, 고분자 및 복합 재료의 상온에서의 전기전도도 범위

Conductors

Insulators

Figure 12.3 a) 평형 원자 간 거리에 있는 고체 재료에 대한 EB 구조 b) 원자들의 집합체에 대한 원자 간 거리 대 전자 Energy

12.5 고체의 Energy Band 구조

• 전자 Energy Band ☞ Figure 12.2 in p580, Figure 12.3 in p581

. 고체의 전기전도도는 전도에 참여하는 전자 수에 의해 결정, 전기장 내 모든 전자가 다 가속되는 것은 아니다

. 전도에 참여하는 전자의 수는 양자화된 Energy State에 전자들이 어떻게 채워지느냐에 따라 달라진다 (E 상태와 전자들이 이 상태를 점하는 개념에 대해서는 Section 2.3 in p24-31에서 논의한 바 있음) 이들 각 원자들이 모여 고체를 형성할 때, 멀리 떨어져 분리(고립)되어 있던 ‘ N개의 원자들이 서로 접근하여 주어진 결정체가 형성되었다’라고 가정

아주 멀리 떨어진 원자 내의 전자들은 앞서 Section 2.3에서 본 것처럼 서로 아무런 간섭을 주지도 받지도 않고 양자역학적 원리에 따라 주어진 E 상태를 유지하지만, 이들 원자들이 결정체 형성을 위해 접근함에 따라서 다른 원자의 핵이나 전자들의 간섭으로 동요되는 상황 발생

. 각 원자에 명확하게 구분되었던 전자 Energy 상태는 고체 내에서 일정한 간격을 가지는 E 상태로 분화하여 전자 Energy Band(이후 EB로 약한다)를 형성 ☞ Figure 12.2 in p580, Figure 12.3 a) in p581

. 분화 양상은 원자 간 거리에 따라 달라지며, 최외각으로부터 먼저 간섭 현상 발생, 2s ☞ Figure 12.2 in p580 E 상태가 분화되는 정도는 원자 간 거리에 따라 달라지며, 이웃한 EB 사이에는 전자가 차지할 수

없는 E 상태의 집합인 간격(Gap)이 생기는데 이를 Energy Band Gap(이하 BG로 약함, Eg)이라고 한다 원자 간 평형 거리(Equilibrium Spacing)에서 핵에 가까운 전자각에서는 EB가 형성되지 않을 수도 있다 ☞ Figure 12.3 b) in 581

. 각 Band 내 E 상태의 수는 고체를 구성하고 있는 N개 원자에 의해 만들어진 모든 E 상태 수와 같다 e.g. s Band는 N개, p Band는 3N 개의 Energy 상태를 가진다 ☞ Table 2.1 in p27

. EB는 전자가 부분적으로 채워져 있거나 비어있는 경우도 있을 수 있다

Figure 12.2 12 개의 원자들로 구성된 집합체에 대하여 원자 간 거리 대 전자 Energy를 나타낸 모식도

접근 시 외각 전자로 부터 먼저 간섭

12.5 고체의 Energy Band 구조

• 고체 재료의 전기적 특성과 EB의 구조 간 관계

. 고체 재료의 전기적 특성과 EB의 구조 사이에는 매우 밀접한 관계가 있는데 최외각 EB의 배열과 전자의 EB 내 배열 양상에 따라 전기적 특성이 크게 달라진다

• 0 K(절대 영도)에서의 네 가지 다른 유형의 Band 구조 ☞ Figure 12.4 in p581

. 0 K에서 전자가 차지할 수 있는 가장 높은 E 상태를 Fermi Energy Level (Ef)^*1이라고 한다

^*1 Ef = f(T), 온도의 함수, 전기전도에 기여하는 전자는 모두 그 Energy 상태가 Ef 보다 커야 한다

1) ☞ Figure 12.4 a) in p581

EB 내의 Fermi Energy(이하 FE로 약함) Level 바로 위에 빈 전자 상태(Empty Energy State)가 존재 Cu 와 같이 s 가전자대가 1개의 전자로 채워진 금속의 EB 구조

29Cu(1s²2s²2p⁶3s²3p⁶3d¹⁰4s¹ ☞ Table 2.2 in p31)의 4s 각은 1개의 전자로 채워져 있어 N개의 구리 원자로 구성된 고체는 단지 2N개의 전자만이 4s Band를 점유하고 있다 (즉, 전자가 점유할 수 있는 가전자대 상태의 1/2 만 전자로 채워져 있다)

2) ☞ Figure 12.4 b) in p581

가득 채워져 있는 가전자대와 비어 있는 전도대가 겹쳐져 있는 경우

12Mg(1s²2s²2p⁶3s²)과 같은 원자는 부각에 2개의 전자를 가지는데, 3s와 3p Band가 서로 겹쳐져 있어서 Ef 는 N개 원자로부터 형성된 N개 Energy 상태를 하나의 준위에 2개의 전자를 채워서 이루어지는 가장 높은 Energy로 결정된다 (PEP에서 허용하는 만큼 E 상태를 가득 채운다)

3) ☞ Figure 12.4 c) & d) in p581

c)와 d)는 유사한 형태의 Band 구조로서 전자에 의해 모든 Energy 상태가 가득 채워진 가전자대(Valence Band, 이하 VB로 약함)와 비어 있는 전도대(Conduction Band, CB로 약함) 사이에 분명한 BG이 형성되어 있어서 순수한 재료인 경우에 전자들은 이 EB 내에 있는 E 상태를 점유할 수 없다

두 구조의 차이점은 그림에서 볼 수 있는 것처럼 BG이 얼마냐 넓으냐 하는 것인데, 절연체는 BG이 넓어서 VB의 전자들이 CB로 이동하지 못하는 반면 반도체는 특정한 조건이 형성 되는 경우 CB로의 이동이 가능할 만큼 좁은 BG이 존재한다 (Ef 는 두 Band의 중간에 위치)

e.g. Silicon의 Eg @300 K = 1.11 eV, Germanium의 Eg @300 K = 0.67 eV ☞ Table 12.3 in p 593, SiO2의 Eg @300 K ~ 8 eV, Si3N4의 Eg @300 K ~ 5 eV

Figure 12.4 0 K 의 고체 구조에서 존재할 수 있는 EB 구조

a) 구리와 같은 금속의 EB 구조 - 동일 Band 내에서 꽉 채워진 상태 바로 위에 빈 전자 준위가 존재

b) Mg과 같은 금속의 EB 구조 - 꽉 채워진 Band와 빈 전도대가 겹쳐져 있다

c) 절연체 EB구조의 특징 - 채워진 가전자대가 빈 전도대로부터 비교적 큰 BG 이상 떨어져 있다 (> 2 eV)

d) 반도체에서 발견되는 EB 구조 - 비교적 좁은 BG(< 2 eV)을 가지고 있다는 것 외에는 절연체와 차이가 없다

12.6 Energy Band와 원자 결합 Model로 설명하는 전기 전도

• 자유전자(Free Electron)와 정공(正孔, Hole) . 자유 전자

Energy 상태가 FE보다 높아서 전기 전도에 기여할 수 있는 음전하를 가진 운반자(운송자, Carrier)

. 정공(Hole, 양전하)

전자와 같이 전기 전도에 기여하는 운반자이지만 양전하를 품고 있으며, 정공의 경우에 전기 전도에 기여하는 것은 FE보다 낮은 Energy를 가진 정공들이다

. 전기 전도 현상과 운반자의 관계

전기 전도(전류)는 재료 내에서 전하의 운반자인 자유전자와 정공의 움직임의 결과이며, 전기전도도는 전자와 정공의 수와 직접적인 함수 관계를 가진다

• 금속(의 전도) ☞ Figure 12.5 in p583 . 전자가 전류에 기여할 수 있는 조건

전자가 FE 값보다 높은 Energy 상태의 비어 있는 자리로 여기되어야 한다 ☞ Figure 12.5 in a) → b) in p583

. 금속 결합에서 모든 가전자는 자유롭게 이동할 수 있으며, 전자의 바다(Sea of Electrons)를 형성하며 Ion으로 구성된 격자 전반에 고르게 걸쳐 분포 ☞ Section 2.6 in p44 가전자는 어느 한 원자들에 국부적으로 머물지는 않지만 확실한 전도성의 자유전자로 거동하려면 약간의 여기가 필요하며, 다른 금속은 다른 재료에 비해 작은 Energy로도 상당히 많은 자유전자가 생성되어 상대적으로 높은 전도성을 나타낸다

Figure 12.5 금속의 경우 전자 여기가 일어나기 a) 전, b) 후 전자 준위들이 전자들에 의하여 채워진 상태

12.6 Energy Band와 원자 결합 Model로 설명하는 전기 전도

• 절연체와 반도체(의 전도) ☞ Figure 12.6 in p584

. 절연체와 반도체는 전자로 꽉 채워진 가전자대의 맨 위쪽에 근접해 있는 빈 상태들이 없다

. 가전자대의 전자가 자유 전자가 되기 위해서는 전자가 Energy(~ Eg, 많은 재료의 경우 BGE는 수 eV)를 외부(열, 빛 등의 원인)로부터 공급 받아 Band Gap을 뛰어넘어 전도대 바닥에 있는 빈 Energy 상태로 뛰어 올라가야 한다

. 전도대로 여기되는 전자의 수는 온도, Eg에 의해 결정

Eg↑→ 가전자가 전도대에 있는 Energy 상태로 갈 수 있는 확률↓, 전기전도도↓

. 반도체와 절연체는 Eg 값의 대소에 따라 좌우 (Eg, 반도체 < Eg, 절연체)

온도가 올라가면 열 Energy의 증가로 상대적으로 더 많은 전자가 전도대에 들어갈 수 있고 전기전도도가 증가

. 원자 결합 관점의 절연체와 반도체의 차이

절연성을 가진 재료의 원자 결합은 Ion, 또는 강한 공유결합으로서 전자들은 개개의 원자에 강하게 결합되어 결정 내에서 자유롭게 움직일 수 없는 반면, 반도체는 일반적으로 약한 공유결합 (또는 공유결합이 지배적)으로 작용하므로 Ion 결합보다 상대적으로 약한 결합력 때문에 가전자들이 원자에 강하게 결합되어 있지 않으며, 열적 자극(Thermal Excitation)으로 쉽게 유리되어 자유로운 거동이 가능

Figure 12.6 절연체나 반도체의 경우 하나의 자유 전자와 정공을 생성시키는 가전자로부터 전도대로 전자를 여기시키는 현상이 일어나기 a) 전, b) 후 전자 준위의 점유 상태

12.7 전자 이동도(Electron Mobility)

• 재료 내의 전자의 거동과 전류 . 자유 전자의 이동과 가속

- 외부로부터 전기장이 가해지면 음전하를 띠고 있는 자유 전자들은 전기장의 영향 아래 있는 한 전기장의 반대 방향으로 가속되므로 이론적으로 전류는 계속 증가해야 할 것 - 실제로는 전기장이 가해지면 전류는 일정한 값(I = V/ R)에 도달하여 더 이상 증가하지 않는데, 이는 전자의 이동에

어떤 물리력(마찰력, Frictional Forces)이 작용하여 외부 전기장 하에서 전자가 가속되는 것을 방해하고 있다는 것을 시사 - 마찰력의 근원은 결정 격자 내 결함(불순물, 공공, 침입형 원자, 전위, 원자 자체의 열 진동 등을 포함)과 전자들이 충돌 (산란, Scattering)하는데 기인하는 것

- 충돌에 의하여 전자는 운동 Energy를 잃기도 하고 운동의 방향을 바꾸기도 한다 ☞ Figure 12.7 in p585

- 궁극적으로는 전기장의 반대 방향으로 전자의 흐름(Net Electron Motion)이 발생하게 되고 이 전하들의 흐름의 총합이 전류가 된다

• 이동도(Mobility), 유동 속도(Drift Velocity), 전기전도도(Electrical Conductivity)

. 산란은 전류에 대한 저항으로 나타나게 되는데, 이를 정량적으로 설명하기 위한 두 변수가 유동 속도와 이동도 - 유동 속도와 전자 이동도 간의 관계

유동 속도는 전기장에 의해 가해지는 힘의 방향에 대한 평균 전자 속도

v_d = me E (12.7)

me ; 전자 이동도 (충돌 주기, 단위 m²/V∙s)

전기전도도 s 는 아래와 같이 정의한다 (n ↑, me↑ →

s

s

n ; 단위 부피 당 자유전자의 수 (전도되는 전자의 수), 𝒆 ; 전자 하나의 전하량의 절대치 ( = 1.6 x 10^-19 C) Figure 12.7 산란 현상에 의해 하나의 전자 행로가 굴절되는 것을 보여주는 모식도

E

Table 12.1 9가지 상용 금속과 합금들의 상온에서의 전기전도도

12.8 금속의 전기 비저항(Electrical Resistivity)

• 금속의 전기전도도

. 대부분의 금속이 다른 재료들에 비해 상대적으로 높은 전기전도도를 가지는 것은 상대적으로 많은 자유전자가 FE보다 높은 빈 Energy 상태로 여기되기 때문 ( ☞ Eq. 12.8 ; n↑)

. 금속의 전기전도도를 비저항(전도도의 역수)의 관점에서 해석 - Matthiessen의 법칙

- 결정 결함이 산란 현상의 원인 제공 인자(Scattering Center)이므로 결정 결함의 증가는 비저항을 증가시킨다

- 재료 내 결함의 농도는 온도, 조성 및 냉간 가공의 정도에 따라 달라지는데, 실제로 금속의 비저항 값은 열진동, 불순물 농도, 냉간 가공량 등의 영향의 총합임이 실험적으로 규명 즉, 각 산란 기구들은 서로 독립적으로 영향을 미친다는 것 ☞ Eq. 12.9, Figure 12.8 in p587

r total = rt + ri + rd (12.9)

rt ; 열진동에 의한 비저항, ri ; 불순물에 의한 비저항, rd ; 냉간 가공에 의한 비저항

• 비저항에 미치는 온도의 영향

. 비저항이 온도의 증가에 따라 직선적으로 증가(온도 상승에 따라 비례적으로 증가) ☞ Figure 12.8 in p587

rt = r0 + aT (12.10)

r0, a ; 각 금속 고유의 상수, T ; 온도

Figure 12.8 순수 구리와 Cu-Ni 합금들의 온도 변화에 대한 전기 비저항 변화 – 합금들 중 하나는 변형을 겪은 재료

12.8 금속의 전기 비저항

• 비저항에 미치는 불순물의 영향

. 고용체를 형성하는 불순물(이종 원소)을 첨가하는 경우 비저항과 이종 원소의 원자 분율(Atom Fraction, at %) Ci의 관계는 다음 식으로 주어진다

ri = A·Ci (1 - Ci) (12.11)

A ; 농도에 무관, 불순물과 모금속(Host Metal, Solvent)에 대해서 함수 관계를 유지하는 상수

. Cu-Ni 합금의 경우 상온에서 구리의 비저항에 미치는 50 wt%까지 Nickel의 영향 Nickel 원자가 전자 흐름에 대한 산란 인자의 역할을 하므로 Nickel 원자 농도의 증가는 Cu-Ni 합금의 비저항 값을 증가시킨다 ☞ Figure 12.9 in p588

. a와 b상으로 이루어진 2상 합금의 경우, 대략의 비저항 값은 혼합 법칙(Rule of Mixture)을 이용하여 다음과 같이 구할 수 있다

ri = ra Va + rb Vb (12.12)

ra , rb ; a,b상의 비저항, V_a ,V_b ; a,b상의 부피 분율

• 비저항에 미치는 소성 변형의 영향

. 소성 변형은 많은 전위 발생의 결과이므로 이에 따라 산란 인자가 증가하고 따라서 비저항 값이 증가한다 이들 전위를 전자 산란 전위(Electron Scattering Dislocation)이라고 부른다

다만 소성 변형의 영향은 온도나 불순물의 영향에 비해 상대적으로 크지 않다 ☞ Figure 12.8 in p587

Figure 12.9 Cu-Ni 합금의 조성 변화에 대한 상온 전기 비저항 변화

12.9 상용 합금의 전기적 특성

• 고전도도를 목적으로 사용하는 금속 . 구리(Copper)

- 여러가지 좋은 물리적 특성과 더불어 높은 전기전도성을 나타내는 금속 e.g. 무산소 고전도 구리 (OFHC, Oxygen-Free High Conductivity)

. Aluminum

- 구리에 비해 전도도는 떨어지지만 ( ☞ Table 12.1 in p585) 상대적으로 다른 재료에 비해 높은 전도도로 인해 배선 재료로 선호되는 금속이며, 특히 오랫동안 집적회로의 배선 재료(Interconnection)로 사용되어 왔다

. 은(Silver)

- 구리보다 더 높은 전기전도도를 가진 재료이나 가격이 상대적으로 구리나 Aluminum보다 비싸기 때문에 제한적으로 사용된다

• 전기전도도와 기계적 성질의 조화

. 전기전도도를 유지하는 가운데 기계적 강도를 향상 시킬 필요가 있는 경우

흔히 쓰는 재료의 강화 방법인 고용체 합금(Solid Solution Alloy ☞ Section 8.10 in p338-340)이나 냉간 가공(Cold Working으로 인한 가공 경화 ☞ Section 8.11 in p340-342)한 금속은 앞서 언급한 것처럼 전도도를 심각하게 감소시키므로 사용하기 어려운 반면, 전도도에 심각한 영향을 주지 않는 제2의 상(Phase)을 첨가하여 전도도를 희생하지 않도록 한다 e.g. Cu-Be 합금

석출 경화(Precipitation Hardening ☞ Section 11.10 & 11.11 in p552-556)시켜 기계적 강도를 향상, 이 때 전도도는 고순도 구리에 비해 ~ 1/5 정도 밖에 감소하지 않는다 구리를 기본으로 하는 합금으로서는 가장 강하며 강에 필적하는 강도. 탄성 계수가 높아 전자 공업이나 통신기기 분야에서는 고성능 Spring 재로서 사용

• 발열 재료(Heating Element)

. 노(Furnace) 발열체와 같이 높은 비저항의 성질을 이용하여 열을 내는 재료의 경우, 전자의 산란 시 Energy가 열 Energy로 방출되는 것이며 이 경우 자체 발열에 견디는 내화성 (Refractory)도 갖추어야 할 것이므로 높은 융점이 요구된다

e.g. Nichrome(Ni-15 ~20%Cr)은 내열(융점 > 1300°C), 내식, 내산화성이 모두 우수한 발열 합금으로 기장 흔하게 사용된다

Table 12.1 9가지 상용 금속과 합금들의 상온에서의 전기전도도

반도체

• 반도체^*1 - 통상적으로 부도체로 거동하지만 적절한 조건이 주어지면 전도체 재료로 변화

*1 반(:)도체로 길게 소리 내어야 정확한 발음, 여기서 ‘반’이란 의미는 통상 부도체로 거동하지만 외부적인 요인에 의해 적절한 조건이 주어지면 때로는 도체로 거동함을 의미

반도체 재료의 전기적 성질은 아주 적은 양의 Dopant에도 매우 민감하게 변화, 아래와 같이 두 종류로 대별하여 볼 수 있다 1) 진성 반도체 (Intrinsic Semiconductor)

순수한 재료 상태에서 고유의 구조와 성질에 의해 전기적 특성을 보이는 반도체

2) 외인성 반도체(Extrinsic Semiconductor)

전기적 특성이 첨가된 Dopant에 의해 좌우되는 반도체

12.10 진성 반도체

• 진성 반도체

. VB는 전자들로 가득 채워져 있지만 CB는 비어 있으며, VB와 CB는 ~ 2 eV 이하의 BGE로 구분되어 있다 ☞ Figure 12.4 d) in p581

. 순수 재료 반도체(화합물이 아닌)로는 IVA 족에 속하는 Ge(Germanium)과 Si(Silicon)이 여기에 속하는데, BGE는 각각 Eg,Si @300 K = 1.11 eV, Eg,Ge @300 K = 0.67 eV ☞ Table 12.3 in p593

. 화합물 반도체(Compound Semiconductor) – 서로 다른 족에 속한 원소들의 화합물로서 진성 반도체의 성질을 나타내는 반도체 1) III-V 화합물 반도체

IIIA 족과 VA 족에 있는 원소들의 조합, GaAs, InSb 등이 있다

2) II-VI 화합물 반도체

IIB 족과 VIA 족에 있는 원소들의 조합, CdS, ZnTe 등이 있다

. 화합물 반도체는 구성 원소들이 주기율표 상에서 서로 멀리 떨어져 있을수록 전기음성도의 차이가 커서 강한 Ionic 결합을 하게 되고, 이에 따라 BGE가 증가한다 (전도성↓, 절연성↑) ☞ Table 12.3 in p593

Figure 12.4 d) 진성 반도체의 EB

Table 12.3 반도체 재료들의 상온 전기적 성질

12.10 진성 반도체

• 정공(正孔, Hole)

. 진성 반도체의 VB에서 CB로 전자 한 개의 여기로 인해 생긴 전자의 빈 자리(Hole)로서 전자와 전하량은 같지만 전자와 반대로 양전하( = +1.6 x 10^-19 C)를 가지는 전하 운반자

. EB 구조에서 하나의 정공은 VB에 비어 있는 하나의 전자 상태이며, 따라서 전기장이 가해지면 결정 격자 내에서 전자를 잃어버린 자리(Energy 상태)는 다른 가전자에 의해 채워지게 되는데 이러한 움직임을 전기장에 반응하는 전자의 흐름(전류)으로 취급 (정공의 흐름은 전자와 반대 방향) ☞ Figure 12.11 in p594

• 진성 전기전도도(Intrinsic Conductivity)

. 2 종류의 전하 운반자(Carrier)를 고려한 전기전도도 Eq. 12.8 (in p585)의 변형이 필요

s

p ; 단위 부피 당(m³) 정공의 수, mh ; 정공의 이동도 (mh < me)

. 진성 반도체에서는 BG을 뛰어넘는 하나의 전자는 반드시 VB에 하나의 정공을 만들게 되므로 다음 관계가 성립한다

n = p= ni (12.14)

위 식에서 ni를 진성 운반자 농도(Intrinsic Carrier Concentration)라고 한다

. Eq. 12.13, 12.14를 조합하여 다음과 같이 쓸 수 있다

s

Figure 12.6 b) VB에서 CB로 전자가 여기된 후의 전자 준위 의 점유 상태

Figure 12.11 진성 Silicon에서 일어나는 전기 전도에 대한 전자 결합 Model

b), c) 여기 후 (외부 전기장에 대응하여 일어나는 자유전자와 정공의 움직임) (b)

Free Electron Hole

Electric Field

(c)

Electric Field

Hole

Free Electron

12.11 외인성 반도체

• 외인성 반도체의 실용성

. 상용 반도체는 모두 외인성인데, 이는 비록 낮은 농도라 하더라도 Dopant 첨가로 과잉의 전자나 정공을 형성시킴으로써 전기적 특성을 용이하게 변화시킬 수 있기 때문 e.g. Dopant의 농도를 10^-12 정도로 만들어 주면 상온에서 Silicon을 외인성 반도체로 만드는 데 충분하다

• n형 외인성 반도체

. 외인성 반도체 Silicon의 형성 ☞ Figure 12.12 in p596

- Si 원자는 4개의 가전자를 가지고 있는데 주위의 4개의 각 원자에서 공급되는 1개의 전자를 공유하는 공유 결합을 형성 ☞ Section 2.6 in p40

- 가전자 5개를 가지는 1개의 Dopant 원자(예; P, As, Sb 등의 VA 족 원소)가 Si 원자 하나와 치환되어 있다고 하면 ☞ Figure 12.12 a) in p596

Dopant 원자가 가진 5개 가전자 중 4개만 주위의 Si 원자와 결합하고 남은 1개 가전자는 약한 정전기 인력에 의해 Dopant 주위에 결합되어 있는데 ☞ Figure 12.12 b) in p596 그 결합 Energy가 ~ 0.01 eV 정도로 아주 작아 쉽게 분리, 자유전자나 전도 전자가 된다 Figure 12.12 ☞ c) in p596

Electric Field Electric Field

Free Electron

Figure 12.12 외인성 n형 반도체 Model (전자 결합) a) 인과 같이 5개의 가전자를 갖는 하나의 불순물 원자는 하나의 Si 원자를 대체, 결과로 불순물 원자에 결합되어 있으면서 궤도를 따라 움직이는 과잉의 결합 전자 하나를 생성, b) 하나의 자유전자를 생성시키는 여기, c) 전기장에 대응하여 움직이는 자유전자

12.11 외인성 반도체

• n형 외인성 반도체 (계속)

. Dopant 원자의 가전자 중 결합에 참여하지 않은 전자의 Energy 상태의 Band 구조 ☞ Figure 12.13 in p597

- 느슨하게 결합된 전자는 CB 바로 아래 BG 내의 Energy 상태 중 하나(Ed)를 점하고 있어 작은 Energy로도 쉽게 CB로 도약이 가능

- 잉여 가전자의 약한 결합의 결합 Energy는 이 전자를 CB Energy 상태(Ec)로 끌어 올리는데 필요한 Energy가 된다

. Donor

전자를 CB에 내어줄 수 있는 Dopant를 Donor라고 한다

(Donor에 의한 CB 내 자유전자 생성 시에는 VB에 정공이 생성되지 않음에 유의 ∵ 외인성)

. 상온에서의 외인성 전이(Extrinsic Transition)

- 상온에서 공급되는 열 Energy는 BG 내의 Donor State로부터 수많은 전자를 CB로 들뜨게 하는데 충분하다

- VB로부터 CB로 전자가 여기되는 약간의 진성 전이(Intrinsic Transition ☞ Figure 12.6 b) in p584)도 일어나기는 하나 그 양은 무시할 정도, 따라서 CB 내의 전자의 수는 VB 내의 정공의 수보다 훨씬 많으며 (12.13)의 우변 첫 항이 두 번째 항보다 훨씬 크게 된다 n ≫ p^*1 (12.13 → 12.16)

^*1 이렇게 전하 이동이 음전하를 띤 전자에 의해 지배되기 때문에 이러한 외인성 반도체를 ‘음’(Negative)의 앞 글자를 따라 n^{형이라 부른다}

s

s

. n형 외인성 반도체에서는 정공보다는 전자가 전하의 이동에 기여하는 바가 훨씬 지배적이므로 전자를 다수 운반자(Majority Carrier), 정공을 소수 운반자(Minority Carrier)라고 한다

. n형 외인성 반도체의 FE Level

n형 외인성 반도체에서 FE 상태(Ef)는 Donor Energy 상태에 더 가까운 쪽으로 이동하여 위치 (정확한 위치는 온도와 Donor 농도의 함수)

Figure 12.13 a) BG 내에서 CB 바로 아래에 위치한 Donor Energy 상태, b) CB 내에 자유전자를 생성시키는 Donor Energy 상태로부터의 여기

Ec

Ev

Eg = Ec - Ev

Ed

12.11 외인성 반도체

• p형 외인성 반도체 (계속)

. Si, Ge 등에 Al, B(붕소), Ga(Gallium) 같은 IIIA 족 가전자 3개를 가진 원소를 첨가, Dopant 원자 주위 공유결합 중 하나는 전자 1개가 결핍 상태가 된다 ☞ Figure 12.14 a) in p597 이러한 전자의 결핍 상태는 Dopant 주위에 약하게 결합되어 있는 정공으로 취급할 수 있으며, 이 정공은 근접한 주위의 결함으로부터 하나의 전자가 이동함으로써 Dopant 원자로 부터 떨어져 나와 자유롭게 이동할 수 있게 되는데 본질적으로는 전자와 정공이 서로 위치를 바꾼 결과가 된다 ☞ Figure 12.14 b)

. Acceptor

- 정공의 이동은 n형 반도체에서 들뜬 Donor 전자와 마찬가지로 들뜬 상태에 있으며 전도 과정에 참여한다 정공이 형성되는 외인성 여기를 EB 구조로 표현 ☞ Figure 12.15 in p598

- p형 Dopant 원자들은 BG 내에서 VB 바로 위에 근접해 있는 Energy 상태를 가진다 ☞ Figure 12.15 a) in p598

- VB에 있던 전자가 열적 흥분 상태가 되어 Dopant 전자 상태(Ea)로 도약함으로써 VB에 정공을 생성시킨다 ☞ Figure 12.15 b) in p598 (이 때 도약한 전자는 CB에 있는 Energy 상태가 아닌 BG 내의 Acceptor 상태 Ea 를 점하는 것이므로 자유전자는 아니다)

. p형 외인성 반도체에서는 정공의 농도가 전자의 농도보다 훨씬 높다, 즉 p형 외인성 반도체에서는 정공이 다수 운반자가 된다 p ≫ n, (12.13 → 12.17)

s

. p형 반도체의 FE(Ef)는 Acceptor Energy 상태(Ea)에 더 가까운 쪽으로 이동하여 위치

• 반도체의 Doping(이종 원소 주입 → 도체화)

. 처음에 전체 불순물 농도 ~ 10^-7 at% 정도의 순수한 재료를 만들고, 이후 여러가지 방법으로 특정한 Donor, 또는 Acceptor Dopant 원소를 원하는 양만큼 첨가하여 외인성 반도체를 만드는데 이를 Doping이라 한다

. 외인성 반도체를 Doping시키면 상온에서 주어지는 열 Energy에 의해 많은 운반자 (n/p ; 전자/정공)가 생기는데, 이에 따라 상온에서도 상당히 높은 전기전도도를 가진다

Electric Field

Figure 12.14 외인성 p형 반도체 (전자 결합) a) 3개의 가전자를 가진 붕소와 같은 불순물 원자는 하나의 Si 원자를 대체, 불순물 원자에 하나의 결핍된 전자 혹은 하나의 정공 생성, b) 전기장에 대응하여 움직이는 정공 Ea

Ec

Ev

Figure 12.15 a) BG 내에서 VB 바로 위에 있는 Acceptor Energy 상태, b) VB 내에 정공을 생성시키는 Acceptor 상태로부터의

12.12 운반자 농도의 온도 의존성

• 진성 반도체에서 운반자 농도의 온도 의존성

. 온도 증가에 따라 Si, Ge의 진성 운반자 농도는 증가 ☞ Figure 12.16 a) in p600

이는 온도 증가에 따라 VB에서 CB로 전자를 여기시키는 데 소요되는 열 Energy가 증가하기 때문 ☞ Figure 12.6 b) in p584

. 모든 온도에 걸쳐 Ge의 운반자 농도는 Si보다 높은데, 이는 두 재료의 BGE 차이 때문 (어떤 온도에서든 더 많은 전자가 BG을 뛰어 넘어 여기된다는 의미, Eg,Si @300 K = 1.11 eV, Eg,Ge @300 K = 0.67 eV ☞ Table 12.3 in p593)

• 외인성 반도체에서 운반자 농도의 온도 의존성

. 진성 반도체에서의 온도 의존성과 많은 차이를 보이는데, 예로서 10²¹ m^-3 농도의 인(P)으로 Doping된 Si에 대한 전자 농도-온도 그림에 나타난 것처럼 외인성 곡선은 온도 동결 지역/외인성 지역/진성 온도 지역 등 3 지역으로 구분 ☞ Figure 12.17 in p600 1) 외인성 온도 구간(Extrinsic Temperature Region, 포화 영역; Saturation Region)

- 약 150 ~ 475 K 사이의 중간 온도 지역에서 n형 외인성 반도체로 거동하는데 전자 농도는 일정한 값을 가진다 - CB의 전자들은 인(P, Phosphorus)의 Donor 상태(Ed)로부터 여기되는데, 자유전자의 농도가 Dopant(인)의 농도와 대략 유사한 값을 보이기 때문에 모든 인 원자들이 Ion화 되어(Ionized) 자유전자를 생성하였다고 볼 수 있다 - VB 전자의 BG을 넘는 진성 여기(Intrinsic Excitation)는 외인성 Donor의 여기에 비하면 무시할 만큼 적은 정도

- 외인성 구간의 온도 범위는 Dopant 농도에 의존, 대부분의 고체 소자(Solid State Device)는 이 구간에서 작동되도록 설계

2) 동결 온도 구간(Freeze-out Temperature Region)

- 전하 운반자(전자)들이 Dopant에 “얼어 붙어”(Frozen) 있기 때문에 붙여진 이름

- 100 K 이하의 낮은 온도 구간에서는 전자 농도가 온도 감소와 더불어 급격히 감소, 0 K 에서는 0에 근접

- 이 구간에서는 열 Energy가 충분하지 못하여 전자를 P(인)의 Donor Energy State(Ed)로부터 CB로 여기시키지 못한다

3) 진성 온도 구간(Intrinsic Region)

- 높은 온도 구간에서는 온도 증가에 따라 운반자(전자) 농도가 온도 증가에 따라 Donor(P)의 농도 이상으로 급격하게 증가하는 양상을 보이는데, 이는 BG을 뛰어 넘는 진성 여기(Ev → Ec)로 인해 생성되는 전자의 농도 증가 때문

Figure 12.16 Ge과 Si에 대한 온도의 함수로 나타낸 진성 운반자 농도

Figure 12.17 Donor 농도 10²¹ m^-3으로 Doping된 n형 Si과 진성 Si(점선)에 대한 전자 농도 대 온도 동결/외인성/진성 온도 지역

같은 곡선

Linear Scale Log Scale

12.13 운반자 이동도에 영향을 미치는 인자들

• 이동도에 영향을 미치는 인자

. 전기전도도는 운반자(전자, 정공)의 농도, 운반자의 이동도의 영향을 받는다 ☞ Eq. 12.13 in p594

. 이동도는 산란을 일으키는 결함의 존재(열진동, 불순물 원자 등)의 영향을 받는다

[Conductivity

s

• 이동도에 미치는 Dopant 농도의 영향 - 상온에서 Si 내의 전자 이동도와 정공 이동도 ☞ Figure 12.18 in p602 . Doping 농도 증가에 따라 전자/정공 이동도 감소 ☞ Figure 12.18 in p602, Figure 12.19 a) in p603 10²⁰ m^-3 이하 농도에서 이동도는 최대치를 보인 후 더 이상 증가하지 않는다 (이동도는 Doping 농도에 무관) ☞ Figure 12.18 in p602, Figure 12.19 a), b) in p603

. 모든 농도에서 [전자의 이동도

m

m

• 이동도에 영향을 미치는 온도의 영향

. Doping 농도 감소에 따라 전반적으로 이동도가 향상 ☞ Figure 12.19 in p603

. 10²⁴ m^-3 이하의 농도에서는 온도의 증가에 따라 전자와 정공 이동도가 감소 운반자들의 열적 산란(Thermal Scattering) 증가에 따른 결과

Figure 12.18 상온에서 Si의 전자의 이동도와 정공 이동도에 미치는 Dopant 농도의 영향

이동도의 농도 의존성 없음

Figure 12.19 Donor와 Acceptor를 다양한 농도로 Doping 시킨 Si에 대한 a) 전자 이동도, b) 정공 이동도의 온도 의존성

농도 감소

→ 이동도 향상

농도 감소

→ 이동도 향상 10²⁰ m^-3 이하에서 이동도는 Doping 농도에 무관

m

m

12.14 Hall 효과(Hall Effect)

• Hall 효과

. 전하를 가진 입자가 움직이는 방향에 수직으로 자기장이 가해질 때, 자기장과 입자의 진행 방향에 수직으로 작용하는 힘이 생성되어 입자에 가해지는 현상

. 임의 재료의 전기 전도에 대한 여러가지 특징(다수 운반자의 유형, 농도, 이동도 등)을 알아낼 수 있는 방법으로 Hall 효과를 활용한 Hall 효과 측정(Hall Effect Measurement)을 수행 ☞ Figure 12.20 in p607

. Hall 전압(Hall Voltage) 의 생성

x ^{방향의 전류 Ix}에 대하여 자기장 Bz가 z 방향으로 가해진다면 y 방향으로 힘이 작용하여 움직이는 전하 입자에 가해져서 입자를

y

VH = ^{𝑹𝑯𝑰𝒙𝑩𝒛}

𝒅 (12.18)

RH ; Hall 계수(Hall Coefficient), d ; 시편의 두께

여기서 Hall 계수, RH는 재료 고유의 값(상수)이며, 금속에서는 전기 전도가 전자에 의해 발생하므로 Hall 계수는 음수가 된다

RH = ^𝟏

𝒏|𝒆| (12.19)

실험적으로는 Eq. 12.18로부터 RH를 구하고 전하의 값 e를 이용하여 Eq. 12.19로부터 n(단위 체적 당 전자/정공의 수)의 값을 결정할 수 있다 또한 Eq. 12.8 in p585 (

s

me =

s

|e|

me = RH

s

Figure 12.20 Hall 효과를 보여주는 모식도

12.15 반도체 소자

• 반도체 소자

. 재래 진공관의 여러가지 기능을 대신하는 반도체를 이용한 소자로 Diode와 Transistor를 들 수 있는데, 이들을 흔히 고체 소자(Solid State Device)라고 부른다

. 반도체 소자는 재래 진공관 소자에 비해 여러가지 장점을 가지는데, 소형, 저전력 소비, 예열 시간의 단축 등이 대표적인 성질

. Bell Telephone Labs의 W. H. Brattain, J. Bardeen, W. Shockley가 1939, 1947년에 최초의 p-n 접합 Diode와 Transistor (Solid State Amplifier, as a Ge-Si Junction - “Point Contact Transistor” ☞ Figure 12S.2)를 발명

. 오늘날 손톱 크기의 면적 내에 수십 억 개(Giga bit)의 회로가 내장되는 집적회로(IC; Integrated Chip)는 위와 같은 고체 소자들을 하나의 Chip(Monolithic Chip)에 집적하여 하나 내지 여러가지 전기/전자적 기능을 수행하도록 만들어지는데, 최초의 집적회로는 1958년 J. Kilby(Texas Instrument)가 발명 ☞ Figure 12S.3 & 12S.4

. 진보된 Transistor로서 오늘날 집적회로에 필수적으로 사용되는 전계 효과 금속 산화물 반도체 (MOSFET; Metal Oxide Semiconductor

Field Effect Transistor)는 1960년 AT & T Bell Labs의 강대원이 발명 ☞ Figure 12S.5 & Figure 12.26 in p612 Figure 12S.2 The First Ge-Si Transistor Invented at Bell Labs

Figure 12S.5 Dr. 강대원 Figure 12S.3 The First IC Invented by J. Kilby in 1958 of Texas Instrument Figure 12S.4 J. Kilby

12.15 반도체 소자

• p-n 정류 접합(Rectifying Junction) . Diode(정류 소자, Rectifier)

전류를 한 쪽으로만 발생하도록 기능하는 소자로서 과거 진공관으로 제어하던 정류 작용을 p

-n

. Doping을 통한 p-n ^{접합 제조}

p, n형 반도체를 각각 별개로 만들어 p

-n

. 절연 파괴(Dielectric Breakdown) ☞ Figure 12.22 in p609

경우에 따라 수 백 V 정도의 높은 전압이 역방향으로 가해지면 다수의 운반자(전자와 정공)가 생성되어 갑작스러운 전류 증가를 야기하는데 이와 같은 현상을 절연 파괴라고 한다 ☞ Section 12.22 in p627

Figure 12.22 순, 역방향 전압 하의 p

-n

Figure 12.21 p-n 정류 접합체에서 전자와 정공의 분포

a) 전압이 걸리지 않은 경우, b) 순방향 전압이 걸린 경우, c) 역방향 전압이 걸린 경우

12.15 반도체 소자

• p-n 정류 접합 (계속) . 정류 작용

Figure 12.23 a) (in p610) 같이 전압이 시간에 따라 sine 곡선을 그리며 변화하는 신호를 p

-n

. p

-n

1) 전압이 걸리지 않은 경우 (Zero or No Bias) ☞ Figure 12.21 a) in p609 p 측은 정공이 주 운반자, n 측은 전자가 주 운반자

2) 순방향 Bias가 걸린 경우 ☞ Figure 12.21 b) in p609

정공과 전자는 각각의 반대 극성 쪽을 향할 것이므로 두 운반자가 모두 접합 계면 쪽에 모이게 되고, 정공과 전자가 재결합(Recombination) 하여 Energy 방출, 많은 수의 운반자가 접합부로 흐르게 되고, 그 결과 고전류, 저저항의 특성 발현

[Electron] + [Hole] → [Energy] (12.21)

3) 역방향 Bias가 걸린 경우 ☞ Figure 12.21 c) in p609

정공과 전자는 접합 계면으로부터 멀리 떨어지게 되고 전하의 흐름이 저하, 접합부는 절연체로 거동

Figure 12.23 a) p

-n

-n

Figure 12.21 p-n 정류 접합체에서 전자와 정공의 분포 a) 전압이 걸리지 않은 경우, b) 순방향 전압이 걸린 경우, c) 역방향 전압이 걸린 경우

12.15 반도체 소자

• Transistor

. 3극 진공관과 동일한 기능(증폭 작용, Switch 기능)을 제공하는 고체 소자

. 두 가지 형태

1) 접합 Tr.(Junction Transistor, Bimodal Transistor), 2) MOSFET(전계 효과 금속 산화물 반도체)

• 접합 Tr.

. 2개의 p

-n

• p

-n-p

. p, n, p로 Doping된 영역을 각각 Emitter, Base, Collector라고 부른다

. 접합 1(Emitter-Base)은 순방향, 접합 2(Base-Collector)는 역방향 전압 상태 ☞ Figure 12.25 b) in p612

. 동작 기구 – 증폭 작용(Amplification)

- 접합 1(E-B)에서 많은 수의 정공이 Base로 이동, B 지역에서 소수 운반자인 정공은 다수 운반자인 전자와 결합

- B의 반도성 재료의 성질과 두께를 박막으로 적절히 조절해 주면 대부분의 정공이 B 지역에서 재결합하지 않고 B를 통과한 후 접합 2(B-C)를 지나 p 형의 C 지역으로 들어가게 되며 결국 E-C 회로를 형성하게 한다

- E-B 회로의 입력 전압을 조금만 증가시켜도 접합 2를 거쳐 흐르는 전류는 크게 증가, C의 전류는 부하 저항에 걸리는 전압을 크게 증가시켜 접합 Tr.의 전압 신호를 증폭시키는 결과 ☞ Figure 12.24 in p610

cf. n

-p-n

-n-p

-n-p

Figure 12.25 p

-n-p

a) 전압이 가해지지 않은 경우, b) 전압 증폭을 위해 적당한 전압이 가해진 경우에 전자와 정공의 움직임 방향과 분포들 Figure 12.24 p

-n-p

12.15 반도체 소자

• Transistor (계속)

• MOSFET ☞ Figure 12.26 in p613

. n

-p-n

-n-p

. Source와 Drain은 Gate를 사이에 두고 대칭으로 위치하며 하나의 MOS구조 안에 있는 Source와 Drain은 그 구조와 크기가 동일 (집적공정 시에 S와 D은 동일한 공정으로 동시에 형성, 전기적으로도 서로 호환 가능) 전기적으로 기판과 접지된 쪽이 운반자의 공급처인 Source, 전압이 가해져서 전류를 이끌어내는 쪽이 Drain

. 운반자에 의해 전하의 이동이 일어나는 Gate 하부를 특별히 Channel이라고 하며, Silicon을 기판으로 하는 집적회로에서는 Silicon 기판을 노(Furnace) 내에서 산화시켜 얇은 산화막(SiO2)을 형성시키므로 Gate 산화막(Gate Oxide)이라고 부른다

. S→D 전도도는 Gate에 가해지는 전기장의 크기에 따라 변화, 따라서 Gate는 MOS 구조 전기 회로의 Switch의 역할

예를 들어, Figure 12.26과 같이 정공이 Channel을 형성하고 있는 경우, Gate에 양(+)의 전기장을 가하면 Channel로부터 정공을 몰아내는 결과가 되어 전도도를 크게 떨어뜨린다

. Gate에 가해지는 전기장의 변화에 따라 매우 민감하게 S→D 전류의 양이 변화 (전계 효과)

접합 Tr.에서의 Base 전류와 비교하여 매우 적은 Gate 전류 소모 → Low Power 측면에서 접합 Tr.에 비해 대단히 유리

. 접합 Tr.과 또 다른 차이점은 소수 운반자가 기능을 좌우하는 접합 Tr.에 대해 MOS의 기능을 좌우하는 것은 다수 운반자 (Figure 12.26에서 정공)

SiO2 Insulating Layer

Figure 12.26 MOSFET의 단면도

12.15 반도체 소자

• Computer에서의 반도체 . Flash Memory

- DRAM(Dynamic Random Access Memory)과 더불어 오늘날 가장 많이 사용되는 기억소자의 하나로 정보 기억과 저장, 재생이 필요한 모든 전자기기에 광범위하게 사용된다

- Flash Memory의 장점

1) 정보의 휘발성(Volatility)과 비휘발성

DRAM에서는 전원이 꺼지면 기억된 정보를 모두 잃어버리게(Volatile) 되지만, Flash Memory는 전원이 꺼지더라도 한번 기억된 정보를 잃어버리지 않는다(Nonvolatile) 따라서, Digital Camera, Laptop Computer, 휴대전화기, USB Memory, Solid State Drive 등과 같은 이동기기에 최적화된 기억소자

2) 정보의 영속성

DRAM은 한번 입력된 정보를 기억하기 위해 주기적/반복적 정보 입력(Refresh)이 필요하고, 이에 따라 지속적인 전력 소모가 수반되는데 반해 Flash Memory에서는 이러한 반복적 정보 입력이 불필요하므로 소모 전력이 절약되는 장점이 있으므로 이점 또한 전원 공급에 제약을 받을 수 밖에 없는 이동기기에도 적합한 장점이 된다

3) 정보 저장에 필요한 집적회로와 공정의 물리적 구조 상의 이점

DRAM은 정보를 Capacitance 형태로 저장하게 되므로 정보 저장용 Capacitor의 면적을 증가시켜야 하는 구조적 특징이 오늘날 IC의 초고집적화의 경향과 배치(背馳)된다 Flash Memory는 Control Gate와 Floating Gate 간의 Tunneling 현상을 이용하여 정보를 저장/재생하므로 집적화 경향에 상대적으로 DRAM보다 유리한 물리적 구조를 가진다

4) 대용량 Data의 소거가 Data Block 단위로 간편하고 쉽게 이루어지므로 대용량 Data를 자주 Update해야 하는 응용 Program에 적합하다 (“Flash”라는 명칭의 유래)

- Flash Memory의 단점

정보 저장/재생이 Tunneling 현상을 이용하는 것이므로 동작 속도를 높이는데 물리적(이론적)으로 한계가 있다

. 초소형 전자 회로(Microelectronic Circuitry)

- Micrometer 단위에서 더욱 더 미세화하여 Nanometer의 선폭을 가진 회로들로 이루어진 전자회로는 오늘날 전자기기의 소형화, 이동기기의 발달을 촉진시킨 커다란 구동력 - 이러한 회로들로 이루어진 소형 Chip을 집적회로(IC; Integrated Chip)라고 부르며, 오늘날 4차 산업혁명의 AI, Big Data, Superconnectivity(초연결) 등의 기조와 이를 뒷받침하기 위한 IoT, Sensor 등의 폭발적인 수요로 인해 앞으로도 전자회로의 소형화 경향은 필연적, 지속적으로 이어질 것으로 예측된다

12.15 반도체 소자

• 주기율표로 보는 집적회로 사용 재료의 확장

. 집적회로 제조 공정에서 물성의 진보를 위해 다양한 재료의 선택이 이어져 왔으며 ‘70년대 집적회로가 본격적으로 만들어지기 시작하여 오늘날에 이르기까지 점점 확대되고 있는 추세 ☞ Figure 12S.6

Expansion of Elements Used in IC Fabrication 1980’s

1990’s 2000’s

Figure 12S.6 주기율표로 보는 IC 제조 공정에서의 사용 재료의 확장

Ion 결합 Ceramic과 고분자에서의 전기 전도

• 고분자와 Ceramic(Ion 결합을 이루고 있는 재료들)의 전도성

. 상온에서 대부분 절연체로 거동, EB 구조는 절연체의 EB 구조를 가지며 보통 Eg > ~ 2eV ☞ Figure 12.4 c) in p581 여러가지 절연 재료의 전기 전도도 ☞ Table 12.4 in p616, 전기저항 ☞ Appendix B.9 in p1020

12.16 Ion 재료에서의 전도

• Ion 결합 재료

. 양/음전하를 가진 Ion들로 이루어져 있으므로 외부에서 전기장이 가해지면 이들 Ion들은 확산, 이동하므로 전자의 이동과 함께 Ion들의 움직임도 전류에 기여

Ion재료에서의 총 전도도

s

s

s

s

s

s

. 이동도 mI는 각 Ion 종(I)과 다음과 같은 관계를 가진다

mI = nI e D_I / kT (12.23)

nI ; Ion I의 가전자 수, D_I ; Ion I의 확산계수

온도 증가에 따라 전자 전도 부분이 증가하는 것처럼 Ion 전도가 전체 전도도에 미치는 영향도 증가하지만, 대부분의 Ion 재료는 높은 온도에서 절연 특성을 유지

12.17 고분자의 전기적 특성

• 일반적인 고분자의 전도성

. 대부분 고분자는 상온에서 절연체로 거동 ☞ Table 12.4 in p616

. 일부 합성 고분자 중에는 금속과 맞먹는 수준의 전기전도도를 보이는 재료 존재 (전도성 고분자)

• 전도성 고분자(Conducting Polymers)

. 단일 결합과 이중 결합이 교대로 있거나 고분자 사슬에 방향족 단위들이 있는 구조를 가진 Polyacetylene, Polyparaphenylene, Polypyrrole, Polyanylene 등 12 종 정도의 고분자 합성, 금속 수준의 전기전도도를 나타내며 1.5 x 10⁷ mho/m 까지 이른다

. Polyacetylene

금속 재료에서 부분적으로 채워져 있는 전도대의 전자들이 Ion Core에 의해 공유되는 것과 유사하게 교대로 위치하는 단일 결합과 이중 결합에 속한 가전자들이 한 원자에 종속되어 있지 않고 사슬을 구성하는 기본 틀(Backbone)에 있는 원자들에 의해 공유 ☞ Figure 12S.7 in p617

. 전도성 고분자의 Band 구조는 절연체의 특성을 가지고 있지만, AsF3, SbF3, I(Iodine) 등으로 Doping하면 전도성을 띠게 된다 이들 고분자들은 Dopant 종류에 따라 n형(전자 우세), 또는 p형(정공 우세)으로 만들어진다

(Dopant들이 반도체의 경우와 같이 고분자 원자와 격자 위치를 바꾸거나 치환형으로 존재하는 것은 아니다)

. 전자와 정공이 생성되는 기구는 정확히 알 수 없으나 Dopant 원자들이 진성 고분자의 가전자대와 전도대를 겹치도록 Band 구조를 변화시키며, 이 새로운 Band가 부분적으로 채워져 있어 상온에서 상당한 농도의 전자나 정공을 생성시키는 것으로 이해

. 고분자 합성 시 기계적, 또는 자기적으로 사슬에 방향성( ☞ Section 8.17 in p353-355)을 주게 되면 특정 방향을 따라 최대 전도도를 가지는 이방성 전도 재료 제조 가능

. 전도성 고분자는 고분자 특유의 낮은 밀도, 유연성, 가공의 용이성 등으로 여러 분야에 응용 가능

e.g. 이차 전지, 연료 전지 등의 전극재로 사용되는 고분자 (금속 전극보다 특성 우수), 항공기와 우주선 요소들의 연결선, 정전기 방지 Coating, 전자기 차폐, Tr.과 Diode 등의 소자 일부 전도성 고분자는 전류 자극에 의해 빛을 방출하는 전기장 발광 현상(Electroluminescence, LED)을 보이므로 태양 전지판이나 평판 표시 소자 등과 같은 분야에 이용 ☞ Section 19.12 in p956-959

Figure 12S.7 Polyacetylene의 사슬 구조

유전체 거동

• 유전체(Dielectric)

. 전기적으로 절연성을 가지면서 동시에 전기 쌍극자(Electric Dipole) 구조를 보이는 재료, 즉 양성과 음성 사이에서 분자 또는 원자 단위로 서로 떨어져 있는 쌍극자 구조나 재료 (쌍극자에 대한 기본 개념 ☞ Section 2.7 in p45) . 전기장이 일으키는 쌍극자 반응을 이용하여 유전체 재료를 축전기(Capacitor)에 이용, 전하를 축전할 수 있다

12.18 축전(용)량

• 축전용량(capacitance)

. 한 쪽은 양, 다른 한 쪽은 음전하로 대전된 축전기 양단에 걸쳐 전압 V가 가해질 때 양전극 사이에 저장된 전하량이 Q라면 축전용량 C는 다음과 같이 정의 (C 의 단위; F = C/V → Farad = Coulomb/Volt)

C = Q / V (12.24)

. 두 전극 사이가 진공이라고 가정, 전극의 면적을 A, 전극 사이의 거리가 l 이라면 축전용량을 다음과 같이 나타낼 수 있는데, 이 때 e0는 진공에서의 유전율(Permittivity)로서

e

C =

e

. 만일 두 전극 사이에 유전율

e

e

C =

e

e

e

e

. 특정 재료의 진공에 대한 상대 유전율 er을 유전 상수(Dielectric Constant)라고 하는데, 이 값은 축전기에서 가장 중요하게 취급하는 재료의 물성이며 항상 1보다 큰 값이 되는데 (∵

e

e

e

e

Figure 12.28 평행판 사이가 a) 진공인 경우, b) 유전체로 채워져 있는 경우의 평행판 축전기

D₀ =

e

D₀ =

e

E E = V/l