산화 공정

I. ^{산화 및 재분포}

II. 산화막의 성질 및 응용

III. 실리콘과 산화막의 계면 & C-V 측정

IV. ^게더링

I. 산화 및 재분포

1. 온도에 따른 산화막 형성

• 양극산화 : ethylene glycol + KNO

• 진공 증착 : SiO

• 스퍼터 : coverage, stoichiometric

• 플라즈마 : PECVD, SiH

•

•

3) 600 ℃ < T < 900 ℃

•

•

4) 900 ℃ < T < 1200 ℃ : thermal oxidation

•

2. 열 산화막 형성

1) 실리콘을 소모하는 산화

•

→

<산화시의 실리콘 소모>

2) 산화장치

<열산화를 위한 전기로, 로관 및 가스 배관>

3) 산화시간∼산화막 두께

<수증기 산화 (STH) >

<건식 산화(STH)>

3. 열산화 mechanism

<산화 mechanism (Deal & Grove)>

For steady state F₁ = F₂ = F₃

F₁ = h_G (C_G- C_S ) ---식(1-1) h_G : 질량 전달 계수

Henry 법칙

C_o = HP_S, C^* = HP_G ---

식(1-2)

C_G = P_G /kT, C_S = P_S /kT -식(1-3)

→

P_G

P_S

F₂ = D(C_o - C_i )/X_o (Fick's law)

D : O₂

의 SiO

F₃ = K_sC_i

D = f (O₂, T, … )

D ; small, C_i

→

→

D ; large, : reaction controlled C_i ≅ C_o = C^* (1+ K_s h)

D

X K h

1 K C C

o s s

*

i

= + +

D X K h

1 K

C D )

X 1 K

( C

o s s

o * s

o

+ +

= +

,

산화막 성장속도 : G

( F : flux of oxidant reaching the SiO₂-Si interface)

N : 산화막의 단위 부피 내에 포획되는 산화제의 분자수 In oxide 2.3×10²² SiO₂ molecules/cm³

① for dry oxidation

N=2.3×10²² O₂ molecules/cm³

②

N=2×2.3×10²² H₂O molecules/cm³

D X K h

1 K

C K dt

N dX F

o s s

* s o

+ +

= dt =

G = dX

, ---식(1-5)

X_o² + AX_o=B(t+τ) - - - 식(1-6) 여기서

식(1-6)에서

1)

2)

N B 2DC ,

) h 1 K

1 2D(

A

(0) X X

B , AX τ X

* s

0 i

2

i ⁱ

= +

=

+ =

=

B 1 4 A 1 t 2

A

X ¹₂

2

o  −

 



 + +τ

=

constant growth

linear A :

, B ) t

A (

X_o = B + τ

constant growth

parabolic B

Bt

X_o²

= , :

τ

>>

>>

A 4 B , t

t

B

4

A

t

•

보다 10

배

•

•

4HCl + O₂ =2H₂O+ 2Cl₂ (A, B에 영향) Cl 화물 (확산계수에 영향)

3) 활성화 에너지

•

<포물선 성장률 상수와 활성화 에너지>

건식 :

E_a = 28.5 kcal/mol

∼석영에서의 O₂ 확산 E_a = 27 kcal/mol

습식 :

E_a = 16.3 kcal/mol

∼석영에서의 H₂O 확산 E_a = 18.3kcal/mol

•

<선형 성장률 상수와 활성화 에너지>

4. 불순물 재분포

1) 분리상수 (m) =

2) 확산계수 (D_SiO2/D_Si)

D_SiO2>>D_Si 이면 m 의 값에 관계 없이 실리콘에서

불순물 고갈

3) 경계면의 상대적 이동속도 (B/D)

Si 내의 불순물 농도 SiO₂

내의 불순물 농도

<붕소와 인의 실리콘에서의 재분포>

<열산화 중의 붕소의 재분포 >

<열산화 중의 인의 재분포>

4) 유효 분리상수(실험식) : Boron

•

•

•

P, As, Sb ∼ 10 Ga ∼ 20

B ∼ 0.3

kT ] ) eV ( 33 . exp[ 0 4

. 13

m_eff = −

kT ] ) eV ( 66 . exp[ 0 2

. 65 )

111 (

m_eff = −

kT ] ) eV ( 66 . exp[ 0 0

. 104 )

100 (

m_eff = −

II. 산화막의 성질 및 응용

1. 산화막의 성질 1) 산화막의 성질

<실리콘 산화막의 성질>

주 1) 식각액은 10:1 BHF(NH₄F : HF =10:1)

2) TEOS는 Si(OC₂H₅)₄ , tetra-ethyl-ortho-silicate, or equivalently tetra-ethoxy-silane.

형성방법 밀도 (g/㎤) 파괴전장 (㎹/㎝) 식각율(Å/sec) 양극산화

스퍼터링 TEOS CVD

CO₂ CVD 열산화 실리카유리

1.80 2.20 2.09 ∼ 2.15

2.30 2.24 2.20

5.2∼20.0 6 ∼10

2 ∼ 8 5 ∼ 6 6.8 ∼ 9.0

2 ∼ 5

40 ∼ 55 6 ∼ 8 10 ∼ 20

10 ∼15 5 5

2) 산화율에 관계되는 요소

① 습식산화 :

•

•

•

•

② 건식산화 : 항상 성장률[111] > 성장률[100]

(3) 표면손상

• linear growth rate의 활성화 에너지를 낮춤

• 구조적 결함을 만들어 확산계수를 변화.

(4) doping 농도

C(P)>1×10²⁰ atoms/cm³

→

→

가 커짐.

(5) 도핑된 산화막을 통한 산화

B를 증가시켜 산화율을 enhance 한다.

(특히 boron이 도핑된 산화막에서) N

DC B 2

= *

N C h K

h K A

B ^*

s s

= +

<인의 선확산 후 700 ℃ 수증기 산화에서의 산화막 두께>

주 1) 700 ℃에서 900분간 습식산화

2) 35 ppm은 1.75×10¹⁸ atoms/cm³, 2450 ppm은 1.23×10²⁰ atoms/cm³ doping 농도에 해당됨.

oxide thickness:

0.7 µm

oxide thickness:

0.2 µm

<인이 실리콘 산화에 미치는 영향>

<붕소가 실리콘 산화에 미치는 영향>

3) 두께, 굴절율, 밀도, 핀홀, 식각률, 파괴전장 (1) 두께 측정 :

 UV-visible photospectrometer, ellipsometer, 색도표

(2) 굴절률

 ellipsometer로 두께와 동시에 측정가능

 물질의 조성비에 관계함: SiO₂ (1.46) ∼ Si(3.75)

(3) 밀도

 산화 전후의 웨이퍼 무게와 면적, 산화막 두께 측정

 산화막의 구조적 결함에 의하여 달라짐

(4) 핀홀 (pinhole)





(5) 식각률 (etch rate)



<산화물에 따른 식각률 >

(식각 용액은 HF:HNO₃:H₂O = 15:10:100)

2. 산화막의 응용

1) 확산 masking material

2) 보호막 (silicon 표면 및 금속 표면) 3) 절연막 (비저항 ∼ 10¹⁸ Ωcm)

4) doping source

5) gate 산화막 (gate capacitor) gate length/oxide thickness :

1 µm/250 Å, 0.5 µm/150 Å, 0.2µm/70 Å, 0.1 µm/30 Å 6) field oxide

<MOS 커패시터와 C-V곡선>

1. C-V 곡선:

1) C-V 곡선에 의한 측정 parameter :

• SiO₂, Si 의 유전상수

• capacitor 의 면적

•

산화막 두께

• Si 내의 불순물 도핑 profile

• MOS capacitor의 threshold voltage

2) C-V 곡선 이해

Si

ox C

C

, ,

d Si Si

ox ox

ox C X

C ₌ T

ε

ε

A Si s

d qN

X = 2φ ε

- C_FB : flat band capacitance - C_max : maximum capacitance

- V

- C

- C-V depending on frequency

<C-V 곡선과 공핍층 폭>

3) 표면전위의 정의

Energy

φ_s ^qφ(x) qφ_p

x

E_c

E_i E_F

E_v

) ( )

(x E E x q

φ

εmax

x Xd

A X qN Q= _{a d}

A X qN Q=− _{a d}

x Xd

qNa

ρ

( )^x

a

ε

F Si d

F a

Si F

s

d

Si d a Si

d a d

d F

s

X qN X

q N X

for

X when qN

X X qN

x

X

d

φ φ ε

φ ε φ

ε ε ε ε

φ

φ φ

4 2

2 1 2

) 1 (

max 2

max

max 2

max max

max + ∴ =

=

−

=

= −

=

−

=

→

=

: 강반전

F

A Si

d Si Si

i F

F

qN C X

E E

q

φ ε ε

φ

(min) 4

) (

max

=

=

−

=

( )

min = 1+ _ox 4 _{F A Si} ⁻

ox

qN C C

C

φ ε

1 2 / 1 2

1

1 , 1 1

−

 





 



 +

=

+

=

 

 

 + 

=

Si A ox

ox FB

Si D A ox

Si ox

ox FB

qN q C kT

C C

L N C

q x kT

C

ε ε ε

ε

2 / 1

2





 



= 

A Si

D q N

L ε kT

: Debye length

(

)

a Si

ox F

FB T

T

ox ox

ox f MS

FB

A F Si ox

F FB

ox d

F FB

T

V C qN

V V

dx T x

x C

C V Q

C N V

C Q

V V

ox

+ +

+

=

−

−

=

+ +

= +

+

=

∫

φ ε

φ

ρ φ

φ ε φ

φ

2 1 2

2

) 1 (

1 4 2

2

0

<플랫밴드 커패시턴스와 최소 커패시턴스(STH)>

<산화막 두께 및 기판 농도에 대한 C_FB >

<실리콘 도핑 정도에 따른 각종 금속 전극과 실리콘의 일함수 차이(STH)>

<도핑 농도와 페르미 준위(STH)>

<산화막과 실리콘-산화막 계면의 전하>

2. 이론적인 C-V 곡선과의 차이

<계면 전하 시스템>

1) 유동전하에 의한 영향:

• 종류 : Na⁺, Li⁺, K⁺

• 전하량 : 10¹⁰∼10¹² 전하/cm²

• 오염원 : 가스, 용기, 화공약품, 웨이퍼, Al증착, DI wafer

종 류 전 하 밀도

계면 고정 전하 (Fixed Oxide Charge) 계면 포획 전하 (Interface Trapped Charge)

유동 전하 (Mobile Oxide Charge)

산화막 포획 전하 (Oxide Trapped Charge)

Q_f Q_it Q_m Q_ot

N_f N_it N_m N_ot

<양이온 이동에 의한 C-V 곡선의 변화>

±

(a) 300 ℃, +바이어스 의한 유동전하 이동

(b) 300 ℃, 바이어스 의한 유동전하 이동

2) HTB (high temperature bias) 조건

•

온도 : 250∼350 ℃

•

전계 : 파괴전압 (1 MV/cm∼10 MV/cm)이하

•

시간 : 5분

Note : ① 초기 C-V

→

→

→

→

② minority 캐리어 이동을 도와주기 위하여

빛을 쪼임

3) Q_m 및 N_m

의 계산

• Q_m

의 최소화 : gettering

o ox

ox m

FB

K

Q T

V

∆

ox o ox FB

m T

V K

Q = ∆ ε

) m ( T

10 10

. V 2

q T V K

q N Q

ox

10 FB

ox o ox FB

m

m

µ

∆ × ε =

∆

=

=

4) Q

와 C-V

• Q_f [100] < Q_f [110] < Q_f [111]

•

전장에 의한 변화가 없음.

• theory 와 (–)stress 후의 V_FB

차 : -V

• Q_f

의 최소화 : anneal (gas, 온도, 냉각속도)

• Q_f

의 원인 : Si dangling bond

10 10

. ) 2 V

(

q T

)K V

q ( Q

ox

10 MS

FB

o ox

ox MS

FB f

µ Φ ×

+

−

=

Φ ε +

−

=

(전하/㎠)

<어닐링 조건과 계면 고정 전하(STH)>

<산화시에 형성되는 계면 고정 전하>

5) 포획전하와 C-V

<실리콘 MOS 커패시터에서 각종 전하가 C-V에 미치는 영향 >

6) 전계와 계면전하 : 초기치에 크게 의존

<전장에 의한 계면 고정 전하와 계면 포획 전하의 증가>

<실리콘-산화막 계면에서의 계면 포획 전하의 분포>

7) Si band gap내부의 surface trap level

(1) Si-O bond의 불완전성에 기인, 또는

산화막내의 포획전하와 같이 강한 전계, 우주선, 운동하는 입자에 의한 생성.

(2) Q_it

의 최소화 : 350∼500℃, N

• 450℃ H₂(25%) + N₂(75%) forming gas에서 열처리

• 2Al + 3H₂O = Al₂O₃ + 3H₂

• H₂ + 2Si = 2 Si-H

8) Q_ot

• 원인: 방사능 손상

e-beam evaporator에 의한 증착 X-ray에 의한 손상

• Q_ot

의 최소화 : 방사선 노출을 피해야 한다.

N₂ 분위기에서 5∼15분 anneal

☞ 요약

계면 전하를 최소화하기 위하여;

• 오염을 방지

• gettering

• radiation 노출을 피해야 한다.

• N₂/H₂ anneal

IV. 게더링 (Gettering)

☞ 1960代 게더링의 필요성 확인 heavy ion 이 누설전류의 원인

mobile ion 이 문턱전압 불안정 원인

1. Mobile ion 게더링

1) PSG(phosphosilica glass) 게더링

• PSG의 high solubility

• 50∼150 Å PSG layer

• PSG의 polarization 문제

• PR의 poor adhesion

• PSG와 H₂O의 반응 → H₃PO₄



 NaCl, KCl, LiCl 등의 중성화물

 HCl(1971) : 부식성, 독성이 강함

 TCE(1972) : trichloroethylene

→

 TCA(1980대) : trichloroethane

 900 ℃∼1100 ℃에서 0.5∼1.0 % TCA사용



문턱전압 안정, minority carrier 수명 유지,

<HCl 산화(STH)>

<TCA 산화>

2. 실리콘 bulk 게더링

1) 고농도 인의 도핑

• 중금속(Cu, Ag, Pt)의 확산을 방지

• 700℃에서 구리의 용해도는 도핑농도가 10¹⁹ phosphorus /cm³ 에서보다 10²⁰ phosphorus/cm³ 에서 1000배 증가

• 실리콘에서의 Cu의 확산계수는 다른 dopant보다 10배 이상

• wafer 뒷면에 고농도 phosphorus 층을 만들어 놓으면 중금 속의 외부로부터 확산을 방지하고 내부의 것을 묶어 놓는다.

• BJT의 증폭도와 접합 누설 개선

• switching 소자에는 Pt doping하며 minority carrier 수명을 적게함

 2) silicon defect 이용

 scratch

 laser defect

 ion implantation

 선택적 식각

Sirtl etcher[111] : 40

㎖ H

㎖ HF + 15

Secco etcher[100] : 1 ℓH₂O + 2 ℓHF + 44mg K₂CrO₇

3) Cl gettering

 heavy metal 이 Cl과 결합하여 휘발성 염화물을 만든다.

 0.5~1.0% 의 TCA가 적당함.

 defect와 TCA 게더링을 같이 하면 더욱 효과적임

1) diode

3. Gettering 효과

<양이온의 침투> <다이오드에서의 게더링 효과>

2) solubility of Cu in 3) NPN transistor phosphorus doped Si

<N-Si에서의 Cu 용해도> <트랜지스터에서의 게터링 효과>

4) NPN BJT h

(a) (b)

<NPN 트랜지스트 h

의 게터링 효과>

5) PNP transistor

<PNP 트랜지스터의 게터링 효과>