논문 2014-51-3-6
고속 통신 시스템을 위한 40㎓ CMOS 전압 제어 발진기의 설계
( A Design of 40㎓ CMOS VCO (Voltage Controlled Oscillator) for High Speed Communication System )
이 종 석*, 문 용***
( Jongsuk Lee and Yong Moon
ⓒ)
요 약
고속 통신을 위해서 0.11um CMOS 공정을 사용하여 40㎓ 전압 제어 발진기 (VCO : Voltage Controlled Oscillatior)를 제작 했다. 밀리미터 웨이브 대역에서 동작하는 VCO는 높은 성능을 얻기 위하여 스마트 바이어스 테크닉을 사용하였고 스파이럴 형태의 인덕터와 출력버퍼를 추가하여 LC형 구조로 설계했다. 제안하는 VCO의 동작범위는 34～40㎓이며, 이 주파수 대역은 밀리미터 웨이브 통신 시스템에 적합하다. VCO의 측정결과 –16dBm의 출력파워와 16%의 동작범위, 38㎓ 중심주파수에서 –100.33dBc/Hz(@1MHz)의 위상잡음을 갖는다. 또한 1.2V 전원에서 PAD를 포함한 전체 소모전력은 16.8㎽이다. VCO의 성능 을 비교할 수 있는 FOMT의 값은 –183.3dBc/Hz로 이전의 VCO에 비해 우수한 성능을 확인했다.
Abstract
For an high speed communication, a 40㎓ VCO was implemented using a 0.11um standard CMOS technology. The mm-wave VCO was designed by a LC type using a spiral inductor, and a simplified architecture with buffers and a smart biasing technique were used to get a high performance. The frequency range of the proposed VCO is 34～40㎓
which is suitable for mm-Wave communication system. It has an output power of -16dBm and 16% tuning range. And the phase noise is -100.33dBc/Hz at 1MHz offset at 38㎓ fundamental frequency. The total power consumption of VCO including PADs is 16.8㎽ with 1.2V supply voltage. The VCO achieves the FOMT of -183.8dBc/Hz which is better than previous VOCs.
Keywords: PLL(Phase Locked Loop), High speed communication, VCO(Voltage Controlled Oscillator), Varactor, phase noise, biasing
Ⅰ. 서 론
2010년 40G 및 100G 이더넷 표준 규격인 ‘IEEE
* 학생회원, ** 정회원, 숭실대학교 정보통신전자공학부 (School of Electronic Engineering, Soongsil University)
ⓒ Corresponding Author(E-mail: [email protected])
※ 본 연구는 미래창조과학부의 재원으로 한국연구재단 (NRF)의 지원을 받아 수행한 연구(No.2013056381) 그리고 산업통상자원부의 재원으로 한국에너지기술 평가원(KETEP)의 지원을 받아 수행한 연구과제 (No.20124010203160)입니다.
접수일자: 2013년11월8일, 수정완료일: 2014년3월3일
802.3ba’가 발표된 후 높은 대역폭을 요구하는 애플리케 이션의 증가로 고속 네트워크로 전달되는 트래픽이 급 증하고 있다. 현재 고속 전송 시스템에는 무선 통신 시 스템, 자동차 레이다 시스템, 광 통신 시스템 등이 있으 며, 밀리미터 웨이브 대역의 통신에 적용된다. 이중 OC-768은 40-Gbps의 높은 데이터 전송률을 갖고 있는 광통신 네트워크의 표준이며[1], CDR(Clock and Data Recovery)은 광통신 시스템에서 가장 중요한 블록중 하 나이다[2], CDR을 위해서는 수십㎓의 채널속도와 같은 PLL이 필요하다[3～4]. 특히 VCO(Voltage Controlled Oscillator)는 PLL에서 가장 중요한 블록이며, 밀리미터
대역에 적용하기 위한 40㎓ VCO에 대한 연구를 진행 하였다. 40㎓ VCO의 경우 화합물반도체 등을 통해서 많이 구현되어 왔지만 요즘에는 CMOS 공정 발전과 함 께 가격이 낮은 CMOS를 기반으로 한 회로에 대한 연 구가 활발히 진행되고 있다. VCO가 높은 주파수에서 동작하기 위해 인젝션 록킹, 4진 위상 변이, 병렬 피킹 인덕터 기법 등 여러 가지 방법이 제시되었지만[5～7], 소 자 개수를 최소화하여 기생성분을 최소화하는 LC 구조 의 VCO를 설계하였다. 또한 인덕터의 Q값을 높여서 위상잡음 특성을 좋게 하기 위해 인덕터 모양에 대한 연구를 진행하였다.
본 논문은 CDR에 적용할 수 있는 고속 PLL의 블록 도에서 CMOS 기반의 40㎓ VCO에 대해 설명을 하고, 제작한 VCO에 대한 측정결과를 기술한다. 그리고 설계 한 VCO의 성능에 대한 정리를 한 후에 결론을 맺고자 한다.
Ⅱ. VCO 구조 및 설계
40㎓의 CDR에 사용되는 고속 PLL의 블록도는 그림 1과 같다[3～4].
그림 1. 고속 PLL 블록도
Fig. 1. Block diagram of high speed PLL.
기존의 PLL과의 차이점은 높은 출력주파수를 N분주 분주기에서 바로 처리하지 못하고, 2분주 또는 4분주의 고속 프리스케일러를 사용하여 수㎓ 대역으로 분주한 다음 처리한다는 점이다[5]. 특히 40㎓의 고속 VCO는 PLL의 전체 성능에 가장 큰 영향을 미치기 때문에 VCO의 특성을 개선하기 위한 많은 연구가 진행되고 있다[5～9].
제안한 VCO는 34～40㎓의 밀리미터 대역에서 동작 하며, 교차쌍 차동 LC 구조를 가진다. 이러한 VCO의 회로도를 그림 2에 나타냈다.
제안하는 VCO는 인덕터 기반의 LC형 구조로 설계 하였으며, 공정에 의한 변화를 최소화하고 전력소모를
그림 2. VCO 회로도 Fig. 2. VCO schematic.
줄이기 위하여 최소의 소자만을 사용하여 설계했다. 도 파관이나 트랜스미션 라인을 기반으로 한 VCO도 밀리 미터 대역의 발진이 가능하나 트랜지스터로부터 높은 gm을 필요로 하기 때문에 결국 높은 전력소모와 큰 기 생 캐패시턴스를 가져온다. 이와 비교하여 인덕터를 기 반으로 한 VCO는 LC 공진주파수에서 상당히 큰 임피 던스를 제공하기 때문에 트랜지스터로부터 요구되는 gm값을 낮춰주고 낮은 전력소모와 작은 기생 캐패시턴 스를 가져온다. PMOS는 전압-전류 특성상 바이어스 회로에는 적합하지만 고주파 동작에 적합하지 않기 때 문에 MN1과 MN2의 NMOS를 이용한 교차쌍 구조로 설계하였으며, 이는 부성저항(-2/gm)을 제공하여 LC tank에서 발생하는 손실을 줄여준다. 특히 높은 주파수 에서 동작하기 위해서는 LVCO와 CVAR1, CVAR2의 값이 작아야 하데 그 이유는 VCO의 발진주파수와 직접적인 영향이 있기 때문이며, 기생성분을 포함한 발진주파수 를 수식으로 표현하면 식(1)과 같다.
2 ) 2
1
1
var buff NM par
VCO(C C C C
π L Frequency
+ + +
=
(1)
식(1)에서 CVAR1(=CVAR2)는 베렉터의 C값이고, Cbuff은 VCO 출력단에 연결되는 버퍼의 입력단 캐패시턴스이 다. CNM은 MN1과 MN2의 Cds와 Cdb등 교차 된 NMOS 의 드레인쪽에서 보이는 캐패시턴스이고, Cpar는 그외 소자들끼리 연결하고 있는 메탈라인에서 생기는 캐패시 턴스를 의미한다. LVCO는 센터텝 인덕터의 전체 인덕턴 스 값이기 때문에 이등분 했다. 밀리미터 대역의 VCO 를 설계하기 위해서는 L과 C의 값이 작은 게 필수적이
라는 것을 식(1)을 통해 알 수 있으며 이러한 측면에서 도 NMOS를 사용하는 것이 유리하다.
공정에서 주어지는 인덕터를 사용하는데 있어서 인 덕터의 두께와 지름 선택에 한계가 있기 때문에 인덕터 크기와 모양에 대한 연구를 진행했다. 주어진 인덕터의 모양을 임의로 변경하면 레이아웃에서 인덕턴스 추출이 안되기 때문에 시뮬레이션이 불가능하다. 그래서 34～
40㎓의 주파수 대역에서 가장 높은 Q값을 갖는 인덕터 두께와 지름을 선택했다.
Vctrl전압은 VCO의 주파수 튜닝범위를 결정해주는 부분 중 하나로서 베렉터의 캐패시터 값을 조절하여 VCO의 출력주파수를 바꿔준다. Vctrl전압이 베렉터의 입력으로 바로 들어가지 않고 저항과 캐패시터를 통해 필터링 되어 입력되는 이유는 실제 칩 측정이나 동작에 있어서 Vctrl전압은 외부 전원 전압을 통해 입력되는데 그 값이 외부 요인들에 의해 조금씩 흔들리기 때문에 이를 방지하기 위해서이다. 이외에도 VCO의 튜닝범위 를 넓히기 위해 IS를 조절하였는데 센터텝 인덕터에 가 해지는 전류원은 2차 전류미러 형태로 설계했다. 제안 하는 VCO가 NMOS를 기반으로 하였기 때문에 PMOS 를 통한 바이어스를 필요로 하게 되는데, 2차 바이어스 구조는 외부에서는 NMOS를 통한 전류조절이 가능하 므로 트랜지스터의 크기면에서 유리하고 전류조절 측면 에서도 편리한 장점이 있다. 또한 NMOS가 접지에서 전류를 제어하기 때문에 PMOS 전류 컨트롤에 비해 PSRR이 더 좋아지게 된다.
RIN은 칩 안에 있는 소자이고, REXT는 칩 밖에서 VBIAS와 연결되어 칩과 연결되어 있는 소자이다. 이러 한 구조를 사용한 이유는 VCO의 발진주파수는 인덕터 에 인가되는 전류 IS에 의해 바뀌기 때문에 외부저항 REXT를 교체하여 IS를 제어하는 목적에서 선택했다. RIN
은 외부 신호가 저항을 거쳐서 회로에 입력되게 해주기 때문에 예기치 않은 입력에도 회로의 손상을 줄일 수 있다. 시뮬레이션 결과와 측정결과에 의해 REXT에 의한 VCO 출력주파수의 변화를 확인했다.
고속통신시스템에 적용하기 위해서 출력신호의 스윙 폭이 너무 좁으면 다른 회로와의 인터페이스에서 생성 되는 기생성분들에 의해 감쇄되어 신호가 매우 약해질 수 있기 때문에 출력전력도 중요한 지표 중 하나이다.
실제 설계에서는 VCO 출력과 다음단과의 임피던스 매 칭과 신호격리 때문에 버퍼를 추가했다. 또한, 버퍼에
그림 3. 버퍼 회로도 Fig. 3. Buffer schematic.
의해서 VCO와 다른 회로가 격리되어 발진 특성이 다 른 불록에 영향을 주지 않게 된다. 그림 3은 사용된 버 퍼의 회로도이다.
MN5와 MN6는 버퍼의 출력과 VCO의 입력을 분리 시키는 역할을 한다. 저항(R)은 측정 장비와의 출력임 피던스를 맞춰주기 위해 50Ω을 사용했다. 저항 대신에 인덕터를 사용하면 출력단 스윙폭을 더 크게 얻을 수 있지만 그렇게 되면 버퍼의 크기가 커지기 때문에 면적 에서의 손해를 보게 된다. 이러한 단순한 구조는 면적 과 소자의 개수를 최소화하였기 때문에 고속 동작에 유 리하고 부하의 임피던스 제어가 편리하다는 장점이 있 다. 또한, MN5와 MN6의 핑거타입 레이아웃을 통하여 고속 동작이 가능하면서도 최소한의 크기를 가질 수 있 도록 했다.
Ⅲ. 측정 결과
설계한 VCO는 0.11㎛ CMOS 공정을 사용하여 제작 하였고, 그림4는 제작한 VCO의 칩사진이며 총 면적은 0.18×0.26㎟ 이다.
또한, 측정을 위해서 오른쪽 세 개와 아래 세 개는 GSG 프로브를 통한 출력신호 측정 패드를 배치했으며,
그림 4. 칩사진
Fig. 4. Chip photograph.
그림 5. 측정된 VCO의 동작 범위 특성
Fig. 5. The measured output tuning characteristic of VCO.
왼쪽 에는 VDD, RBIAS,Vctrl핀을 배치하여 DC 프로브를 이용하여 측정을 했다. 측정에는 프로브스테이션을 사 용하여 웨이퍼상 프로빙하였고, 주파수 측정을 위해 Agilent 8565EC 스펙트럼 분석기와 E3648A 이중 전원 장비를 이용했다. 먼저 VCO의 주파수 특성을 살펴보기 위한 측정을 진행했다. 그림 5는 Vctrl전압과 REXT값을 변동하면서 이에 따른 출력주파수를 측정한 결과이다.
그림5에서 Vctrl전압 이외에도 REXT값에 따라 주파수 튜닝범위 변경이 된다는 것을 확인했다. 하지만 두 변 수의 주파수 튜닝범위 변경 방식이 다르다. Vctrl전압은 베렉터의 캐패시턴스값을 변화하여 주파수 튜닝 범위를 변동시키지만, REXT의 변화는 IS크기를 변화시켜서 변 화시킨다. 시뮬레이션 결과, REXT값이 2.4KΩ에서 1.2K Ω씩 줄어들수록 전류소스 첫단에서 소비하는 전력이 작아지기 때문에 IS는 21%, 47%씩 증가하였다. IS의 증 가는 교차쌍 NMOS의 드레인 전류가 증가했다고 볼 수 있고, 그 원인은 리니어영역에서 MOS의 Vds가 증가했 기 때문이다. 시뮬레이션 결과, Vds는 REXT값이 2.4KΩ 에서 1.2KΩ씩 줄어들수록 7%, 15%씩 증가하였다. Vds
가 증가하면 베렉터 양단의 전압차가 줄어들기 때문에 캐패시터값(Cvar)이 줄어들어 주파수가 낮아진다. 주파 수가 낮아지면 KVCO가 낮아지는데, 식(2)에 주파수와 KVCO의 관계를 나타냈다.
(2)
식(2)를 통해 KVCO를 결정하는데 주파수가 주요 성분 이라는 것을 알 수 있다. KVCO가 낮아지면 위상잡음 특 성이 좋아진다는 장점이 있으며, 식(3)에 KVCO와 위상 잡음의 관계를 나타냈다[10].
log
(3)
여기에서 L(fm)은 위상잡음[dBc/Hz], fm은 오프셋 주 파수[Hz], f0는 중심주파수[Hz] 그리고 fc는 플리커 잡음 코너 주파수[Hz] 이다. 그리고 Q는 L과C의 품질 계수, F는 잡음 계수, k는 볼츠만상수, T는 온도[K], Pav는 VCO의 평균 출력전력 그리고 R은 베렉터의 등가 노이 즈 저항이다. 식(3)을 통해 VCO의 위상잡음 특성을 좋 게 하려면 KVCO를 낮추는 방법이 있지만 동작 범위가 좁아진다는 단점이 있기 때문에 적절한 값의 REXT가 필 요하다. 적합한 REXT값을 구하기 위해서 저항값을 1.2K Ω씩 증가하고 Vctrl 전압을 0～1.5V까지 변동하여 측정 했다. Vctrl전압이 0～0.6V까지는 거의 주파수의 변화가 없지만 REXT에 따른 IS의 변화때문에 약 3GHz의 주파 수 차이를 확인했다. REXT가 2.4KΩ일 경우에는 34～40
㎓까지 약 6㎓의 가장 넓은 동작 범위를 확인했다.
REXT를 바꾸는 방법은 추후 공정변화, 온도변화 및 전 원전압이 변화하는 경우에도 원하는 주파수를 공급할 수 있게 해준다.
그림 6은 출력신호의 스펙트럼 분석 결과이다. 이를 통해 측정된 출력전력을 알 수 있으며 출력전력이 높은 값을 나타낼수록 사용이 편리하다. 원하지 않는 사이드 밴드와 출력신호와의 차이도 설계에 있어 중요한 부분 이며 이에 대한 값을 위상잡음 측정결과에 나타냈다.
출력신호 측정결과 중심주파수 38㎓에서 –6.83dBm, 35㎓에서 –5.99dBm (ATTEN : 10dB)의 출력전력을 측정을 통해 확인했다. 케이블의 손실이 1.1dB이고, 케 이블과 스펙트럼 분석기 사이에 male-to-male을 연결 해 주기 위해 사용된 아답터의 손실이 0.5dB라는 것을 감안하면 출력전력은 38㎓에서 –5.23dBm, 35㎓에서 –4.39dBm이 된다.
고속에서 올바른 데이터 판정을 위해서는 VCO의 위 상잡음 측정이 중요하다. 위상잡음 측정은 스펙트럼 분 석기만 사용해 측정하였기 때문에 측정시 주파수가 흔 들리는 것을 확인했다. 측정결과 1㎒ 오프셋에서 약 –100.33 dBc/Hz이고, 그림7에 측정결과를 첨부했다.
측정장비의 불안정한 전원공급 때문에 중심주파수와 10～100 KHz 사이에서 노이즈가 발생하는 것을 확인했 다. 그림 7은 측정 결과 중 위상잡음 특성이 가장 좋았 을 경우의 데이터이다.
(a)
(b)
그림 6. VCO 출력전력 (a) 38㎓ 일 때 (b) 35㎓ 일 때 Fig. 6. Measured output power of VCO at (a)38㎓ (b)35
㎓.
그림 7. 위상잡음 측정결과
Fig. 7. Measured phase noise of the VCO.
설계한 VCO의 성능 판정을 위해서는 다른 VCO들의 비교가 필수적이다. 다른 VCO들과 성능 비교를 위해 여러 가지 파라미터가 있으므로 이를 종합적으로 판단 할 수 있는 아래와 같은 FOMT식을 이용하여 특성을 비교했다. 사용한 FOMT식의 정의는 식(4)와 같다[6].
1 ) log(
10 10) log(
20 }
{ 0
mW P FTR
f f f
L
FOM • + DC
− Δ Δ
=
(4)
여기에서 PDC는 VCO의 소모전력이다. FOMT는 작을 수록 VCO의 성능이 좋다는 것을 의미하며 계산결과 설계한 VCO는 약-183.8dB로 기존의 유사한 주파수 대 역의 다른 VCO에 비해서 우수한 성능을 나타냈다.
표 1에서 제안한 VCO와 기존의 VCO들과의 성능을 비교 했다.
[5]
ISCAS 2007
[6]
RFIC 2010
[7]
APMC 2010
[8]
WOCN 2007
[9]
CSICS 2012
this work
Process 90㎚C MOS
90㎚
CMOS 90㎚C
MOS 0.18㎛
CMOS 0.13㎛
CMOS 0.11㎛
CMOS Center
Freq.[㎓] 41 39.9 44.1 38.7 38 35
Phase Noise [dBc/㎐]
-104 -98.1 -93.7 -107 -96 -100
FTR[%] 1 15 6.7 2.8 20 16
PDC[㎽] 7.8 14 4.8 24.9 12 16
FOMT -167 -181 -180 -173 -182 -183.8
표 1. 기존 연구와의 성능비교
Table 1. The performance with previous works.
Ⅳ. 결 론
고속통신 시스템의 수신부를 위한 회로에서 중요한 블록인 VCO를 0.11㎛ CMOS공정으로 설계했다. 설계 한 VCO는 NMOS 교차쌍 차동 LC 타입으로 설계하였 으며 동작범위를 넓히기 위하여 Vctrl전압과 전류소스의 외부저항(REXT)을 이용했다. 측정결과 설계한 VCO는 중심주파수 38㎓에서 약 16%의 동작범위와 –5.23dBm 의 출력전력을 가진다. 측정된 위상잡음 값은 1㎒ 오프 셋에서 –100.33dBc/Hz이며 FOMT은 –183.8dB으로 기 존의 VCO 대비 우수한 성능을 가진다. FOMT를 낮추 기 위해 동작주파수에서 인덕터의 Q값을 최대로 하여 위상잡음특성을 좋게 하였고, Vctrl값과 REXT를 이용하 여 FTR를 증가시켰다. 그리고 높은 주파수에서 동작할 수 있도록 C값을 줄이기 위해 최소한의 소자 갯수를 사 용하였으며, 차동 NMOS의 크기를 최소화하여 전력소 모를 줄였다. 공급전압은 1.2V, 전체 소모전력은 16㎽이 다. 칩 제작 및 CAD툴은 IDEC의 지원을 받았다.
본 연구를 통해 CMOS공정을 이용하여 저렴하고 높 은 성능의 VCO를 측정을 통하여 확인했다. 제안하는
저 자 소 개 이 종 석(학생회원)
2009년 숭실대학교 정보통신전자 공학부 학사 졸업.
2009년～현재 숭실대학교 전자공 학과 석박사과정
<주관심분야 : PLL, all digital PLL>
문 용(정회원)-교신저자 1990년 서울대학교 전자공학과 학사 졸업.
1992년 서울대학교 전자공학과 석사 졸업.
1997년 서울대학교 전자공학과 박사 졸업.
1997년～1999년 LG반도체 선임연구원
1999년～현재 숭실대학교 정보통신전자공학부 교수
<주관심분야 : PLL, RF 회로, 저전력회로 등>
VCO는 트래픽 증가에 따른 400-Gb/s의 높은 데이터 전송률을 갖는 OC-768 광 통신 시스템에 적용이 용이 할 것으로 여겨진다.
REFERENCES
[1] Kocaman, N., Fallahi, S., Kargar, M., Khanpour, M., Nazemi, A., Singh, U., Momtaz, A., “An 8.5 –11.5-Gbps SONET Transceiver With Referenceless Frequency Acquisition,” JSSC, IEEE, Vol.48, No.8, pp.1875–1884, Aug. 2013.
[2] Luo, J., Parra-Cetina, J., Landais, P., Dorren, H.J.S., Calabretta, N., “Performance Assessment of 40G Burst Optical Clock Recovery based on Quantum Dash Laser,” Photonics Technology Letters, IEEE, Vol.PP, No.99, pp.1, Oct. 2013.
[3] Woogeun Rhee, Ni Xu, Bo Zhou, Zhihua Wang,
“Fractional-N Frequency Synthesis,” 대한전자공 학회, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, Vol.13, No.2, pp.170-183, Apr. 2013.
[4] Debashis Mandal, Pradip Mandal, Tarun Kanti Bhattacharyya, “Spur Suppression in Frequency Synthesizer using Switched Capacitor Array,” 대 한전자공학회, ISOCC, pp.278-281, Nov. 2012.
[5] Muhammad Usama and Tad A. Kwasniewski “A 40㎓ Quadrature LC VCO and Frequency Divider in 90-㎚ CMOS Technology,” ISCAS, IEEE, PP.3047-3050, May. 2007.[6] M o h a m m a d Nariman, et al., “A Switched- Capacitor mm-Wave VCO in 65nm Digital CMOS,” Radio Frequency Integrated Circuits Symposium (RFIC), IEEE, pp.157-160, May. 2010.
[7] Zhe-Yang Huang, et al., “1V 4.8㎽ 42.6- 45.6㎓
CMOS Voltage Controlled Oscillator for IEEE 802.15.3c Wireless Communication System,”
Asia-Pacific Microwave Conference (APMC), IEEE, pp.485-487, Dec. 2010..
[8] H. L. Kao, et al., “A Ka-band Triple Push Coupled Pair VCO using 0.18-㎛ CMOS Technology,” Wireless and Optical Communications Networks (WOCN), IEEE, pp.1-4, May. 2011.
[9] Qiyang Wu, et al., “Design of Wide Tuning- Range mm-Wave VCOs Using Negative Capacitance,” Compound Semiconductor Integrated Circuit Symposium (CSICS), IEEE, pp.1-4, Oct. 2012.
[10] Rohde, U. L. and D. P. Newkirk, RF/Microwave
