고속 4분주기의 설계
( A Design of Voltage Controlled Oscillator and High Speed 1/4 Frequency Divider using 65nm CMOS Process )
이 종 석*, 문 용***
( Jongsuk Lee and Yong Moon
ⓒ)
요 약
60GHz 무선 통신 시스템에 적용 가능한 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계했다. 전압 제어 발진기는 전류소스와 NMOS 차동쌍 LC구조로 설계하였으며 분주기는 차동 인젝션 록킹 구조에 베렉터를 추가하여 동작 주파수 범위를 조절할 수 있는 구조로 설계했다. 전압 제어 발진기와 분주기에 모두 전류소스를 추가하여 전원잡음에 따른 위 상잡음 특성을 개선하였다. 전압 제어 발진기는 64.36～ 67.68GHz의 동작범위가 측정됐고, 고속 4분주기는 전압 제어 발진기의 동작범위에 대해 정확한 4분주가 가능하며 5.47～5.97dBm의 높은 출력전력이 측정됐다. 분주기를 포함한 전압제어 발진기의 위상잡음은 1MHz 오프셋 주파수에서 –77.17dBc/Hz이고 10MHz 오프셋 주파수에서 –110.83dBc/Hz이다. 소모전력은 전원전 압 1.2V에서 38.4mW 이다 (VCO 포함).
Abstract
A VCO (Voltage Controlled Oscillator) and a divide-by-4 high speed frequency divider are implemented using 65nm CMOS technology for 60GHz wireless communication system. The mm-wave VCO was designed by NMOS cross-coupled LC type using current source. The architecture of the divide-by-4 high speed frequency divider is differential ILFD (Injection Locking Frequency Divider) with varactor to control frequency range. The frequency divider also uses current sources to get good phase noise characteristics. The measured results show that the VCO has 64.36～67.68GHz tuning range and the frequency divider divides the VCO output by 4 exactly. The high output power of 5.47～5.97dBm from the frequency divider is measured. The phase noise of the VCO including the frequency divider are –77.17dBc/Hz at 1MHz and –110.83dBc/Hz at 10MHz offset frequency. The power consumption including VCO is 38.4mW with 1.2V supply voltage.
Keywords: PLL (Phase Locked Loop), 60GHz communication, VCO (Voltage Controlled Oscillator), ILFD (Injection Locking Frequency divider), CMOS
* 학생회원, ** 정회원, 숭실대학교 정보통신전자공학부 (School of Electronic Engineering, Soongsil University)
ⓒ Corresponding Author(E-mail: [email protected])
※ 본 논문(저서)은 산업통상자원부 기술료사업으로 지 원된 연구임 (NO.10048747).
접수일자: 2014년08월10일, 수정일자: 2014년09월29일 게재확정: 2014년10월28일
Ⅰ. 서 론
통신에 사용되는 무선 주파수 자원이 점점 고갈되는 전 세계적 상황에서, 60GHz 기반의 밀리미터파 대역이 우리나라를 비롯해 일본, 미국, 캐나다, 유럽에서 비허 가 대역으로 할당되면서 그 활용에 대한 관심이 집중되 고 있다.[1] 60GHz 기반의 통신을 하기 위해서는 기본적
그림 1. 60GHz 무선 통신 시스템용 PLL 블록도 Fig. 1. Block diagram of PLL for 60GHz wireless
communication system.
으로 60GHz의 클락 생성이 필요하고 PLL을 기반으로 하는 시스템이 주로 사용된다. 일반적인 주파수 생성 블록도와 본 논문에서 제안한 회로를 그림 1에 나타냈 다. PLL에서 높은 주파수를 만들기 위한 핵심 블록은 전압 제어 발진기(Voltage Controlled Oscillator) 이고, 주파수 피드백 시스템에서 핵심 블록은 고속 분주기이 다.[2] 60GHz의 주파수를 바로 10GHz 대역으로 낮추기 는 어렵지만 10GHz 대역의 주파수를 수십MHz 대역의 주파수로 낮추기는 비교적 쉽기 때문에 고속의 분주기 가 필요하다.[3～4] 본 연구에서는 60GHz PLL의 핵심블 록인 전압 제어 발진기와 고속 4분주기를 65nm CMOS 공정을 사용하여 설계하고 검증하였다.
본 논문의 구성은 다음과 같다. Ⅱ장에서는 전압 제 어 발진기와 고속 4분주기 회로에 대해 설명하며, Ⅲ장 에서는 제작한 칩에 대한 시뮬레이션 결과와 측정결과 를 정리했다. 마지막으로 결론에 대한 부분은 Ⅳ장에서 나타냈다.
Ⅱ. VCO와 고속 4분주기의 구조 및 설계
2.1. 전압제어 발진기
제안한 60GHz 전압 제어 발진기 회로도는 그림 2와 같다. 전압 제어 발진기는 기존의 NMOS 차동쌍 LC구 조를 사용하였으며 기존 회로와의 차이점은 전원전압 변동에 대한 출력변화의 민감성을 줄이기 위해 전류소 스를 추가했다. 또한 VCM(VCO)는 외부에서 입력되는 전 압으로 MN3의 드레인 전류를 조절할 수 있기 때문에 전압 제어 발진기 동작 전류 IS를 조절할 수 있다. 전압 제어 발진기의 동작 전류가 바뀌면 MN1과 MN2의 게 이트 전압이 바뀌고, 게이트 전압은 베렉터의 양극과 연결되어 있기 때문에 캐패시터 값을 바꾸기 때문에 결 국 출력주파수를 조절할 수 있게 된다. 시뮬레이션 결 과 VCM(VCO) 전압을 0.7V에서 1.2V까지 변화시켰을 때
그림 2. 60GHz 전압 제어 발진기 회로도 Fig. 2. Schematic of the proposed 60GHz VCO.
그림 3. 사용된 인덕터 구조 및 두께 Fig. 3. Inductor modeling.
전압 제어 발진기의 동작범위는 기존의 전류소스를 사 용하지 않은 구조와 비교하여 1.4GHz 증가했다. 그러나 전류소스 추가에 따른 가장 큰 단점중 하나는 출력스윙 폭이 제한을 받는다는 점이다. 이 부분은 MN1과 MN2 의 W/L값을 최적화하여 330mV 이상의 출력스윙을 확 인했다. 전압 제어 발진기의 출력은 차동신호이고 분주 기의 입력은 단일신호 구조이기 때문에 전압 제어 발진 기의 한쪽 출력단(OSCP)에 MOSFET 캐패시터(MN4) 를 추가하여 부하에 따른 변동을 최소화했다.
인덕터의 Q-팩터를 높여서 위상잡음 특성을 좋게 하 기 위해 인덕터 두께와 모양에 대한 연구를 진행하였 고,[5] 시뮬레이션 결과 60GHz의 발진주파수에서는 5.5
㎛의 두께에서 가장 높은 Q-팩터를 확인했다. 높은 주 파수에서 발진하기 위해서는 낮은 인덕턴스 값이 필요 하기 때문에 센터 탭 구조의 인덕터를 사용하여 한쪽당 약 60pH의 낮은 인덕턴스를 얻었다. 그림 3에 60GHz의 발진 주파수에 대한 적절한 Q-팩터를 구하는데 사용된 인덕터의 모양과 두께를 나타냈다.
2.2. 고속 4분주기
60GHz PLL에서 기준 주파수(Fref)는 수십MHz 대역 의 주파수를 사용하므로 전압 제어 발진기의 60GHz 대
그림 4. 일반적인 정적 분주기 구조
Fig. 4. Conventional static frequency divider structure.
역의 출력 주파수를 분주하기란 실질적으로 어렵다. 그 러나 10GHz 대역의 출력을 분주하는 분주기는 상대적 으로 연구가 많이 되었으므로 이를 사용하기 위해서는 4분주기를 설계했다.[3～4] 고속 분주기의 종류로는 정적 분주기(Static Frequency Divider)와 인젝션 록킹 분주 기(Injection Locked Frequency Divider)가 많이 쓰이며 일반적인 정적 분주기 구조를 그림 4에 나타냈다.[6-8]
정적 분주기는 두 개의 래치에 CLK이 반대로 입력 되어 교대로 동작하는 마스터-슬레이브 구조이다. 출 력은 입력과 부귀환 연결되어 있으므로 CLK 주파수가 분주기의 동작 주파수 범위 안에 있다면 CLK의 2분주 된 신호를 출력된다. 그러나 4분주된 신호를 위해서는 2개의 분주기를 사용해야하며 CMOS 공정의 한계 때 문에 60GHz 이상의 주파수에서는 동작에 제한이 있 다.[6] 이와 반대로 정적 분주기는 동작범위가 넓다는 장점이 있어서 10～40GHz 입력을 분주하는데 많이 사 용된다.[6] 반면 인젝션 록킹 분주기는 60GHz 이상의 주파수 동작에 유리하지만 동작범위에 제한이 있다는 단점이 있다.[7] 제안한 고속4분주기는 60GHz에 사용하 기 위해서 인젝션 록킹 구조를 사용했으며 기존의 구 조보다 동작범위를 증가시키기 위해 베렉터와 PMOS 전류소스를 추가하였다. 시뮬레이션 결과 제안하는 고 속 4분주기는 전압 제어 발진기의 출력주파수 대역을 충분히 수용할 수 있고 제안한 전류소스의 또다른 역 할은 실제 측정에서 발생하는 전원전압 변동에 대한 출력변화를 최소화 해준다. 제안한 분주기와 출력버퍼 회로는 그림 5와 같다.
분주기의 동작원리는 다음과 같다. MN7을 제외하면 인덕터와 베렉터가 공진부를 형성하고 MN5와 MN6가 부성저항 성분으로 네가티브 피드백 구조로 되어있다.
여기에서 부성저항 성분이 공진부의 컨덕턴스보다 커지 게 되면 회로는 발진을 시작하게 되고 두 성분이 같아 지게 되면 안정적인 발진을 하게 된다. 그리고 공진부
그림 5. 60GHz 고속 4분주기와 출력버퍼 회로도 Fig. 5. Schematic of 60GHz divide-by-4 high speed
frequency divider and output buffer.
의 베렉터는 VCON(DIV) 전압에 의해 캐패시터 값이 변하 기 때문에 일반적인 VCO이다. VCO의 양쪽출력- DIVP와 DIVM -은 위상이 180도 차이나며 MN7의 소 스와 드레인이 연결되어 있다. MN7의 게이트에 입력이 0이고 MN7의 드레인과 소스 사이의 전압차가 0이면 전류가 흐르지 않지만 비선형특성을 유발하게 되고, 전 압차가 생길때마다 VCO 발진 주파수의 하모닉 성분들 을 만들어 낸다. 이때 MN7에 또다른 주파수 성분이 입 력되면 MN7의 드레인에 두 주파수의 곱의 하모닉 성 분이 나타나게 된다. 그래서 MN7은 하모닉 믹서 역할 을 하며 VCO의 발진주파수와 믹서의 전류를 조절하여 MN7의 입력에 4분주되는 출력 주파수를 얻을 수 있다.
마지막으로 출력단에 버퍼를 추가하여 DIVP(또는 DIVM)와 OUTP(또는 OUTM)를 분리하였고 60GHz의 동작 주파수를 유지하면서 MN9과 MN10의 W/L 값을 최적화하여 높은 출력전력을 만족시켰다.
Ⅲ. 모의실험 및 측정결과
제안한 전압 제어 발진기와 고속 4분주기는 CADENCE Spectre RF 시뮬레이터를 이용하여 포스트 시뮬레이션 검증 후 65nm CMOS 공정을 이용하여 제 작하였다. 그림 6은 VCO에 사용된 인덕터와 베렉터의 Q-팩터 시뮬레이션 결과이다. 인덕터는 공정에서 제공 하는 9개의 메탈층 중에서 상위 3번째～5번째 메탈층을 사용하는 기본-인덕터와 상위 2개의 메탈층을 사용하 는 RF-인덕터 2가지 종류가 있다. 시뮬레이션 결과 60GHz 대역에서 같은 두께와 길이의 기본-인덕터의 Q-팩터가 RF-인덕터의 Q-팩터보다 약 2배～5.5배 크
(a) (b) 그림 6. (a)주파수에 따른 인덕터의 Q-팩터
(b)VCON 전압에 따른 베렉터의 Q-팩터 Fig. 6. Q-factor simulation results
(a) Inductor (b) Varactor.
다는 것을 확인했다. 하지마 실제 사용하는 RF 주파수 대역에서는 RF-인덕터를 사용한 결과가 더 정확하기 때문에 Q-팩터의 시뮬레이션 값이 낮더라도 RF-인덕 터를 사용하였다. 최대한 Q-팩터를 높이기 위해 인덕터 의 모양을 발진주파수에 맞춰 변형하였다. 그리고 베렉 터는 공정에서 제공하는 소자를 변형하지 않고 그대로 사용하였으며 원하는 캐패시터 값을 맞추기 위해 넓이 보다는 길이를 키워서 Q-팩터를 최대화하였다.
그림 7은 제어전압 (VCON(VCO))의 변화에 따른 출력주 파수와 출력스윙의 포스트 시뮬레이션 결과이다.
VCM(VCO) 전압에 따라 동작범위가 바뀌기 때문에 전압
제어 발진기가 동작하는 VCM(VCO)의 최소 전압인 0.7V 와 최대 전압 1.2V의 2가지 경우를 그래프에 나타냈다.
또한, 2가지 경우 모두 330mV 이상의 큰 출력스윙을 확인했으며 이 값은 분주기를 동작시키기에 충분한 값 이다.
그림 7. VCON(VCO) 과 VCMVCO)에 따른 출력주파수 와 출력스윙 모의실험 결과
Fig. 7. Simulation result of output frequency and output swing versus VCON(VCO) and VCM(VCO).
그림 8. 코너 시뮬레이션 결과 Fig. 8. Corner simulation results.
칩 제작을 위한 공정과 전원전압 변화에 따른 출력변 화를 확인하기 위해 코너 시뮬레이션과 위상잡음 시뮬 레이션을 진행하였고 그림 8과 그림 9에 결과를 나타냈 다. 그림 8은 편차가 가장 큰 SS코너와 FF코너 2개의 결과를 나타냈으며 모든 경우에도 60GHz 이상의 출력 을 만족시키는 소자의 설계 파라미터 값을 사용하였다.
그림 9는 전원소스 유무에 따른 위상잡음 결과를 나타 냈는데 실제 전원 공급 장비에서 발생하는 잡음을 예상 하기 위해 그림 10과 같이 PSN (Power Supply Network) 모델을 이용하여 시뮬레이션 하였다.[9] 시뮬 레이션 결과 전원잡음이 없는 경우에는 전류소스가 있 는 회로가 없는 회로보다 약 20dB 더 안좋다. 그러나 전원잡음이 있는 경우에는 전류소스가 있는 회로는 약 4.8dB 만큼만 나빠졌지만 전류소스가 없는 경우에는 약 25dB의 변화가 생겼다. 이는 전류소스에는 플리커 잡음 등 MOSFET 자체가 갖고 있는 잡음이 존재하기 때문 에 전류소스가 없을 때 보다 나쁜 위상잡음 특성을 갖 지만 전원잡음에 비교적 둔감하기 때문이다. 전류소스 가 없는 회로는 전원잡음이 바로 VCO의 인덕터를 타 고 출력에 반영되기 때문에 전원잡음에 매우 민감하다.
실제 측정환경에서는 전원잡음이 존재하기 때문에 전류 소스를 추가하는 회로가 위상잡음 특성이 더 좋다는 것 을 시뮬레이션 결과를 통해 확인할 수 있었다.
고속 4분주기의 락킹 범위와 출력전력을 확인하기 위해 입력 주파수를 바꿔가며 모의실험 했으며 결과는 그림 11과 같다. 시뮬레이션 결과 고속 4분주기의 동작 범위는 VCON(DIV) 전압과 VCM(DIV) 전압이 고정일때는 최 소 2GHz부터 최대 3GHz이지만 VCON(DIV) 전압을 0～
1.2V, VCM(DIV) 전압을 0.7～1.2V로 조절하면 전체 동작 범위는 9.5GHz까지 증가할 수 있다. 그림 11은 제어전
(a)
(b)
(c)
(d)
그림 9. 전원노이즈에 대한 위상잡음 시뮬레이션 결과 (a)전류소스있음/노이즈없음 (b)전류소스있음/노 이즈있음 (c)전류소스없음/노이즈없음 (d)전류소 스없음/노이즈있음
Fig. 9. Phase noise simulation results for power supply noise. (a)current source/no noise (b)current source/noise (c)no current source/no noise (d)no current source/noise
압들이 제일 낮을 때와 높을 때를 나타냈다. 특히 VCON(DIV) 이외에 VCM(DIV) 전압에 따라 동작범위가 약 1.4GHz 더 증가한 것을 시뮬레이션을 통해 확인했다.
칩 측정은 프로브스테이션을 사용하여 웨이퍼 상에 서 진행하였으며 Agilent 8565EC 스펙트럼 분석기와 전원공급기, Infinity GSSG 듀얼 프로브를 사용하여 전 압 제어 발진기와 고속 4분주기가 합쳐진 블록의 동작 을 확인했다. 설계한 회로의 전체 면적은 0.12×
그림 10. 전원 공급기 모델
Fig. 10. PSN (Power Supply Network) model.
그림 11. 고속 4분주기의 락킹 범위 시뮬레이션 결과 Fig. 11. Locking range simulation result of high speed
1/4 frequency divider.
그림 12. 60GHz 전압 제어 발진기와 고속 4분주기의 칩 사진
Fig. 12. Chip micrograph of proposed VCO and frequency divider.
0.21mm2 이고 칩 사진은 그림 12와 같다.
하단의 왼쪽 4개의 패드는 GSSG 프로빙을 위한 것 이고 패드 사이의 간격은 100㎛이다. 왼쪽 상단 2개의 패드는 4분주기의 제어전압을 위한 것이고, 오른쪽 상 단 2개의 패드는 전압 제어 발진기의 제어전압을 위한 것이다. 측정결과 VCM(VCO) 변화에 따라 발진기의 동작 범위가 1.24GHz 증가하였으며 그림 13에 VCON(VCO)과 이에 따른 출력주파수와 출력전력 변화를 나타냈다. 측
그림 13. VCON(VCO) 과 VCM(VCO)에 따른 출력주파수 와 출력전력 측정결과
Fig. 13. Measurement result of output frequency and output power versus VCON(VCO) and VCM (VCO).
(a) (b)
그림 14. 출력전력 측정결과 (a)64.36GHz (b)67.68GHz Fig. 14. Measurement result of output power.
(a) (b)
그림 15. 위상잡음 측정 (a)1MHz offset (b)10MHz offset Fig. 15. Measurement result of phase noise.
(a)1MHz offset (b)10MHz offset.
정결과 VCON(VCO) 전압이 0～0.4V일 때 출력변화는 적 어서 튜닝범위가 시뮬레이션 결과보다 좁아졌지만 SS 코너 시뮬레이션 결과와 가장 유사한 특성을 확인했다.
또한, 분주기는 정확히 4분주된 결과를 출력함을 확인 했다.
전압 제어 발진기의 최소, 최대 동작주파수에 대한 출력전력 측정결과를 그림 14에 나타냈다. 출력전력은 측정에서 케이블의 손실 1.1dB와 프로브의 손실 1.2dB
Architecture ILFD ILFD Static ILFD ILFD
Division ratio 5 4 4 4 4
Locking
range[%] 6.6 3.37 24 4.1 4.8
Output
power[dBm] -13.5 -23.23 -14 -7 5.47
Phase noise [dBc/Hz]
*-114
@100k
**-117.46
@1M N/A
***-133
@1M
-110.83
@10M Power
consumption 3.75㎽ 3.6㎽ 21.8㎽ 12.6㎽ 38.4㎽
(VCO포함)
FOM 1.09 1.119 0.688 0.193 0.05
Supply
voltage[V] 0.6 1.2 1.2 1.8 1.2
*60GHz input signal has –101dBc/Hz@100k
**131.4GHz input signal has –105.44dBc/Hz@1M
***59GHz input power is 0dBm
를 보상한 결과 64.36GHz에서 5.47dBm이고 67.68GHz 에서 5.97dBm이다. 측정된 위상잡음은 1MHz 오프셋 주파수에서 –77.17dBc/Hz 이고 10MHz 오프셋 주파수 에서 –110.83dBc/Hz 이며 그림 15에 나타냈다. 소모 전력은 VCO를 포함한 경우 전원전압 1.2V에서 38.4mW 이다. (VCO=16.8mW)
표 1에서 제안하는 회로와 기존 연구와 비교를 하였 으며 기존 연구에 비해 높은 출력전력을 확인했다. 또 한 동일한 구조와 분주비를 갖는 기존 연구와 비교하여 비교적 넓은 락킹 범위를 가지는 우수한 특성을 보였 다. 성능 비교를 위해서는 여러 가지 파라미터가 있으 므로 이를 종합적으로 판단하기 위해서 아래와 같은 FOM (Figure of Merit) 식을 사용하였다.[2]
(1)
고속 4분주기의 동작범위는 VCO의 동작범위를 수용 한다는 것만을 측정결과를 통해 확인할 수 있었다. 표1 의 기존 연구들은 분주기만을 설계하여 입력소스를 장 비를 이용해 입력하고 출력을 측정했지만, 본 연구에서 는 VCO와 분주기의 통합구현을 목표로 하였기 때문에 분주기만 따로 확인하지 않았다. 따라서 FOM 계산은 측정된 기준으로 계산했을 때 약 0.05[GHz/mW] 이다.
저 자 소 개 이 종 석(학생회원)
2009년 숭실대학교 정보통신전자 공학부 학사 졸업.
2009년～현재 숭실대학교 전자공 학과 석박사과정
<주관심분야 : PLL, all digital PLL>
문 용(정회원)-교신저자 1990년 서울대학교 전자공학과 학사 졸업.
1992년 서울대학교 전자공학과 석사 졸업.
1997년 서울대학교 전자공학과 박사 졸업.
1997년～1999년 LG반도체 선임연구원
1999년～현재 숭실대학교 정보통신전자공학부 교수
<주관심분야 : PLL, RF 회로, 저전력회로 등>
용하여 설계하고 제작 및 측정을 통하여 검증하였다.
전원전압 변동에 따른 출력변화를 줄이기 위해 전류소 스를 사용하였으며 높은 Q값과 낮은 인덕턴스 값을 얻 기 위해 두께가 두껍고 크기가 작은 구조의 센터 탭 구 조의 인덕터에 대한 연구를 진행했다.
칩 측정결과 64.36 ～ 67.68GHz의 동작범위에서 최 대 5.97dBm의 출력전력과 1MHz 오프셋에서 -77.17dBc/Hz, 10MHz 오프셋에서 -110.83dBc/Hz의 위상잡음을 확인했다. 소모전력은 전원전압 1.2V에서 38.4mW(VCO 포함) 이다.
제안하는 전압 제어 발진기와 고속 4분주기를 이용 한다면 60GHz 무선 통신 시스템에서 주파수 생성이 쉽 게 가능할 것으로 여겨진다. 본 연구에서 CAD 툴과 칩 제작은 IDEC의 지원을 받았다.
REFERENCES
[1] M.-W. Li, H.-C. Kuo, T.-H. Huang, and H.-R.
Chuang, “60 GHz CMOS divide-by-5 injection- locked frequency divider with an open-stub- loaded floating-source injector,” IEEE RFIC Symp., pp. 1–4, Jun. 2011.
[2] I.-Ting Lee, Chiao-Hsing Wang, Chun-Lin Ko, Ying-Zong Juang and Shen-Iuan Liu, “A 3.6 mW 125.7–131.9 GHz Divide-by-4 Injection-Locked Frequency Divider in 90 nm CMOS,” IEEE, LMWC, vol. 22, no. 3, pp.132-134, Feb. 2012.
[3] Yanping Ding and Kenneth K. 0, “A Low-Power 17-GHz 256/257 Dual-Modulus Prescaler Fabricated in a 130-nm CMOS Process,” IEEE, RFIC Symp., pp. 456-468, Jun. 2005.
[4] H.-D. Wohlmuth and D. Kehrer, “A 15 GHz 256/257 Dual-Modulus Prescaler in 120 nm CMOS,” IEEE, ESSCIRC, pp.77-80, Sept. 2003.
[5] Seong-Yong Jang et.al., “Analysis of Quality factor and Effective inductance of Inductor for RF Integrated Circuits in 90nm CMOS Technology,” Journal of The Institute of Electronics Engineers of Korea, Vol.50, No.5, pp.128-133, May. 2013.
Liang- Hung LuA, “V -Band Divide-by-4 Direct Injection- Locked Frequency Divider in 0.18-㎛ CMOS,” IEEE, E Trans. Microw.
Theory Tech., vol. 59, no. 2, pp.393-405, Feb.
2010.
[8] Ho-Gil Kim and Sang-Hoon Chai, “Design of 26GHz Variable-N Frequency Divider for RF PLL,” Journal of The Institute of Electronics Engineers of Korea, Vol.49, No.9, pp.270-276, Sep. 2012.
[9] Chang-Ryong Heo and Chong-Suck Rim,
“Decoupling Capacitance Allocation at the Floorplan Level for Power Supply Noise Reduction,” Journal of The Institute of Electronics Engineers of Korea, Vol.42, No.9, pp.270-276, Sep. 2005.
