A Study on Improved Optimization Method for Modeling High Resistivity SOI RF CMOS Symmetric Inductor

논문 2015-52-9-4

High Resistivity SOI RF CMOS 대칭형 인덕터 모델링을 위한 개선된 Optimization 방법 연구

( A Study on Improved Optimization Method for Modeling High Resistivity SOI RF CMOS Symmetric Inductor )

안 자 현^*, 이 성 현^***

( Jahyun Ahn and Seonghearn Lee^ⓒ)

요 약

High resistivity(HR) silicon-on-insulator(SOI) RF CMOS 공정 인덕터의 모델 파라미터를 정확히 결정하기 위하여 직접 추출과 simultaneous optimization을 사용한 개선된 방법을 개발하였다. 먼저, 대칭형 인덕터와 센터탭이 접지된 대칭형 인덕 터 등가회로들의 Y 및 Z-파라미터 방정식 유도를 통해 일부 모델 파라미터들을 직접 추출하고, 병렬 저항과 전체 인덕턴스 방정식들로 미지 변수들을 줄여 모델링 정확도를 향상시켰다. 또한, 두 등가회로의 동일한 모델 파라미터들을 공통 변수 로 두고 S-파라미터 데이터 세트를 동시에 optimization함으로써 optimization 정확도를 크게 향상시켰다.

Abstract

An improved method based on direct extraction and simultaneous optimization is developed to determine model parameters of symmetric inductors fabricated by the high resistivity(HR) silicon-on-insulator(SOI) RF CMOS process. In order to improve modeling accuracy, several model parameters are directly extracted by Y and Z-parameter equations derived from two equivalent circuits of symmetric inductor and grounded center-tap one, and the number of unknown parameters is reduced using parallel resistance and total inductance equations. In order to improve optimization accuracy, two sets of measured S-parameters are simultaneously optimized while same model parameters in two equivalent circuits are set to common variables.

Keywords : SOI, RF CMOS, inductor, symmetric, modeling

I. 서 론

실리콘 technology의 비약적인 발전에 힘입어 실리콘 low resistivity 기판 기반의 CMOS technology가 RF

Received ; July 28, 2015 Revised ; August 8, 2015 Accepted ; September 3, 2015

* 학생회원, ^** 정회원, 한국외국어대학교 전자공학과 (Department of Electronics Engineering, Hankuk University of Foreign Studies)

ⓒ Corresponding Author(E-mail: [email protected])

※ 이 연구는 2015학년도 한국외국어대학교 교내학술 연구비의 지원에 의하여 이루어진 것임.

IC 제조를 위해 가장 널리 쓰이고 있지만 기판으로부터 발생되는 lossy 성분들과 noise로 인해 집적회로(IC)의 고주파 성능 저하가 야기된다. 특히, RF IC 및 MMIC의 설계를 위해 가장 기본적으로 사용되는 인덕터는 회로 성능에 중대한 영향을 미치기 때문에 높은 quality (Q)-factor를 갖는 인덕터가 필수적이다.

따라서, low resistivity 기판에 의한 인덕터 성능 저 하를 방지하기 위해 high resistivity(HR) 실리콘 기판 연구가 진행되어 왔으며, bulk Si CMOS technology보다 속도, 차폐성 및 전력소비 면에서 우수함이 입증된 HR silicon-on-insulator (SOI) 기판 technology 기반의 인

덕터 연구가 활발히 진행되고 있다^[1∼3].

일반적으로 on-chip spiral 인덕터 모델링 연구는 표 준형(standard) 인덕터에 집중되어 왔으며, 초기에는 단일 π형 등가회로의 Y-파라미터 해석으로 모델 파라 미터들이 추출되었지만^[4] 고주파 정확도 향상을 위하 여 최근에는 더블 π형 등가회로가 사용되고 있다^[5].

대칭형 (symmetric) spiral 인덕터는 single-ended 인덕터보다 높은 Q-factor를 갖고 차지하는 면적이 더욱 작기 때문에 RF IC 설계에서 훨씬 유리하다^[6]. 하지만 표준형 인덕터 모델링 방법이 똑같이 사용되고 있어^[7], 센터탭(center-tap) 단자가 연결된 대칭형 spiral 인덕터 에 대한 3단자(3-port) 더블 π형 등가회로 모델에 적 용할 수 없는 문제가 생긴다^[8∼9].

이에 따라, 측정된 3단자 S-파라미터와 등가모델로 계산된 S-파라미터를 측정 주파수 범위 내에서 가깝 게 일치시키는 복잡한 CAD optimization을 수행해야 했다^[8]. 하지만, 단순 optimization 방법은 초기값에 크 게 의존하고 직접 추출할 수 없는 미지변수들이 많아 optimization 동안 추출된 변수들이 비물리적이고 오차가 생길 가능성이 크다.

따라서, 본 논문에서는 위와 같은 optimization 문제 점들을 극복하기 위하여 HR-SOI 기판 기반의 대칭형 인덕터와 센터탭이 접지된 대칭형 인덕터의 2단자 S- 파라미터들을 이용하여 일부 저항 및 캐패시턴스 성분들 을 직접 추출하고 전체 저항 및 인덕턴스 값을 이용한 관계식으로 미지 변수를 줄인다.

또한, 대칭형 인덕터와 센터탭이 접지된 대칭형 인덕 터 등가회로의 동일한 모델 파라미터를 공통 변수로 두고 2단자 S-파라미터 데이터를 동시에 optimization 하는 새로운 추출방법을 제시한다. 이 경우 동일한 모 델 파라미터 optimization 동안 2가지 독립적인 측정 데이터가 제공되어 기존 3단자 S-파라미터 피팅을 위 한 optimization방법보다 추출 정확도가 크게 증가되 는 효과가 발생된다.

II. 모델 파라미터 직접추출

본 연구에서는 0.25 μm HR-SOI RF CMOS 공정을 사용하여 제조된 200 μm의 외부직경, 5개의 회전수, 10 μm의 금속선 폭, 5 μm의 금속선 간격을 갖는 대칭형 인 덕터와 센터탭이 접지된 대칭형 인덕터를 사용하였다.

다음의 그림 1은 대칭형 인덕터와 센터탭 대칭형 인 덕터의 layout 패턴이다. 이때 가장 두꺼운 최상층의 금속층(Ultra Thick Metal)을 이용하여 금속층의 직렬 저항과 기판과 인덕터 사이의 기생 커패시터를 최소화 시켰다.

그림 2는 본 연구에서 측정된 대칭형 인덕터와 센터 탭 대칭형 인덕터 테스트 패턴의 현미경 사진이다. 그 림 2(b)에서 on-wafer GS(ground signal) RF probe를 사용한 2단자 S-파라미터 측정을 위해 위쪽의 센터탭

(a)

(b)

그림 1. HR-SOI 대칭형 인덕터의 layout 패턴.

(a) 2단자 대칭형 인덕터

(b) 센터탭(위쪽)이 연결된 3단자 대칭형 인덕터 Fig. 1. Layout patterns of HR-SOI symmetric inductor.

(a) 2-port symmetric inductor

(b) Center-taped 3-port symmetric inductor

(a)

(b)

그림 2. 측정된 HR-SOI 대칭형 인덕터 칩의 현미경 사 진.

(a) 2단자 대칭형 인덕터

(b) 센터탭이 접지된 대칭형 인덕터 Fig. 2. Microphotograph of measured HR-SOI

symmetric inductor chip.

(a) 2-port symmetric inductor

(b) Symmetric inductor with grounded center-tap

금속 배선이 맨 아래의 ground 패드에 연결된 구조를 가지고 있다.

이 소자들의 RF S-파라미터는 2단자 vector network analyzer(VNA)를 사용하여 wafer probe station에 설치된 GS RF probe로 측정하였으며, RF 측 정시스템에서 VNA, cable, connector, probe 기생성분 을 제거하기 위해서 SOLT (short-open -load-through) calibration 방법을 사용하였다.

측정된 2단자 S-파라미터로부터 RF probe 패드 및 금속 배선 패턴의 기생성분을 제거하기 위하여 소자 영

(a)

(b)

그림 3. HR-SOI 대칭형 인덕터의 더블-π 등가회로 (a) 2단자 대칭형 인덕터

(b) 센터탭이 연결된 3단자 대칭형 인덕터 Fig. 3. Double-π equivalent circuits of HR-SOI

symmetric inductor.

(a) 2-port symmetric inductor

(b) Center-taped 3-port symmetric inductor

역을 개방한 open 테스트 패턴과 입출력 단자를 단락시 킨 thru 테스트 패턴을 사용한 de-embedding을 수행하 였다^[10].

그림 3의 (a)와 (b)는 HR-SOI 공정의 2단자 대칭 형 인덕터와 3단자 센터탭 대칭형 인덕터의 더블 π형 등가회로를 나타내며, 센터탭 부분을 제외한 layout 패턴이 그림 1처럼 동일하기 때문에 같은 공통 파라 미터들로 구성되었다. 이 모델에서 HR-SOI 기판 손 실효과가 매우 적기 때문에 기판 저항은 제외하였다.

그림 3에서 Cf는 인덕터 패턴 전체에 걸쳐 나타나는 입출력 포트 사이의 fringing 캐패시턴스를 표현하였고, R1, R2, L1, L2는 주파수에 따른 skin effect를 나타내는 성분들이며 Rs1, Rs2, Ls1, Ls2는 각각 인덕터 메탈 라인에 생기는 직렬저항과 자기 인덕턴스 성분들을 나타낸다.

또한, M은 자기 인덕턴스 사이에 생기는 상호 인덕턴스 이고 C1, C2, C3는 인덕터 메탈층과 산화막/기판 사이의

기생 커패시턴스이며, Rtap과 Ltap은 각각 센터탭 메탈 라인에 생기는 직렬 저항과 인덕턴스이다.

그림 3에서 병렬로 연결된 C1, C2, C3 들은 대칭형 등 가회로에서 유도된 다음의 허수(Im)항 수식들을 사용하 여 C1 = 8.2 fF, C2 = 8 fF, C3 = 16.2 fF으로 추출되었다.

이와같이 HR-SOI 실리콘 기판에서는 기존 low resistivity 기판보다 C1, C2, C3 가 훨씬 적다.











(1)











(2)







여기에서 Y^s는 대칭형 인덕터의 Y-파라미터이다.

직렬 R과 L 모델 파라미터들은 센터탭이 접지인 대칭형 인덕터의 Z-파라미터를 사용한다면 독립적인 추출이 가능하다. 하지만 그림 3의 등가회로로부터 병렬로 연 결된 기생 캐패시턴스 (Cf, C1, C2, C3)들을 고려하여 직렬 R과 L를 유도한다면 매우 복잡한 추출 방정식이 유도된 다. 따라서, 본 연구에서는 병렬 기생 캐패시턴스들이 충 분히 무시될 수 있는 저주파 영역 데이터를 사용하여 직 렬 R과 L 파라미터들을 다음과 같이 추출하였다.

그림 3(b)에서 센터탭 단자를 접지한 대칭형 인덕터 등가회로는 저주파 영역에서 병렬 캐패시턴스의 임피던스 가 무시되기 때문에 그림 4와 같이 T-형태로 단순화 된다.

이와 같은 단순 센터탭 접지 인덕터 등가회로의 Z^c-파 라미터로부터 유도된 다음의 실수(Re)항 수식을 사용하 여 센터탭의 Rtap을 저주파 영역(LF)에서 추출할 수 있다.







그림 4. 저주파 영역에서 단순화된 더블-π 센터탭 접지 인덕터의 등가회로

Fig. 4. A double-π equivalent circuit of grounded center-tap symmetric inductor simplified at low frequencies.

그림 5. 식 (4)의 주파수 종속 데이터.

Fig. 5. Frequency dependent data of equation (4).

그림 5는 식(4)의 주파수 응답 곡선으로서 Rtap은 저 주파 영역 데이터로부터 추출할 수 있다.

그림 4에서 미지 변수 수가 많지만, 대칭형 인덕터 구조에 의한 대칭 조건(R1=R2=R, Rs1=Rs2=Rs)으로 수 가 줄어든다. 하지만, R과 Rs의 독립적인 추출은 불가 능하고 Rp=R∥Rs의 병렬 저항만을 다음과 같이 구할 수 있다.

















그림 6은 식(5)의 주파수 종속 곡선으로서 저주파 영역 의 데이터로부터 Rp를 추출할 수 있다.

또한 인덕턴스 파라미터(L1, L2, Ls1, Ls2, Ltap, M)들도 좌우 대칭 조건(L1=L2=L, Ls1=Ls2=Ls)이 성립되지만, 미 지변수 수가 많고 Ls1과 Ls2 사이에 존재하는 상호 인덕 턴스 M 외에도 센터탭 Ltap과 Ls1 및 Ls2 사이에도 각각 상호 인덕턴스가 존재하여 수식에 의한 직접 추출은 불

그림 6. 식 (5)의 주파수 종속 데이터.

Fig. 6. Frequency dependent data of equation (5).

그림 7. 식 (6)의 주파수 종속 데이터.

Fig. 7. Frequency dependent data of equation (6).

가능하다. 따라서, 센터탭이 없는 대칭형 인덕터를 사 용한다면 Ltap과 Ls1, Ls2 사이의 상호 인덕턴스는 피할 수 있지만, 인덕턴스 파라미터들의 수가 많아 독립적 추출은 불가능하고 다음과 같이 전체 인덕턴스 Ltot의 추 출만이 가능하다.

그림 3(a)로부터 병렬 캐패시턴스 C3가 무시되는 저 주파에서 유도된 대칭형 인덕터의 Y^s12-파라미터를 사용 하여 전체 인덕턴스 Ltot를 다음과 같이 유도할 수 있다.















  







≈ 









 





그림 7은 (6)의 주파수 응답 곡선으로서 Ltot는 저주파 영역의 데이터로부터 추출할 수 있다.

그림 3의 입출력 사이에 병렬로 연결되어 있는 Cf는 Q-factor의 고주파 특성에 큰 영향을 미치는 파라미터 다. 이러한 Cf를 구하기 위하여 그림 3(a)로부터 영향이 적은 파라미터 (R1, R2, Rs1, Rs2, C3)들을 무시했을 때 다음의 Y^s12-파라미터 수식을 유도할 수 있다.









  





^











^







(7)

식(7)이 무한대가 되는 공진주파수 fo를 측정한다면 Cf를 간단히 추출할 수 있다. 따라서, 식(7)의 분모항이 ω_o = 2πfo에서 0이므로 Cf에 대한 추출방정식을 다음과 같이 구할 수 있다.



_^



 (8)

Cf는 식(7)이 무한대가 되는 fo와 그림 7에서 얻어진 Ltot값을 식(8)에 대입하여 26.34 fF가 추출되었다.

III. 개선된 Optimization

이와 같이 직접 추출이 가능한 병렬 캐패시턴스, Rtap, Cf를 제외한 나머지 파라미터들의 추출을 위해서는 optimization 과정이 반드시 필요하다. 기존의 CAD optimization 기법은 측정된 S-파라미터와 등가모델로 계산된 S-파라미터를 측정 주파수 범위 내에서 가장 가깝게 일치되도록 파라미터들을 튜닝하여 결정하므 로, 추출된 변수들이 비물리적이고 오차가 생길 가능 성이 크다.

그림 1의 layout상에서 대칭형 인덕터와 센터탭 대칭 형 인덕터는 센터탭 메탈라인을 제외한 모든 구조가 일 치하기 때문에 두 등가회로의 내부 모델 파라미터 값들 은 동일하여야 한다. 하지만, 기존방법처럼 대칭형 인덕 터와 센터탭 대칭형 인덕터를 각각의 측정 S-파라미터 와 등가회로가 일치되도록 개별적으로 optimization하 면, 각 등가회로의 미지변수 수가 많아 물리적으로 같 아야하는 내부 모델 파라미터 값들이 서로 달라지는 비 물리적인 추출결과가 도출될 수 있다.

이러한 비물리적인 optimization 오차를 줄여 정확도 를 향상하기 위하여 대칭형 인덕터와 센터탭 대칭형 인 덕터의 동일한 모델 파라미터들을 공통 변수로 두고 각 각의 측정 S-파라미터와 등가회로를 동시에 optimization하였다. 이 때 직접 추출 방법으로 얻어진 기판 캐패시턴스들과 Rtap 및 Cf는 추출된 값으로 고정 하였다. 이러한 simultaneous optimization 기법은 2가 지 다른 구조의 측정 데이터를 사용하여 공통 모델 파 라미터들을 추출하므로, 데이터 정보 당 미지 변수 수 가 줄어드는 효과가 생겨 물리적인 추출 정확도가 크게 증가되는 결과가 발생된다.

본 연구에서는 이러한 개선된 simultaneous optimization 방법에 다음과 같은 미지 변수 감소 방안 을 추가하여 추출 정확도를 더욱 향상하였다. 먼저 식 (5)로부터 유도된 다음 관계식을 사용하여 optimization 동안 R이 미지 변수 Rs에 의해서 정해지도록 셋팅하였다.











(9)

여기에서 Rp는 그림 6의 저주파에서 추출된 값이다.

상호 인덕턴스를 결합계수 k로 표현한다면





^





쓸 수 있다.

















(10)

위의 식(10)을 재정리하여 얻어진 다음 관계식을 사용 하여 L이 다른 미지 변수(Ls, R, k)들의 함수로 정해지도 록 셋팅하였다.















^



여기에서 Ltot는 그림 7의 저주파에서 추출된 값이다.

이러한 R과 L은 Q-factor, 인덕턴스 및 S-파라미터 에 영향을 미치는 가장 중요한 모델 파라미터로써 simultaneous optimization동안 R과 L이 각각 식 (9) 와 (11)에 의해 다른 파라미터 값에 따라 정해지므로 미 지 변수를 줄여 optimization 정확도를 향상시킬 수 있 다. 이러한 optimization 방법으로 R = 2.82 Ω, Rs = 3.2 Ω, L = 0.18 nH, Ls = 0.95 nH, k = 0.52, Ltap = 0.037 nH의 모델 파라미터들이 추출되었다.

Ⅳ. 모델 검증

이와 같이 직접 추출방법과 개선된 simultaneous optimization으로 얻어진 모델 파라미터들을 대칭형 인 덕터와 센터탭 대칭형 인덕터의 등가모델에 대입하여 유 효 인덕턴스 Leff, Q-factor 및 S-파라미터를 다음의 수식들을 이용하여 자기공진주파수 SRF(self resonant frequency)까지 시뮬레이션하였다.









(12)











(13)

그림 8과 9에서 보여주듯이 150 MHz에서 15.45 GHz 의 SRF까지 시뮬레이션된 Leff, Q-factor, S-파라미터들 의 모델 곡선이 측정 데이터와 잘 일치함으로써 직접 파라미터 추출방법과 개선된 simultaneous optimization 의 정확성을 입증하였다. 이와 같이 정확한 인덕터 모 델링을 수행함으로써, RF IC 설계 시 정확한 시뮬레이 션 결과 도출이 가능하며 연구 비용 및 기간을 단축할 수 있는 효과를 기대할 수 있다.

그림 8. 대칭형 인덕터의 주파수 종속 L

과 Q-factor 모 델링 곡선과 측정 데이터와의 비교.

Fig. 8. Modeled and Measured frequency-dependent L

and Q-factor of symmetric inductor.

(a)

(b)

그림 9. 추출된 더블-π 등가회로를 사용하여 모델된 S-파라미터와 측정데이터와의 비교 (a) 대칭형 인덕터

(b) 센터탭이 접지된 대칭형 인덕터 Fig. 9. Measured and modeled S-parameter using

extracted double-π equivalent circuits.

(a) Symmetric inductor

(b) Symmetric inductor with grounded center-tap

V. 결 론

본 논문에서는 HR-SOI 기반의 대칭형 인덕터와 센 터탭이 접지된 대칭형 인덕터의 2단자 S-파라미터로 부 터 병렬 캐패시턴스, Rtap 및 Cf를 직접 추출하고, 전체 인덕턴스 및 병렬저항 관계식으로 optimization시 미지 변수 수를 줄였다. 또한, 두 가지 인덕터 등가회로의 S-파라미터 데이터를 동시에 optimization하는 개선된 추출방법을 제시하였다. 이 경우 두 회로의 공통 모 델 파라미터들이 동시에 optimization되므로 측정 데 이터 당 미지 변수 수가 크게 줄어드는 효과가 발생해 추출 정확도가 크게 증가된다.

REFERENCES

[1] F. Gianesello, D. Gloria, C. Raynaud, S.

Montusclat, S. Boret and P. Touret, “Integrated Inductors in HR SOI CMOS Technologies: on the Economic Advantage of SOI Technologies for the Integration of RF Applications,” in Proc.

IEEE Int. SOI Conf., Oct. 2007, pp. 119-120.

[2] F. Gianesello, D. Gloria, C. Raynaud, S.

Montusclat, S. Boret and P. Touret, “On the Design of High Performance RF Integrated Inductors on High Resistively Thin Film 65 nm SOI CMOS Technology,” in Proc. IEEE Conf. on Silicon Monolithic Integrated Circuits in RF Systems, Jan. 2008, pp. 98-101.

[3] J. Kim, J. O. Plouchart, N. Zamdmer, N. Fong, L. H. Lu, Y. Tan, K. A. Jenkins, M. Sherony, R.

Groves, M. Kumar, A. Ray, “High- Performance Three-Dimensional On-Chip Inductors in SOI CMOS Technology for Monolithic RF Circuit Applications,” in Proc. IEEE Radio Frequency Integrated Circuits (RFIC) Symp., June 2003, pp.

591–594.

[4] M. Kang, J. Gil, and H. Shin, “A Simple Parameter Extraction Method of Spiral On-Chip Inductors,” IEEE Trans. Electron Devices, vol.

52, pp. 1976-1981, 2005.

[5] Y. G. Ahn, S. K. Kim, J. H. Chun, and B. S.

Kim, “Efficient Scalable Modeling of Double-π Equivalent Circuit for On-Chip Spiral Inductors,”

IEEE Trans. Electron Devices, vol. 57, pp.

2289-2300, 2009.

[6] K. J. Im, S. B Sin, and S. K. Lee, “Design, Analysis and Comparison of Symmetric

Dual-Level Spiral Inductors for RF Integrated Circuits,” Journal of The Institute of Electronic Engineers of Korea - SD vol. 37, no. 10, pp.

17-24, 2000.

[7] S. K. Kim, S. J. Ahn, and B. S. Kim, “Scalable Inductor Modeling for 0.13μm RF CMOS Technology,” Journal of The Institute of Electronic Engineers of Korea - TC vol. 46, no.

1, pp. 94-101, 2008.

[8] K. Okada, H. Sugawara, N. Kazuyasu and K.

Masu, “Modeling of Three-Port Si CMOS On-Chip Symmetric Inductor for Various Operation Modes,” in Proc. 37th European Microwave Conf., Oct. 2007, pp. 520-523.

[9] T. Kamgaing, T. Myers, M. Petras, and M.

Miller, “Modeling of Frequency Dependent Losses in Two-Port and Three-Port Inductors on Silicon,” in IEEE MTT-S Int. Microwave Symp. Digest, June 2002, pp. 153–156.

[10] J.-Y. Kim, M.-K. Choi, and S. Lee, “A

“Thru-Short-Open” Deembedding Method for Accurate On-Wafer RF Measurements of Nanoscale MOSFETs,” J. Semicond. Technol.

Sci., vol. 12, no. 1, pp.53-58, Mar. 2012.

저 자 소 개 안 자 현(학생회원)

2014년 한국외국어대학교 전자 공학과 학사 졸업.

2014년∼현재 한국외국어대학교 전자정보공학과

석사과정.

<주관심분야 : RF CMOS 소자 모델링>

이 성 현(정회원)-교신저자 1985년 고려대학교 전자공학과 학사 졸업.

1989년 미국 University of Minnesota 전기공학과 석사 졸업.

1992년 미국 University of Minnesota 전기공학과 박사 졸업.

1992년∼1995년 한국전자통신연구원 선임연구원 1995년∼현재 한국외국어대학교 전자공학과

교수

<주관심분야 : CMOS 및 바이폴라 소자 모델링>