연습 문제 - 반도체 공정 개론 Chapter 6 Thin Film Deposition

(1)

Kukdong University IC Fabrication & Processing Dept. of Semiconductor Equipment Engineering

1

Copyright by DH Lee Assignment Problems - SP Ch.6 Thin Film Deposition

연습 문제 - 반도체 공정 개론

Chapter 6 Thin Film Deposition

1. 집적공정에 있어서 전기적 용도에 따른 박막을 구분해 본다면 (A 전도성) 박막, (B 절연성) 박막과 보호막(Passivation

Layer) 등으로 나누어 생각해 볼 수 있는데, 크게 본다면 보호막도 (B 절연성) 박막의 범주에 속하는 것으로 볼 수 있다.

2. 공정 방법에 따라 박막을 구분해 본다면 (A CVD; Chemical Vapor Deposition), (B PVD; Physical Vapor Deposition), (C Plating)과(와) Evaporation 등으로 분류할 수 있다..

3. 아래 보기의 공정들은 박막 증착 시 사용하는 CVD 공정의 여러 종류를 나열한 것이다. 다음 물음에 번호로 답하라.

(보기) 1) APCVD, 2) LPCVD, 3) PECVD, 4) ALCVD

1) 상압에서 증착하는 공정 방법을 고르라. ( 1 )

2) 상대적으로 상압보다 낮은 저압에서증착하는 공정은 어느 것인가? ( 2 ) 3) Plasma를 적용하는 CVD 공정은 어느 것인가? ( 3 )

4) 원자층 단위의 아주 얇은 박막을 증착할 수 있는 방법은? ( 4 )

4. 다결정 Silicon (Polycrystalline)은 편의 상 Polysilicon, 또는 Poly-Si으로 줄여서 부르는데, 그 용도는 MOSFET 구조의 Gate 전극(Polycide)에서의 (하부) 층으로 Silicon과 Silicide 사이의 완충막으로서 사용하기도 하고, MLM(Multilevel Metallization)에서의 전도층, 상층 배선과 Transistor의 (접합; Shallow Junction)을(를) 연결해 주는 접촉 재료(Contact Material) 등으로 많이 쓰인다.

5. Poly-Si은 사용 목적에 따라 (비저항; Resistivity)을(를) 줄이기 위해 흔히 Boron, Phosphorus, Arsenic 등 이종 원소를 첨가하여 사용하기도 하는데, Doping을 위하여 증착 후 (확산)(이)나 (Ion Implantation)의 방법을 활용하여 Doping하며, 때로는 증착 중에 이종 원소를 같이 첨가하기도 한다

6. 절연성 증착 산화막은 열 산화막과 마찬가지로 전도층 간의 절연의 목적으로 가장 많이 쓰이지만 다음과 같은 용도로도 쓰이는데, 아래 설명한 용도에 맞는 용어를 번호로 답하라.

A) 전도층 간의 절연막( 1 ), B) Ion Implantation의 Mask, C) 특정 박막에 포함된 Dopant나 이종 원소(들)에 대한 확산 방지막 ( 2 ), D) Buried Oxide와 같이 불순물을 모으는 목적으로 쓰이는 절연막 ( 3 ), E) 완성된 집적회로의 수분 침투나 물리적 손상을 막아주는 보호막 ( 4 ), F) 집적공정 중 단차(Step)가 크게 발생한 부분을 평탄화 하기 위한 목적 으로 쓰는 PSG(Phosphosilicate Glass, P-Doped Glass), BPSG(Boro-Phosphosilicate Glass)와 같은 ( 5 ) 등이다.

(보기) 1) ILD ; Interlayer Dielectric), 2) Diffusion Barrier, 3) Gettering Layer, 4) Passivation Layer, 5) Doped Glass

7. 보통 700 - 900 °C에서 증착되는 절연성 질화막 (Si3N4)은 산화막 만큼 다양하게 쓰이지는 않지만, 매우 유용하게 사용되는 박막 중 하나이다. 다음 중 질화막의 용도가 될 수 없는 것은 무엇인가? ( 4 )

1) Gate 절연막

2) Capacitor 축전막(Capacitor Dielectric) 3) 보호막(Passivation Layer)

4) Contact Hole이나 Via내부에 충전되는 접합과 배선의 연결 재료

8. PECVD 공정으로 200 -350 °C의 낮은 온도에서 증착되는 Nitride는 Aluminum이나 금 등 융점이 낮은 재료를 배선 재료

로 사용한 경우 이들 배선층 위(배선층 형성 후)에 보호막으로 사용되는데, 질화막은 Sodium(Na, K 등)에 대해 (확산) 방지막 역할을 하며, 내산화성, (내수성, 또는 내습성)을 가지므로 집적공정이 끝난 후 Chip의 보호막으로 사용한다.

9. CVD 공정은 반응기(Chamber) 내에 (화학, 물리) 현상(반응)을 일으키는 기체를 흘려 넣어 반응에 의해 생성된 (기체, 고체)

생성물을 기판(모재) 위에 덮는 공정 방법으로서, 집적공정에서 가장 많이 사용하는 증착 방법이며 원료에 따라 Poly-Si, 산화막, 질화막 등 다양한 박막을 얻을 수 있는 장점이 있다. 또한, (유동성, 점성)이 높은 기체로부터 상 변화를 이용 하므로 PVD에 비해 피복성(Step Coverage)이 우수하며, Throughput(생산성)이 높고, 저온 공정이라는 장점이 있다. 특히 산화막의 경우에는 기판의 Silicon 소모(하며, 없이) 산화물 박막을 얻을 수 있다는 것이 열 산화막과 구별되는 특징인데, 더 이상 열 산화막을 키울 수 없는 조건에서도 산화막을 얻을 수 있으므로 집적공정 중 산화물 박막이 필요한 경우 매우 유용한 공정 방법이다.

(2)

2

10. CVD 공정 중 기상 반응에 의한 증착 속도는 공정 (온도)와(과) 압력, 기체의 (농도)와(과) 유속( Flux), 기체의 체류 시간

등에 의존하게 된다.

11. CVD 공정은 반응물이 기판 표면까지 전달되어 이루어지는 일련의 (기상) 반응 과정과 기판 표면에 도달한 반응물의 기판

위 확산, 고상으로 상변화를 하며 박막이 형성되는 (표면) 반응 과정 등 크게 두 과정으로 나누어 볼 수 있다.

12. 기상 반응 과정(Gas Phase Process)의 순서는 ① 반응 기체의 Chamber 내 유입, ② 기상 반응, ③ 기판 위로 반응물 기체가 확산 (Diffusion)되는 과정 등으로 나누어 볼 수 있는데, 그 중 기판 표면이 아닌 기상에서 반응 기체가 먼저 반응하며 부산물을 생성시키는 과정으로, 공정 중 오염원이 되는 입자 (Particle), 박막 내 결함(Defect)을 형성시키는 원인이 되는 반응은 위의 세 과정 중에서 (①, ②, ③) 과정이다.

13. 표면 반응 과정(Surface Process)의 순서는 ① 반응물 (흡착; Adsorption) 과정, ② 흡착된 기체 원자들의 기판 상 (표면 확산; Surface Diffusion), ③ 반응에 의한 박막 형성(핵 생성)과 성장인데, 위의 과정과 더불어 반응 부산물의 탈착

(Desorption)과 미반응 기체 (배출) 과정도 동시에 진행된다.

14. CVD 공정에 있어서 온도 제어와 반응 용기 설계가 매우 중요한데, 온도-증착 속도(log)의 일반적 상관관계는 대체로

온도가 높을수록 증착 속도가 (증가, 감소)하는 경향을 보이지만, 어떤 특정 온도 주위를 경계로 온도에 따른 증착 속도의

(기울기, y축 절편)이(가) 변화하는 것을 볼 수 있다. 이 특정 온도를 임계 온도, Tc라고 할 때 Tc보다 (높은, 낮은) 온도

영역을 (표면) 반응 속도 지배 영역(Surface Chemical Reaction Rate-Limited Region)이라고 부르는데, 반응 물질이 표면에 도착하는 속도가 표면의 화학 반응의 속도보다 (빨라서, 느려서) 전체 반응 속도가 (표면에서의 반응 속도, 반응 물질이 표면에 도달하는 속도)에 의해 지배를 받는 영역이며, 이 영역에서는 온도가 Tc보다 높은 영역보다 반응 속도가 온도에

(민감, 둔감)하게 변화하므로 반응기의 정확한 온도 제어가 매우 중요하다.

15. Tc 보다 온도가 높은 영역은 질량 이동 속도 지배 영역(Mass Transport-Limited Region)이라고 부르는데, 반응 온도가

충분히 높아 반응 속도가 빠르기 때문에 전체 반응 속도는 (표면에서의 반응 속도, 반응 물질이 표면에 도달하는 속도)에

의해 지배를 받게 된다.

16. CVD 공정을 압력에 따라 분류하면, 1) APCVD 공정과 2) LPCVD 공정으로 나눌 수 있는데, APCVD 공정은 압력은 상압

(1 atm), 온도는 400 °C 부근에서 이루어지는 공정으로서 초기 집적공정에서 많이 사용되던 방법이며 상압에서 증착

하므로 저압 공정에 비해 상대적으로 공정 온도가 낮으며, 열원으로는 High-Intensity Lamp, RF Induction(RF 유도 전류), 또는 전기 저항 등을 사용한다. 압력 변화가 필요하지 않아 (생산성; Throughput)은(는) 높지만 상압에서 공정을 진행 하므로 Wafer의 (오염)에 주의해야 하고, 이에 따라 장비가 기체의 높은 유동 속도를 통해 반응물에 노출되므로 주기적

(세정)이(가) 자주 필요한 것이 단점이다.

17. LPCVD 공정은 낮은 압력에서 Poly-Si, Silicon Dioxide(SiO2), Silicon Nitride(Si3N4) 등의 박막 형성용 CVD 공정으로서 가장 보편적인 증착 공정이며, 공정 온도는 반응 재료와 생성막의 종류에 따라 300 - 900 °C의 비교적 넓은 온도 범위에서 이루어진다. 두께와 막질의 조성 균일도가 AP에 비해 우수하고, Batch Process로서 많은 양의 Wafer를 한번에 처리하기 에 유리하며, Wafer의 직경을 용이하게 Scale-up할 수 있다. 저압 공정이므로 증착 속도는 (늦으며, 빠르며) Poly-Si, Silicon Dioxide(SiO2), Silicon Nitride(Si3N4) 같은 생성물을 얻기 위해 대체로 독성이나 부식성, 인화성이 (강한, 약한) 반응물을 재료를 쓰게 된다.

18. PECVD 공정은 화학 반응에 필요한 Energy원으로 열 Energy를 사용하되 (Plasma, 압력; Pressure)에 의한 Energy를 동시에 이용하여 따라서 열역학적으로 화학 반응이 일어나지 않는 저온에서도 반응에 의한 증착막 형성이 가능하고, 열역학적으로 화학 반응이 가능한 온도라고 하더라도 반응 속도를 (증가, 감소) 시킬 수 있다. 방사형(Radial Flow)의 기체 흐름을 이용한 반응기의 경우 직경이 (큰, 작은) Wafer의 공정에 불리하다는 측면이 있으며, 상부로부터 오염 물질의 낙하 가능성이 있는 단점이 존재하고 반응기 구조 상 Wafer를 개별적으로 장/탈착 해야 하는 점도 이용에 불리한 점이다.

19. 화학적 증착 방법인 CVD에 대하여 화학 반응이 아닌 물리적 기구(機構)에 의해 기판 위에 박막을 증착하는 공정을 (PVD; 물리 기상 증착, Physical Vapor Deposition)(이)라고 부른다

20. PVD 공정의 증착 과정은 증착 대상 재료의 (증기화; Vaporization), 증착 재료의 (이동), 기판 상 (증착)의 세 단계로 나눠

볼 수 있다.

(3)

3

21. PVD 공정은 재료를 증기화시키는 방법에 따라 Evaporation, (Sputtering), Ion Plating 등의 공정으로 분류할 수 있는데, 오늘날 집적공정에서는 (Sputtering) 공정을 가장 널리 사용한다. (Evaporation) 공정은 상대적으로 장치와 공정 방법이 간단하므로 공정 비용이 상대적으로 저렴하여, 제조 현장뿐만 아니라 실험실 수준의 공정에도 많이 이용된다.

22. Sputtering 공정에서는 Glow Discharge 영역의 Plasma를 이용하는데, Plasma 발생을 위해 가해진 전기장은 Plasma 내에

형성되지는 않지만, 음극(Cathode)과 어느 정도 거리를 유지하며 Glow Discharge 영역을 형성하고 있는 (Sheath, 또는 Dark Space)에 존재하는데, 양성 입자(Cation)가 이 영역에 존재하는 (전위차; Potential)에 의해 가속되어Cathode를 때리는 현상이 Sputtering이다. Sputtering은 이렇게 큰 Energy를 가진 입자(Ion)가 재료의 표면을 때릴 때 표면에서 입자들이 일부 분리되는 현상을 의미하는데, 이를 이용하여 증착할 물질로 만들어진 Target을 충분한 Energy를 지닌 Ion으로 가속하여 때림(Bombardment)으로써 증착 재질의 원자가 Target에서 분리, 대상 기판 상에 내려 앉아 박막을 형성하게 된다.

23. 다음 보기 중에서 Sputtering 공정의 특징이 아닌 것을 골라라. ( 2 )

1) 입사하는 Ion의 Energy가 Target 재료의 표면 결합 Energy보다 더 크도록 조절이 가능하므로 합금을 포함한 모든

금속 재료, 반도체, 절연 물질 등 다양한 재료를 사용하여 증착이 가능하다.

2) Target 자체에서 사전 조성 조절이 불가능하다.

3) 비교적 빠른 속도의 증착이 가능하므로 생산성(Throughput) 측면에서 유리하다.

4) Energy를 가진 입자에 의해 박막의 손상이 있을 수 있으며, Step Coverage의 한계로 인하여 Trench, Contact Hole 등

Aspect Ratio가 큰 깊은 구멍과 같은 형상의 경우에는 CVD 공정 이상의 피복성을 기대하기 어렵다.

24. Sputtering에 의한 증착 과정은 아래와 같이 4단계로 나누어 볼 수 있다.

1) 증착 대상 재료(Target)의 (A 증기화; Vaporization)

2) (A 증기화; Vaporization)된 입자(기체 상태)의 기판으로의 이동 3) 기판에서의 증착 재료의 (B응착; Condensation)

4) 기판에서의 증착 물질의 (C핵 생성; Nucleation)에 이은 성장(Growth)

위의 과정들은 증착을 위해 화학 반응이 필요한 CVD와 달리 모두 물리적으로 일어나는 현상만을 이용하기 때문에

CVD에 대해 PVD(방법의 일종)이다.

25. Sputtering공정에서는 기판과 Target 물질 사이의 화학 반응을 제어하기 위해 보편적으로 반응성이 없는 비활성 기체를

주로 사용하는데, (Argon)을 가장 많이 사용하지만, 그 외에 Helium(He), Krypton(Kr), Xenon(Xe) 등을 쓰기도 한다.

26. Sputter 장치의 구성 요소로는 DC, RF, Triode 등의 전원 공급 장치를 비롯하여 평판형, Cylinder 형, Hollow Cathode 형 등의 기하학적 모양이 다른 (Target), Magnetron, Microwave 등을 사용하여 발생시키는 (Plasma) 등을 들 수 있다.

27. Sputter 공정의 주요 공정 변수로는 중요한 것이 (공정 압력)인데, 따라서 압력을 조절하는 Pump가 매우 중요한 기능을

한다. 흔히 (A Mechanical) Pump, 또는B Roughing) Pump를 사용하여 압력을 낮추어 주며, Oil-Diffusion Pump에 이어 (A Mechanical Pump, 또는Roughing ) Pump를 사용하여 저압을 얻는다.

28. 반응성 기체 Sputtering(Reactive Sputtering)은 (A화합물)이나 (B 합금) 등 혼합물 증착을 위해 물리적 증착 방법에 화학적 반응을 곁들인 공정 기법이다. 반응성 Sputtering 공정은 순수한 Argon(Ar), Helium(He), Krypton(Kr), Xenon(Xe) 등의 비활성 기체에 (A화합물)이나 (B 합금)을 증착할 수 있도록 반응성 기체를 첨가시켜 화학 반응을 일으키며 기판에 박막이 증착되도록 하는 방법이다.

29. 집적공정 중 Sputtering 공정을 이용하는 박막 증착 공정으로는 (금속 배선; Interconnect) 공정, (확산 방지막; Diffusion Barrier) 공정, 접착막(Glue or Wetting Layer) 형성 공정 등이 있다.

30. 금속 배선 공정에서 주 배선 재료로는 과거 (Aluminum), 또는 Al - 1% (Si) - 0.5% (Cu), Al - 0.5% Cu 등의 합금을 사용하였으며, 이러한 배선 재료는 보편적으로 Sputtering 공정으로 증착된다.

31. 금속 배선에서는 소자의 Parasitic RC Delay(기생 저항 성분으로 신호 지연 유발 요인)를 줄이기 위해 Ti/Al 2중막, 또는 Ti/(A TiN; Titanium Nitride)/Al 3중막 구조를 사용하는데, 이 재료의 박막은 흔히 (반응성 Sputtering; Reactive Sputtering) 공정을 이용하여 증착한다.

(4)

4

32. 소자 집적도 증가와 미세화에 따라 접합층과 금속 간 연결을 위한 Contact Hole에서 Aspect Ratio가 커지게 되는데, 종래의 Sputtering 공정은 Step Coverage(피복성)가 좋지 않은 문제를 안고 있으므로 이러한 문제를 해결하기 위해서 (A Collimation PVD), Long-Through Sputter, (B IMP; Ionized Metal PVD) 등의 개량된 공정들이 개발되었다.

(A Collimation PVD) 공정에서는 Collimator를 사용하여 (C직진성)을 가진 반응 원자만을 통과시켜 Contact Hole 바닥의 매립을 증대시키는 PVD 공정이며, (B IMP; Ionized Metal PVD)는 기판과 Target 간에 (D전위 차)를 형성하여 Ion화된 증착 대상 재료의 (C직진성)을 증가시켜 주는 공정

33. 오른쪽 그림은 단차 피복성(Step Coverage)을 정량화하는 데

따른Contact Hole부근의 여러 부분에서의 막 뚜께를 나타낸다.

1) Aspect Ratio(AR)를 주어진 기호로 나타내라.

AR = H / W

2) 아래 ( )들에서 Aspect Ratio에 대한 설명 중 맞는 단어를 고르라.

AR이 크다는 것은 구멍이 (좁고, 넓고) (깊은, 얕은) 형상을 가진다는 것이므로 따라서 후속 매립 공정이 (쉬워짐, 어려워짐)을 뜻한다.

3) 상부 측면Step Coverage SCs(%)를 나타내는 식을 그림에 주어진 기호로 표시하라.

SCs = ^𝑻𝐰

𝑻𝐭 x 100 (%)

Tc

Tt

Tw

Tb

H

W

Figure 6S.17 박막층의 Step W ; Hole의 폭(Width)

H ; Hole의 높이 Tw ; 막의 가장 얇은 부분의 두께 Tb ; 매립 영역 바닥 막 두께 Tc ; 상부(Overhang) 측면의 두께