실험 7. Op-amp 회로

실험7. Op-amp 회로

실험 7. Op-amp 회로

1. 실험목적

op-amp의 특성 및 741 op-amp를 이용한 몇 가지 회로의 동작원리를 이해하고 그 회로를 직접 구성하여 동작을 확인한다.

2. 실험관련 이론

2.1 Op-amp

Op-amp, 즉 연산증폭기란 수학적 기능을 수행하는 증폭기를 의미한다. 최초 의 op-amp는 아날로그 컴퓨터에 사용되었으며 덧셈, 뺄셈, 곱셈 등의 수학적 연산을 수행했다. 대표적인 op-amp는 0부터 1MHz 이상의 주파수에 이르기까 지 사용할 수 있으며 고이득 직류증폭기(high-gain dc amplifier)이다. 직류증폭 기란 어떤 한 증폭단의 출력이 커패시터를 거치지 않고 바로 다음 단의 입력에 접속되는 것을 말한다. 결합 커패시터가 없으므로 단과 단 사이는 앞단의 dc신 호와 ac신호가 동시에 결합된다.

차동증폭기 이득증가용 EmitterFollower

Vout

Vin (입력단) 증폭기 (출력단)

Op-amp의 계통도

Op-amp는 위의 그림에서와 같이 크게 입력단, 증폭단, 출력단의 세 부분으로 나뉜다. 우선 입력단은 차동증폭기로 구성되며 증폭보다는 입력 임피던스를 크 게 하고 입력옵셋전압과 common mode rejection을 작게 하는데 중점을 둔다.

Op-amp에서 본격적으로 전압이득을 키워주는 곳은 입력단 다음으로 오는 증폭 단이다. 출력단은 출력 임피던스를 작게 하여 부하측에 최대한의 전력을 전달하 는 역할을 하며 보통 B급 푸시풀 이미터팔로워를 이용한다.

이상적인 op-amp의 특성은 다음과 같다 1) open-loop gain(A₀)이 무한대이다.

실험7. Op-amp 회로

2) Input impedance(Z_in)가 무한대이다.

3) Output impedance(Z_out)가 0이다.

4) 무한대의 bandwidth를 가진다.

5) 입력전압차(V_in=V₁-V₂)가 0이면 V_out도 0이다.

Op-amp의 중요한 전기적 특성은 다음과 같다.

1) Bias 전압 : 4번 단자에 V-(=-15V), 7번 단자에 V+(=+15V)를 인가한다.

2) Output swing : 주어진 부하저항에 대해 찌그러짐이 없이 얻을 수 있는 최대 출력전압폭은 증폭기의 내부 전압강하로 인해 최대전압(30V_p-p)에서 1~2V 정 도 감소된 값을 가진다. 특히 부하저항이 작을 경우 출력전류가 증가하여 찌 그러짐이 일어나기 쉽다.

3) 입력옵셋전압(V_offset), 입력옵셋전류(I_offset) : Op-amp의 공정상 생기는 mis- match로 인해 입력전압차가 0이 되어도 출력전압이 0이 되지 않는 경우가 생긴다. 입력옵셋전압은 차동입력전압이 0일 때 출력전압을 0으로 하기 위해 두 입력단자 사이에 인가하는 전압이다. 입력옵셋전류는 출력전압이 0일 때 두 입력단자를 통해 흐르는 전류의 차(|I_b1-I_b2|)이다.

4) 입력바이어스 전류(I_bias) : 두 입력단자를 통해 들어가는 전류의 평균치이다.

이 값은 보통 고속으로 동작하는 op-amp에서는 크고 FET 입력단을 사용하 면 아주 작게 된다. 되도록 작은 값을 갖는 것이 좋다.

5) 입력 임피던스(Z_in) : op-amp의 두 입력단에서 들여다본 임피던스이다.

6) CMRR(Common Mode Rejection Ratio, 공통신호제거비) : 차동전압이득(di- fferential voltage gain)과 동상전압이득(common mode gain)의 비를 나타내 며(A_DM/A_CM), 크면 클수록 양호한 특성을 나타낸다.

7) Slew rate(S_R) : 피드백을 건 증폭기에서 입력신호로 큰 계단파를 가했을 때 시간에 대한 출력전압의 상승 또는 하강률을 나타낸다(∆V_out/∆t). 보통 [V/㎲]

단위로 표시하며 크면 클수록 양호하다.

8) 전압이득(Av) : 입력전압에 대한 출력전압의 비로 표현한다.

2.2 uA741 op-amp

uA741 op-amp는 최초의 모노리식 op-amp인 uA709를 개선한 형태로 여러 업체들에 의해 다른 형태의 741 op-amp가 설계되었다. 예를 들면 Motorola의 MC741, National Semiconductor의 LM741, Texas Instrument의 SN72741 등 이 그것인데 이들 op-amp는 동일한 스펙을 갖고 있기 때문에 uA741과 등가이 며, 편의상 이들 제품명의 앞머리 문자를 생략하고 간단히 741이라고 부른다.

실험7. Op-amp 회로

uA741의 핀 번호와 각 핀의 기능은 다음과 같다.

Pin 1: 옵셋전압 조절 Pin 2: 반전입력단(Vin-) Pin 3: 비반전입력단(Vin+) Pin 4: VEE 전원(-15V) Pin 5: 옵셋전압 조절 Pin 6: 출력단(Vout) Pin 7: VCC 전원(+15V) Pin 8: 사용 안함

위 그림은 741의 간략화된 회로 구성도이다. 이 회로의 입력단은 Q1, Q2를 이용한 차동증폭기이다. Q14는 전류원으로 사용되며 R2와 Q13은 Q14의 바이 어스를 제어하고 차동증폭기의 꼬리전류를 생성시킨다. 차동증폭기에서는 컬렉 터 저항으로 일반 저항을 사용하나 여기서는 능동부하(Q4)를 사용한다. 이 능동 부하 Q4는 큰 임피던스를 갖는 전류원처럼 동작하기 때문에 차동증폭기의 전압 이득은 훨씬 더 커진다. 차동증폭기에서 증폭된 신호는 emitter folower인 Q5 의 베이스를 구동하고, 이 단은 차동증폭기의 임피던스 레벨을 높여 부하저항이

실험7. Op-amp 회로

낮아지는 것을 방지한다. Q5로부터의 신호는 Q6로 가고, Q7과 Q8은 최종단의 바이어스를 위한 부분이다. Q11은 Q6의 능동부하이므로 Q6와 Q11은 매우 높 은 전압이득을 가진 CE증폭단과 같다.

위 회로에서 Cc는 보상용 커패시터이다. Miller effect 때문에 이 capacitance 는 Q5, Q6의 전압이득이 곱해져서 다음과 같이 큰 등가 capacitance를 얻게 된 다.

Cc A C

_in(Miller)

= ( 1 − )

여기서 A는 Q5와 Q6단의 전압이득이다. 이 Miller capacitance를 마주하는 저항이 차동증폭기의 입력임피던스이다. 이는 등가적으로 RC지연회로로 생각할 수 있는데, 741C에서 차단주파수가 10Hz이며 연산증폭기의 개방루프 전압이득 은 이 차단주파수에서 3dB 아래에 있다. 이 개방루프 전압이득은 단위이득주파 수가 될 때까지 거의 20dB/decade로 감소한다.

CE증폭단에서 나온 신호는 B급 푸시풀 에미터팔로워(Q9, Q10)인 최종단으로 간다. 여기서 전원전압의 분할공급(+V_CC, -V_EE)으로 인해 입력전압이 0일 때 출 력 옵셋전압은 0이 된다.

2.3 덧셈기(반전형)

반전입력단(V_in^-)에 Kirchhoff 전류법칙을 적용하면

i

₁

+ i

₂

= i

_f 이 되며 Ohm의 법칙을 이용하여 대입하면 다음과 같다.

f out in in in

R v v R

v v R

v

v −

− =

−

⁻

+

^{− −}

2 2 1

1

o out

in

A

= v

v

− ^{에서 A}o=∞이므로 V_in^-=0이 된다. 이를 정리하면

실험7. Op-amp 회로

 

 



 +

−

 =



 



− 

 

 



− 

=

₂

2 1 1 2

2 1 1

R v v R R v R

R v R R

v

_out

R

^{f f f f}

만일 모든 저항값이 같다면 다음 식과 같으며 덧셈이 구현된다.

( v

₁

v

₂

)

v

_out

= − +

저항 R_f를 통하여 negative feedback이 형성되므로 virtual ground가 된다.

이 때문에 v₁, v₂는 서로 독립적이 된다. 즉 2개, 혹은 이상의 신호가 있어도 virtual ground 때문에 입력신호간에 상호작용이 없어 단순히 더하면 된다. 그리 고 정밀성을 요하는 경우에는 입력바이어스 전류 및 옵셋전류가 작은 op-amp 를 쓰는 것이 좋다.

2.4 1, 2차 저역통과필터(Low-Pass Filter)

1) 1차 필터

Low-pass filter는 입력신호의 낮은 주파수 성분만을 뽑아서 사용하고자 할 때 쓰이는데, 가장 간단한 필터는 저항과 커패시터만으로 구성된 1차 필터이다.

2차 필터는 필터의 특성을 강화하기 위하여 커패시터를 하나 더 추가하여 만들 고 이 두 가지 필터의 주파수 특성은 -3dB 주파수(f_H)까지는 평탄한 특성을 가 진다. 이 -3dB 주파수(f_H)는 통과대역과 저지대역을 구분하며 -3dB는 gain의 최대값 A_max와 0.707A_max와의 dB로 측정된 값의 차이다. 즉,

dB A

A 20 log( 0 . 707 ) 3 log

20

_max

−

_max

=

임을 나타낸다.

기울기는 dB/decade 단위로 나타내며 이는 주파수가 10배 변할 때의 dB 스 케일의 전압이득 변화분을 뜻한다.

Low-pass filter의 주파수 특성

실험7. Op-amp 회로

위 그림은 1차 active low-pass filter의 회로도이다. 여기서 op-amp의 V_in^-

에 Kirchhoff의 전류법칙을 적용하면

0

2 1

− = +

⁻

−

R v v R

v

_{in in out}

에서

2 1

1

R R v R v

_{in out}

= +

−

가 된다.

그리고 앰프의 V_in⁺단자에 Kirchhoff 전류법칙을 적용하면

0 /

1 =

−

⁺

−

⁺

sC v R

v

v

_{in in in 에}

서

sRC

v R v

_{in in}

= +

+

1

1 가 된다.

여기서 V_in⁺=V_in^-이므로

sRC R

R v

v

in out

× +

 

 



 +

= 1

1 1

1 2

임을 알 수 있다. 여기서 통과대역과 저지대역을 구분하는 1차 low-pass filter 의 차단주파수는

s = j ω

^{로 바꾸면}

ω

_c

= 1 / RC

^{가 된다.}

2) 2차 필터

1차 필터는 고주파에서의 감쇠 특성이 완만하기 때문에 보다 가파른 감쇠특 성을 얻기 위해서는 2차 필터가 사용된다. 즉 1차 필터는 차단주파수 이상이 되 면 출력전압이 주파수에 비례하여 감소하지만 2차 필터는 주파수의 제곱에 비 례하여 감소한다. 2차 필터에서는 Q값이 있어서 이 Q값에 따라 감쇠특성이 여 러가지로 변한다. Q값은 필터나 공진기, 발진기처럼 특정 주파수 스펙트럼에서 샤프하게 에너지가 뜨는 경우, 그 파형의 에너지 집중도를 표현할 때 사용한다.

Q가 크면 주파수 선택성이 커져서 특정 주파수를 잡아낼 수 있지만 너무 크면 피크가 생긴다. 피크가 생기지 않고 가장 큰 감쇠특성을 가지도록 Q값을 정했 을 때 최대 평탄특성을 가지게 된다. 이러한 최대 평탄특성을 가지는 필터를 Butterworth 필터라고 하며 이 2차 Butterworth 필터의 Q값은 0.707이 된다.

실험7. Op-amp 회로

위에 제시된 2차 low-pass filter 회로를 해석하면 다음과 같다. 우선 V1 단 자와 V_in⁺ 단자에 각각 KCL을 적용하면

/ 0 1

1 1

1

− =

− +

− +

⁺

R v v sC

v v R

v

v

_{in out in}

,

0

/ 1

1

+ =

−

⁺

+

sC v R

v

v

_{in in}

여기서

+ ×

⁺

=

⁺

=

_{in in}

out

v Kv

R R v R

1 2

1 이므로 전달특성을 구하면

1 )

3 ( ) (

1

2

+ − +

=

= K sRC K sRC

v A v

in out

이 된다. 이것을 해석하기 쉬운 형태로 바꾸어 보면

1 ) / )(

/ 1 ( ) / (

1

2

+ +

=

c

c

Q s

K s

A ω ω

이 된다. 여기서 ω_c와 Q는 각각

RRCC RC

c

1 1 =

ω =

,

− K

= 3 Q 1

이다. 즉

2 1 3

1 =

= −

Q K

일 때 최대 평탄특성을 가지므로 이 경우 K=1.586이 다. 비반전증폭기로 동작하면 K=1+R2/R1이므로 R1, R2를 적절히 조절해야 한 다. 만일 K=3 이상이 되면 이 회로는 발진한다.

실험7. Op-amp 회로

2.5 구형파 및 삼각파 발생기

본 구형파 및 삼각파 발생기는 Schmitt 비교기와 적분기를 결합하여 구현한 다. 우선 Schmitt 비교기에서 구형파를 발생시켜서 그 구형파로 두번째 단의 적 분기를 구동하고 적분기에서는 구형파를 받아 삼각파를 발생시켜 다시 첫째 단 의 Schmitt 비교기의 입력으로 보내는 과정을 반복하는 방식이다.

우선 Schmitt 비교기에 대해서 알아보자. Schmitt 비교기는 positive feedback을 쓰며 다른 비교기와는 달리 UTP(upper trigger point)와 LTP(lower trigger point)라는 2개의 threshold 전압을 가지고 있어서 noise에 대한 면역성이 크다는 장점이 있다.

위 회로도에서 Schmitt 비교기 부분의 출력 V_out이 +V_sat로 포화되어 있다면 V_in⁺ 전압은

sat sat

in

V BV

R R

v R =

= +

+

2 1

2

로 계산된다. 여기서 B는 feedback factor이다. V_in을 증가시켜서 V_in<BV_sat이면 V_out=V_sat이지만 V_in이 BV_sat보다 조금만 커지면 출력은 –Vsat이 된다. 따라서 V_in⁺도 감소한다. 이 positive feedback으로 인한 재생작용은 |BA|>>1이라는 조건이 만족되면 입력파의 속도에 관계 없이 출력값의 변화가 순간적으로 일어 나서 V_in⁺=-BV_sat가 되며 이후 V_in을 더욱 증가시켜도 V_in⁺는 변하지 않는다. 이 와 같이 Schmitt 비교기는 두 개의 비교점 UTP와 LTP를 갖는다. 즉 V_in과 V_in⁺를 비교하여 2개의 변환점을 갖는데, 이 값이 입력신호와 비교되어 (+), 또 는 (-)로 포화된 출력신호가 나타난다. 이 두 비교점 사이의 전압차를 Hysterisis(V_H)라고 한다.

sat sat

sat

H

UTP LTP BV BV BV

V = − = − ( − ) = 2

Vin을 감소시키면 같은 과정으로 positive feedback이 걸리고 (+)방향으로 포화된다. 만일 positive feedback이 없다면 B=0이 되고 트립점이 모두 0이 되

실험7. Op-amp 회로

기 때문에 Hysterisis는 없어진다. Hysterisis는 noise로 인한 잘못된 변화가 생 기는 것을 막아주므로 peak-to-peak noise가 Hysterisis보다 작기만 하면 상태 변화는 일어나지 않고 안정하게 동작한다.

다시 구형파/삼각파 발생기로 돌아와서 회로에 전원을 가하면 Schmitt 비교기 의 출력이 (-) 또는 (+)으로 포화되기 때문에

± V

_sat

( ≈ ± 15 V )

로 된다. 만일 +V_sat로 되어 있었다면 이 전압은 R을 통해 적분기의 V_in^-로 가해진다.

적분기에서는 적분기의 출력(V_out)이 (-)방향으로 적분되며, R1과 R2 사이의 전압은 Schmitt 비교기의 출력과 적분기의 출력을 중첩한 전압이다. 적분기의 출력전압이 감소하여 0V를 통과하면 Schmitt 비교기의 출력은 –Vsat가 되어 적 분기의 출력전압은 다시 (+)방향으로 향한다. 이후 이러한 과정이 연속적으로 반복된다. 또한 모든 지점의 파형은 같은 주기(T)를 가진다.

위 회로도에서 적분기의 구형파 입력에 대한 삼각파 출력을 V_out이라 하면 그 출력파형은 다음과 같다.

저항 R을 흐르는 전류는

R v R v R

i v

^{in in p in p p}

2

) ( )

( −

=

=

=

이고 이 전류는 C에도 흐르

므로 적분기의 출력전압은 다음과 같다.

fRC T v

R v C C

t i C

v

_{out p p}

Q

^{in p p in p p}

4 2 2

1

( ) ( )

) (

−

−

−

= ∆ = ∆ = =

따라서 발진주파수는 다음과 같다.

2 1 )

( ) (

4 1 4

1

R R RC v

v f RC

p p out

p p in

out

= =

−

−

실험7. Op-amp 회로

2.6 각 회로별 spice netlist들 및 uA741 op-amp의 subcircuit 모델

* 이 netlist들은 hspice 버전이므로 pspice로 시뮬레이션 할 경우 이에 맞게 변경할 것.

1) 덧셈기

***** Adder *****

Vcc Vcc 0 dc 15

Vee Vee 0 dc -15

Vin1 a1 0 sin(0 0.5 1k) Vin2 a2 0 sin(0 0.5 1k) R1 a1 Vin_bar 10k

R2 a2 Vin_bar 10k Rf Vin_bar Vout 10k

X1 0 Vin_bar Vcc Vee Vout uA741 .options list node post

.op

.tran 1u 5ms

.print tran V(a1) V(a2) V(Vout) .end

2) 1차 Low-Pass Filter

***** 1st-order Low Pass Filter *****

Vcc Vcc 0 dc 15

Vee Vee 0 dc -15

Vin a 0 ac 1

R0 a Vin 4.7k

C0 Vin 0 0.033u

R1 b 0 33k

R2 b Vout 20k

X1 Vin b Vcc Vee Vout uA741

.options list node post .op

.ac lin 1000 1 20k

.print ac V(a) V(Vout) VP(Vout) .end

실험7. Op-amp 회로

3) 2차 Low-Pass Filter

***** 2nd-order Low Pass Filter *****

Vcc Vcc 0 dc 15

Vee Vee 0 dc -15

Vin a1 0 ac 1

R01 a1 a2 4.7k

R02 a2 Vin 4.7k

C0 Vin 0 0.033u

R1 b 0 33k

R2 b Vout 20k

C1 Vout a2 0.033u

X1 Vin b Vcc Vee Vout uA741

.options list node post .op

.ac lin 1000 1 20k

.print ac V(a) V(Vout) VP(Vout) .end

4) 구형파 및 삼각파 발생기

***** Square and Triangular Wave Generator *****

***** with Schmitt Comparator and Integrator *****

Vcc Vcc 0 dc 15

Vee Vee 0 dc -15

R1 Vin1 Vout1 20k R2 Vin1 Vout 10k R3 Vout1 Vin_bar 10k R4 Vin_bar Vout 100k C1 Vin_bar Vout 1u

X1 Vin1 0 Vcc Vee Vout1 uA741

X2 0 Vin_bar Vcc Vee Vout uA741 .options list node post

.op

.trans 5u 200m

.print tran V(Vin_bar) V(Vout1) V(Vout) .end

실험7. Op-amp 회로

5) uA741 op-amp

.subckt uA741 1 2 3 4 5

* op-amp subcircuit

* connections:

* 1: non-inverting input

* 2: inverting input

* 3: positive power supply

* 4: negative power supply

* 5: output

*

C1 11 12 8.661E-12 C2 6 7 30.00E-12 Dc 5 53 dx

De 54 5 dx Dlp 90 91 dx Dln 92 90 dx Dp 4 3 dx

Egnd 99 0 poly(2) (3,0) (4,0) 0 .5 .5

Fb 7 99 poly(5) vb vc ve vlp vln 0 10.61E6 -10E6 10E6 10E6 -10E6 Ga 6 0 11 12 188.5E-6

Gcm 0 6 10 99 5.961E-9 Iee 10 4 dc 15.16E-6 Hlim 90 0 vlim 1K Q1 11 2 13 qx Q2 12 1 14 qx R2 6 9 100.0E3 Rc1 3 11 5.305E3 Rc2 3 12 5.305E3 Re1 13 10 1.836E3 Re2 14 10 1.836E3 Ree 10 99 13.19E6 Ro1 8 5 50 Ro2 7 99 100 Rp 3 4 18.16E3 Vb 9 0 dc 0 Vc 3 53 dc 1

실험7. Op-amp 회로

Ve 54 4 dc 1 Vlim 7 8 dc 0 Vlp 91 0 dc 40 Vln 0 92 dc 40

.model dx D(Is=800.0E-18 Rs=1) .model qx NPN(Is=800.0E-18 Bf=93.75) .ends uA741

3. 실험준비물

공통 : Oscilloscope, Power supply, Function generator, Bread board, 전선 덧셈기 : uA741 2개, 10kohm 저항 3개

1, 2차 필터: uA741 1개, 33kohm 저항 1개, 20kohm 저항 1개, 4.7kohm 저항 2개, 0.033uF 커패시터 2개

구형파/삼각파: uA741 2개, 100kohm 저항 1개, 20kohm 저항 1개, 10kohm 저항 2개, 1uF 커패시터 1개,

※ 데이터 파형을 저장할 디스켓을 준비할 것.

4. 실험방법

4.1 덧셈기

다음 회로를 구성하고 V_in, V_o1, 그리고 V_out의 전압파형을 저장하고 각각의 진 폭을 기록하고 spice 시뮬레이션 한 값과 비교해 본다.

(단, V_in=1V_p-p, f=1kHz)

실험7. Op-amp 회로

V_in V_o1 V_out

Spice 시뮬레이션 측정치(V) 오 차(%)

4.2 1, 2차 필터

1) 1차 Low-Pass Filter

위와 같이 회로를 꾸미고 V_in의 주파수를 아래와 같이 조절하면서 V_in과 V_out 의 peak-to-peak 전압을 동시에 측정한다. 그리고 spice 시뮬레이션에서 얻은 값과 비교해 본다. 또 V_in에 대한 V_out의 phase를 측정하고 시뮬레이션 결과와 비교한다.

F(Hz) 100 500 1k 1.5k 2k 3k 4k 6k 8k 10k V_out

(spice) V_out (측정)

오차 (%) Phase (spice) Phase

(측정) 오차 (%)

실험7. Op-amp 회로

다시 한번 입력주파수를 조절해 가면서 V_out이 최대 V_out값의 0.707배가 되는 주파수(차단주파수)를 찾아보고 이론적으로 계산한 값과 비교해 본다.

2) 2차 Low-Pass Filter

위와 같이 회로를 꾸미고 1차 low-pass filter에서와 같은 방법으로 V_in과 V_out의 peak-to-peak 전압을 측정한다. 그리고 spice 시뮬레이션에서 얻은 값과 비교해 본다. 또 V_in에 대한 V_out의 phase를 측정하고 시뮬레이션 값과 비교한다.

F(Hz) 100 500 1k 1.5k 2k 3k 4k 6k 8k 10k V_out

(spice) V_out (측정)

오차 (%) Phase (spice) Phase

(측정) 오차 (%)

앞에서와 마찬가지로 입력주파수를 조절해 가면서 V_out이 최대값의 0.707배가 되는 주파수(차단주파수)를 찾아보고 이론적으로 계산한 값과 비교해 본다.

실험7. Op-amp 회로

4.3 구형파 및 삼각파 발생기

* 적분기의 100kohm은 직류저항 통로를 만들어 negative feedback이 되게 한다.

위와 같이 회로를 꾸미고 Schmitt 비교기의 출력과 적분기의 출력파형을 오 실로스코프의 같은 화면상에 출력시켜서 저장하고 각각의 amplitude와 주파수 를 측정하여 시뮬레이션에서 얻은 값과 비교한다. 또 계산상에서 얻은 발진주파 수와 실제 측정한 주파수가 일치하는지, 오차가 있다면 그 오차를 구해본다.

출력전압 Schmitt 비교기 적 분 기

측정치(V_p-p) 시뮬레이션 값(V_p-p)

오 차(%)

계산치 시뮬레이션 값 측정치 계산치와 측정치

사이의 오차(%) 발진주파수(Hz)

적분기의 출력에서 Schmitt 비교기의 비반전입력(V_in⁺)단자로 들어가는 피드 백 전압(R2 양단간의 전압)을 채널 1, Schmitt 비교기의 출력전압을 채널 2로 하여 채널 1을 x축, 채널 2를 y축으로 한 리사쥬 패턴을 구하고 이 패턴을 저 장한다. 그리고 오실로스코프에서 얻은 리사쥬 패턴을 가지고 Hysterisis 전압 을 구하고 계산치와 비교해본다.

Hysterisis 전압(계산치,V) Hysterisis 전압(실측치,V) 오 차(%)

실험7. Op-amp 회로

5. Pre-report

1) 덧셈기

- 앞의 실험방법에서 제시된 회로도를 바탕으로 0~10ms의 시간구간에서 transient analysis 방법으로 spice 시뮬레이션을 하고 V_in, V_o1, V_out의 파형 을 출력하시오.

- 3개 또는 그 이상의 입력을 주고 각각의 입력값을 본인이 임의로 준 상태 로 0~10ms에서 같은 방법으로 시뮬레이션 해보고, 각 입력파형과 V_o1, 그 리고 V_out의 파형을 출력하시오.

2) 1, 2차 필터

- 실험방법에 나온 회로도를 바탕으로 1,2차 필터 각각의 회로에 대해 1Hz부 터 20kHz까지 ac analysis 방법으로 시뮬레이션을 실행하고 주파수에 따른 V_out의 amplitude와 phase의 bode plot을 구하시오.(단, 주파수는 log scale 로 표시할 것)

- 각 회로의 차단주파수를 이론적으로 계산한 값과 시뮬레이션에서 얻은 값 두 가지로 구하시오.

3) 구형파 및 삼각파 발생기

- 앞의 회로도를 바탕으로 0~200ms의 시간구간에서 transient analysis 방 법으로 시뮬레이션을 실행하여 Schmitt 비교기의 출력, 적분기의 출력파형, 그리고 Schmitt 비교기의 비반전입력(V_in⁺) 파형을 구하시오.

- 실험방법에 제시된 회로도에서 발진주파수(f_out)를 계산하시오.

- 시뮬레이션에서 나타난 V_sat과 R1, R2값을 이용하여 Schmitt 비교기의 Hysterisis 전압을 계산하시오. 그리고 시뮬레이션 상에서 비교기의 비반전 입력(Vin1)을 x축으로, 비교기의 출력(Vout1)을 y축으로 한 리사쥬 패턴을 구하고 여기서 나타난 Hysterisis 전압과 계산치를 비교하시오.

6. 결과 report

1) 덧셈기

- 실험에서 측정한 데이터와 파형을 첨부하고 V_in, V_o1, V_out 전압들 사이의 관 계에 대해 논하시오.

- 앞의 관련이론에서 제시된 덧셈기를 변형하여 뺄셈기(subtracter)를 구현하 는 방법을 설명하고, 회로에 대한 간단한 해석을 하시오.

실험7. Op-amp 회로

2) 1, 2차 필터

- 실험에서 측정한 데이터를 첨부하고 1, 2차 필터, 그리고 amplitude와 phase별로 측정치와 시뮬레이션 값을 한 그래프에 나타낸 bode plot을 그 리시오.

- 두 필터의 주파수 특성(amplitude와 phase 두 가지 측면에서)의 차이에 대 해 논하시오.

※ 측정한 oscilloscope 파형은 첨부할 필요 없음

3) 구형파 및 삼각파 발생기

- 실험에서 측정한 데이터와 파형을 첨부하고 Schmitt 비교기의 출력, 적분기 의 출력 사이의 관계를 설명하시오.

※ 단, pre-report는 표지를 제외하고 5page, 결과 report는 표지를 제외하고 10page를 넘지 않을 것(1page씩 넘길 때마다 10%씩 감점)

작성자 : 김 지 훈 e-mail : jihoon@postech.ac.kr