http://dx.doi.org/10.5515/KJKIEES.2012.23.5.624 ISSN 1226-3133 (Print)
「이 연구는 서울특별시의 2010년도 중소기업 제품개선 지원 사업(과제번호 : JP100140)의 지원으로 연구되었음.」
성균관대학교 정보통신공학부(School of Information and Communication Engineering, Sungkyunkwan University)
․Manuscript received March 06, 2012 ; April 16, 2012 ; April 18, 2012. (ID No. 20120306-024)
․Corresponding Author : Youngoo Yang (e-mail : [email protected])
Transmission-Line Transformer와 Harmonic Filter를 이용한 13.56 MHz 고효율 전류 모드 D급 전력증폭기 설계
Design of High-Efficiency Current Mode Class-D Power Amplifier Using a Transmission-Line Transformer and Harmonic Filter at 13.56 MHz
서민철․정인오․이휘섭․양영구
Mincheol Seo․Inoh Jung․Hwiseob Lee․Youngoo Yang 요 약
본 논문은Guanella의 1:1 transmission-line transformer와 harmonic filtering 방식을 이용한 13.56 MHz 고효율
전류 모드D급(CMCD) 전력증폭기를 제안한다. 출력 정합 네트워크에 기존의 D급 전력증폭기의 부하 네트워크
를 변형하여harmonic filtering 방식을 포함시킴으로써 낮은 2차와 3차 고조파 특성을 얻었다. 제작된 CMCD 전 력증폭기는13.56 MHz의 CW 입력 신호를 사용하여 측정하였을 때, 13.4 dB의 전력 이득을 가지며, 44.4 dBm의 출력에서84.6 %의 높은 PAE 특성을 나타내었다. 같은 출력에서 2차 3차 고조파는 각각 —50.3 dBc와 —46.4 dBc를 나타냈다.
Abstract
This paper presents a high-efficiency current mode class-D(CMCD) power amplifier for the 13.56 MHz band using a Guanella's 1:1 transmission-line transformer and filtering circuits at the output network. The second and third s are filtered out in the load network of the class-D amplifier. The implemented CMCD power amplifier exhibited a power gain of 13.4 dB and a high power-added efficiency(PAE) of 84.6 % at an output power of 44.4 dBm using the 13.56 MHz CW input signal. The second and third distortion levels were —50.3 dBc and —46.4 dBc at the same output power level, respectively.
Key words : Switching Mode Power Amplifier, Current Mode Class D, Control, Transmission-Line Transformer, Filter
Ⅰ. 서 론
전력증폭기는 송신기의 성능을 결정하는 가장 중 요한 부분으로 송신기의 고효율 동작을 위해선 고효 율 전력증폭기가 요구된다. 만약 전력증폭기가 낮은 효율을 가진다면, 부가적인 냉각 시스템으로 인하여
송신 시스템의 크기와 무게가 커질 뿐만 아니라, 유 지 관리 비용이 증가할 것이다. 때문에 전력증폭기 의 효율을 개선하기 위하여 다양한 연구들이 진행되 고 있으며, 그 중에서도 특히 스위칭 모드 전력증폭 기에 대한 연구가 활발히 진행되고 있다[1]～[3].
스위칭 모드 전력증폭기는 트랜지스터의 드레인
도에 의해서 효율의 감소를 보인다. 이러한 문제는 주파수가 증가할수록 더욱 악화된다. 때문에 그 동 안D급 전력증폭기는 높은 주파수 대역에서 적용이 어려웠다. 그러나 최근 트랜지스터 기술과 회로 기 술의 발전으로UHF 대역까지 적용이 가능한 D급 전 력증폭기에 대한 연구 결과가 발표되고 있어, 광범 위한 응용의 가능성이 나타나고 있다[5]～[7].
본 논문을 통하여13.56 MHz 대역에서 동작하는 고효율CMCD 전력증폭기의 설계에 관하여 기술하 였다. 제안한 전력증폭기는 코일을 사용하여 설계된 트랜스포머보다 높은 주파수에서 낮은 손실을 갖는 Guanella 방식의 1:1 transmission-line transformer를 적 용하였으며, 이에 대한 상세한 설명을 포함하였다.
또한, 3차 고조파 성분뿐만 아니라 잔여의 2차 고조 파 성분까지 줄일 수 있는 적절한harmonic filtering 회로를 적용하였고, 이에 대한 상세한 설명을 제시 하였다. 저가의 MOSFET 소자를 사용하여, 최대 45 W의 출력을 가지는 CMCD 전력증폭기를 설계 및 제작하여 실험을 통하여 검증하였다.
Ⅱ. CMCD 동작 이론
기본적인CMCD 전력증폭기는 그림 1과 같은 구 조를 나타낸다. 그림과 같이 스위칭 동작하는 두 개 의 트랜지스터(M1, M2)와 출력 단에 있는 병렬 공진 회로로 구성된다. M1과 M2는 입력 트랜스포머에 의 해180°의 위상차를 갖는 입력 신호에 의해 동작된 다. 그러므로 이 구조는 입력 부분의 single-ended 신 호를balanced 신호로 만들어줄 저 손실의 balun이 필 요하다. 또한, 반대로 balanced 출력신호를 single- ended 신호로 되돌리기 위한 또 다른 balun이 요구된 다. 그리고 병렬 공진 회로의 공진 주파수는 신호의
그림 2. 전류 모드 D급 전력증폭기의 전압과 전류
파형
Fig. 2. A CMCD power amplifier’s voltage and curr- ent waveforms.
중심 주파수로 설정되어 이론적으로 모든 고주파 성 분들을 억제하게 된다.
그림 2는 이상적인 CMCD 전력증폭기의 파형을 나타낸다. M1과 M2의 드레인 전압은 half sine wa- veform이며, 전류는 rectangular waveform을 갖는다.
이러한 경우, 전압과 전류의 파형이 겹치지 않아서 100 % 효율을 성취할 수 있다.
Ⅲ. 설계 및 시뮬레이션
그림 3은 본 논문에서 설계된 40 W급 CMCD 전 력증폭기의 전체 회로도를 나타낸다. 전체 회로는 Fairchild semiconductor사의 모델명 FDMC8622인 MOS- FET 소자 2개와 DC 공급을 위한 RF choke 인덕터, 입출력에 1:1 트랜스포머와 출력 부분에 harmonic filter 회로를 포함한 정합 네트워크로 구성된다.
입출력에 적용된 트랜스포머는 높은 주파수 대역 에서 동작하고 저 손실의 특성을 갖도록Guanella’s 1:1 transmission-line transformer의 이론을 바탕으로 설계되었다[8]. 설계된 1:1 트랜스포머는 50 ohm의 특
그림 3. 설계된 40 W급 전류 모드 D급 전력증폭기의 회로도 Fig. 3. A schematic diagram of the 40 watt CMCD power amplifier.
(a) 크기 (b) 위상
(a) Magnitude (b) Phase 그림 4. 측정된 S21과S31
Fig. 4. Measured S21, S31.
성 임피던스를 갖는 transmission-line과 페라이트 코 어로 구성된다.
Guanella’s 1:1 transmission-line transformer의 주파 수 특성은 주로 페라이트 코어의 투자율과 라인을 감은 턴 수, 실제 라인의 길이에 의해서 결정된다[9]. 제안된CMCD 전력증폭기의 부하 임피던스의 값 은38.2 ohm이었다. 그러므로 각각의 트랜지스터는 1:1 트랜스포머의 balanced port 쪽으로 19.1 ohm의 낮은 부하 임피던스를 갖게 된다.
그림4는 제작된 1:1 transmission line transformer의 S 파라미터의 크기(a)와 위상(b)의 측정 결과를 보여
준다. 측정 결과, 13.56 MHz에서 최대 0.3 dB의 적 은 손실을 나타냈으며, 181.2°의 위상 차이를 나타내 었다.
그림 5는 harmonic filter를 적용한 경우(b)와 적용 하지 않았을 경우(a)의 회로도를 나타낸다. (a)는 병 렬 공진 회로를 포함하여fundamental의 임피던스에 정합한 회로이다. (b)는 2차, 3차 고조파를 제거하기 위한 harmonic filter를 포함하여 fundamental의 임피 던스를 정합한 회로이다. 두 회로 모두 공진 주파수 를13.56 MHz로 설계하였으며, 비슷한 Q값을 나타 냈다. Harmonic filter는 2차, 3차의 고조파 성분들은
(b) 포함한 구조 (b) With harmonic filter 그림 5. 부하 정합 네트워크 회로도
Fig. 5. A schematic diagram of the load matching net- works.
각각 단락시키는 공진 회로로 구성되어진다. (b)는 (a)의 구조보다 수동 소자의 개수가 2개 더 많았으 나, 2차, 3차 고조파를 제거하는 데 탁월한 효과를 나타낸다.
그림 6은 harmonic filter를 적용하였을 때와 하지 않았을 때, 부하 네트워크의 S11과S21에 대한 시뮬레 이션 결과를 나타낸다. 그림 6(a)의 스미스 차트상의 S11 결과로 알 수 있듯이 두 회로는 똑같은 funda- mental 임피던스를 가진다. 그러나 매우 다른 2차, 3 차의 고조파 특성을 나타낸다. Harmonic filter에 구 성된2차, 3차 고조파 단락 공진 회로는 2차, 3차 고 조파 성분을 각각 단락시킨다. 그 결과, 그림 6(b)와 같이 성공적으로 고조파 성분들이 제거되는 결과를 볼 수 있었다.
위의 결과를 통하여harmonic filter를 포함한 정합 네트워크를 CMCD 전력증폭기에 적용한다면 구현 상 이상적이지 못한balanced 구조에 부정합으로 인 하여 발생된 잔여의2차 고조파의 개선뿐만 아니라 3차 고조파 또한 거의 완벽하게 제거할 수 있음을 알 수 있다.
CMCD 전력증폭기를 설계하기 위하여 Agilent사 의Advanced Design System을 이용하여 시뮬레이션
(a) S11
(b) S21
그림 6. Harmonic filter 유무에 따른 부하 네트워크의 시 뮬레이션 결과
Fig. 6. Simulated results with and without harmonic fil- ter.
하였다. 그림 7은 출력 전력에 따른 고조파 왜곡의 시뮬레이션 결과를 보여준다.
2차, 3차 고조파 레벨은 harmonic filter를 사용하여 상당히 개선되는 것을 확인하였다. 그림 8은 설계된 CMCD 전력증폭기가 Vdd 28 V, 출력 전력 44.8 dBm 에서의 전력증폭기의 전압 파형과 전류 파형의 시뮬 레이션 결과를 나타낸다. 시뮬레이션 결과, 트랜지 스터의 기생 성분들 때문에 이상적인 파형은 확인할 수 없었지만, CMCD 전력증폭기의 특징인 half sine 과 가까운 전압 파형과 rectangular와 유사한 전류파 형을 확인할 수 있었다.
그림 9는 드레인 전압 28 V일 때 설계된 CMCD 전력증폭기의 출력 전력에 따른 출력 이득과PAE의
그림 7. 2차, 3차 고조파 왜곡 시뮬레이션 결과 Fig. 7. Simulated second and third harmonic distortion.
그림 8. 전압과 전류의 파형의 시뮬레이션 결과 Fig. 8. Simulated voltage and current waveforms.
그림 9. 출력 이득과PAE의 시뮬레이션 결과 Fig. 9. Simulated power gain and PAE.
시뮬레이션 결과를 나타낸다. 그림에서 볼 수 있듯 이 출력 전력44.5 dBm에서 전력 이득 13.5 dB, PAE 85.1 %의 결과를 얻었다.
그림 10은 설계된 CMCD 전력증폭기에 대하여
그림 10. 출력 전력과PAE의 시뮬레이션 결과 Fig. 10. Simulated output power and PAE.
입력 전력을 31 dBm으로 고정하고, 드레인 전압을 18 V 부터 36 V까지 변화시키면서 얻은 출력 전력 과 PAE의 시뮬레이션 결과를 나타낸다. 드레인 전 압의 증가에 따라 출력 전력의 증가를 나타냈다. 드 레인36 V일 때 최대 출력 전력 47.2 dBm, 전력 이득 16.2 dB, PAE 87 %의 결과를 얻을 수 있었다.
Ⅳ. 제작 및 측정
그림 11은 제작된 40 W급 고효율 CMCD 전력증 폭기의 사진을 나타낸다. 제작된 전체 회로의 크기 는 140×45 mm2이다. 기판은 FR4로 제작되었으며, 입 출력 단의balun은 Guanella의 1:1 transmission-line transformer를 사용하였다. 출력 단은 출력 시 발열을 고려하여 입력 단 보단 큰 페라이트 코어를 사용하였 다. 입출력에 사용된 페라이트 코어의 투자율은 각 각800, 1,500이었다. 또한, 50 ohm의 특성 임피던스 를 갖는transmission-line을 사용해서 입력은 4턴, 출 력은5턴을 감아 제작하였다. Harmonic filter를 포함 한 정합 네트워크는 출력 단에 구성되었다. 정합 손 실을 줄이기 위해서high-Q 수동 소자를 사용하였다.
출력 단의 직렬 인덕터는 측정을 통하여345의 높은 Q값과 615 uH의 인덕턴스를 갖도록 제작되었다.
그림12는 드레인 전압이 28 V일 때 출력 전력에 따라 측정된 전력 이득과PAE의 측정 결과를 나타 낸다. 그림에서 볼 수 있듯이 출력 전력 44.4 dBm에 서 전력 이득13.4 dB, PAE 84.6 %의 높은 효율을 갖 는다.
그림 13은 입력 전력 31 dBm일 때 드레인 전압
그림 11. 제작된 40 W급 전류 모드 D급 전력증폭기의 사진
Fig. 11. A photograph of the implemented 40 watt CMCD power amplifier.
그림 12. 출력 이득과PAE의 측정 결과 Fig. 12. Measured power gain and PAE.
그림 13. 출력 전력과PAE의 측정 결과 Fig. 13. Measured output power and PAE.
(18～36 V)에 따른 출력 전력과 PAE의 측정 결과를 나타낸다. 그림에서 볼 수 있듯이 드레인 36 V일 때
그림 14. 스펙트럼 측정 결과
Fig. 14. Measured output power spectral.
출력 전력46.6 dBm, 출력 이득 15.6 dB, PAE 83.8 % 의 우수한 성능을 나타낸다.
그림14는 입력 전력이 31 dBm, 드레인 전압이 28 V일 때 측정된 출력 스펙트럼을 나타낸다. 측정 결과, 2차, 3차 고조파 왜곡 성분은 출력 전력 44.4 dBm에 서 —50.3 dBc와 —46.4 dBc의 낮은 값들을 나타내었다.
그림15는 입력 전력이 31 dBm일 때 드레인 전압 (18～36 V)에 따른 측정된 고조파 왜곡을 특성을 나 타낸다. 측정 결과, 모든 구간에서 2차, 3차 각각 —50 dBc, —44 dBc 이하의 우수한 성능을 만족하는 결과 는 나타내었다.
표1는 13.56 MHz에서 동작하는 스위칭 전력증폭 기들의 결과와 본 논문에서 제작된CMCD 전력증폭 기의 성능을 비교하여 정리한 표이다.
표 1. 기존 스위칭 모드 전력증폭기들과의 성능 비교
Table 1. Performance comparison to the previously published characteristics of the switching mode power amplifiers.
Transistor Class Frequency Output power PAE Harmonic distortion
Ref. [2] GaN HEMT E 13.56 MHz 41.3 dBm 91 % .
Ref. [3] MOSFET E 13.56 MHz 42 dBm 84.6 % .
This work MOSFET D 13.56 MHz 44.4 dBm 84.6 % 2nd : —50.3 dBc 3rd : —46.4 dBc
그림 15. 2차, 3차 고조파 왜곡 측정 결과
Fig. 15. Measured second and third harmonic distortion.
Ⅴ. 결 론
본 논문에서는 고주파 대역에서 낮은 손실을 갖 는Guanella의 1:1 transmission-line transformer를 사용 하고 harmonic filtering 방식을 이용한 고 효율 CM- CD 전력증폭기의 설계를 제안하였다. 출력 단에 간 단한harmonic filter 회로를 구성하여 2차와 3차 고조 파 수준을 매우 낮게 유지할 수 있도록 하였다. 제안 한 설계 방식을 바탕으로 매우 저렴한MOSFET 소 자를 사용하여CMCD 전력증폭기를 설계 및 제작하 였다. 측정 결과, 13.56 MHz 주파수에서 13.4 dB의 전력 이득을 가지며, 44.4 dBm의 출력 전력, 84.6 % 의PAE와 동시에 매우 우수한 2차와 3차의 고조파 왜곡 특성을 얻을 수 있었다.
참 고 문 헌
[1] N. O. Sokal, A. D. Sokal, "Class E-A new class of high-efficiency tuned single-ended switching power amplifiers", IEEE J. Solid-State Circuits, vol. SC- 10, pp. 168-176, Jun. 1975.
[2] W. Saito, T. Domon, I. Omura, M. Kuraguchi, Y. Ta-
kada, K. Tsuda, and M. Yamaguchi, "Demonstration of 13.56-MHz class-E amplifier using a high-vol- tage GaN power-HEMT", IEEE Electron Letters, vol. 27, no. 5, pp. 326-328, May 2006.
[3] Pilar Molina Gaud, Carlos Bemal, and Arturo Me- diano, "Output power capability of class-E ampli- fiers with nonlinear shunt capacitance", in IEEE MTT- S Int. Microwave Symp. Dig., vol. 2, pp. 891-894, Jun.2004.
[4] N. O. Sokal, I. Novak, and J. Donaue, "Classes of RF power amplifier A through S, how they operate, and when to use them", Proc. RF Expo West 1995, pp. 131-138, 1995.
[5] H. Kobayahshi, J. M. Hinrichis, and P. M. Asbeck,
"Current-mode class D RF power amplifier for high efficiency RF application", IEE Trans. Microwave Theory and Tech., vol. 49, no. 12, pp. 2480-2485, Dec. 2001.
[6] A. Long, J. Yao, and S. I. Long, "A 13 W current mode class D high efficiency 1 GHz power ampli- fier", in 2002 Midwest Circuit and System Symp.
Dig., vol. 1, pp. 33-36, Aug. 2002.
[7] M. Seo, J. Jeon, I. Jung, and Y. Yang, "A 13.56 MHz high-efficiency current mode class-D amplifier using a transmission-line transformer and filter", in 2011 Asia-Pacific Microw. Conf. Dig., Dec. 2011, cd-rom [8] G. Guanella, "Nouveau transformateur d’adaptation
pour haute fréquence", Rev. Brown Boveri, pp. 327- 329, Sep. 1944.
[9] P. Gómez-Jiménez, "Analysis and design procedure of transmission-line transformers", IEEE Trans. Mi- crowave Theory and Tech., vol. 56, no. 1, pp. 163- 171, Jan. 2008.
정 인 오
2011년 2월: 광운대학교 전자공학 과(공학사)
2011년 2월～현재: 성균관대학교 IT 융합학과 석사과정
[주 관심분야] RF power Amplifier, 무선 통신 시스템 설계
양 영 구
1997년 2월: 한양대학교 전자공학 과(공학사)
2002년 2월: 포항공과대학교 전자전 기공학과(공학박사)
2002년 3월～2002년 7월: 포항공과 대학교 전자전기공학과 박사 후 연구원
2002년 8월～2005년 2월: Skyworks Solutions Inc. (Senior Electronic Engineer)
2005년 3월～현재: 성균관대학교 정보통신공학부 부교수 [주 관심분야] 초고주파 회로 설계, 무선 통신 송/수신기 시스템 설계, 비선형 회로 분석 및 시뮬레이션 기법 연 구
