- BJT 공통 이미터 증폭기 회로

Lab. 1. I-V Characteristics of a Diode

1. 실험 목표

‚ BJT 증폭기의 소신호 등가회로에 대한 이해

‚ BJT 공통 이미터(common emitter) 증폭기(amplifier) 해석

2. 실험 회로

- BJT 공통 이미터 증폭기 회로

그림 5.1. BJT 공통 이미터 (NPN) 증폭기 측정 회로

Lab. 5. BJT 공통 이미터 증폭기 회로

3. 실험 장비 및 부품 리스트

A. 공통

‚ NI ELVIS II

‚ MultiSim (혹은 SPICE와 같은 회로 시뮬레이터)

‚ PC : NI MultiSim과 ELVIS II 용도

B. BJT 공통 이미터 증폭기 회로 실험

‚ BJT: 2N3904 1개

‚ 저항: 10kΩ 1개, 3.3 kΩ 1개, 1kΩ 1개, 330Ω 1개, 100Ω 1개

‚ 캐패시터: 1μF 2개, 10μF 1개

4. Pre-Lab(예비 실험)

A. 기본 이론 조사

(1) NPN BJT 소신호 증폭기의 종류를 설명하시오.

Floyd 책: 272P

(2) NPN BJT 소신호 증폭기의 등가회로에 대해서 설명하고, 등가회로에 사용되는 파라미터들의 정의를 설명하시오.

Floyd 책: P. 275 - 278

(3) NPN BJT 소신호 공통 이미터 증폭기 회로를 그려서 설명하고 전압이득, 입력 임피던스, 출력 임피던스를 구하시오.

Floyd 책: P. 278 - 291

B. MultiSim 사용한 모의 실험(시뮬레이션)

(1)

NPN

‚ NPN BJT 공통 이미터 증폭기의 바이어스 회로(그림 5.2)의 바이어스 (IB, IC, VCE)를 시뮬레이션하시오.

(a) Re1이 포함 (b) Re1을 단락한 회로

그림 5.2. MultiSim을 이용해서 구성한 NPN BJT 공통 이미터 증폭기 회로에 대 한 바이어스 실험 회로

- 그림 5.2 에 보여진 NPN BJT 공통 이미터 증폭기의 바이어스 회로 시뮬레이션한 결과(DMM 결과)를 출력하시오.

표 5.1. 그림 5.2 (a)에 보여진 NPN BJT 공통 이미 증폭기 바이어스 동작점 (VCE, IB, IC) 측정 결과

이론(계산) 값 시뮬레이션 값

IB

VCE

IC

I

I

V

I

V

I

표 5.2. 그림 5.2 (b)에 보여진 NPN BJT 공통 이미 증폭기 바이어스 동작점 (VCE, IB, IC) 측정 결과

이론(계산) 값 시뮬레이션 값

IB

VCE

IC

‚ NPN BJT 공통 이미터 증폭기의 세가지 회로를 그림 5.3의 다음 그림과 같이 구성하고 시뮬레이션하시오.

(a) 공통 이미터 증폭기 회로 (RL= 100Ω, 10kΩ, 1MΩ 변화)

V V

(b) C2를 제거한 공통 이미터 증폭기 회로

(c)Re1을 단락한 공통 이미터 증폭기 회로

그림 5.3. MultiSim을 이용해서 구성한 NPN BJT 공통 이미터 증폭기 실험 회로

V V

V V

- 여기서 Vin : 함수발생기 출력 신호(f = 1kHz, Vpp =0.4V)이고 오실로스코프 Ch A에서 측정함

- 여기서 Vout : 오실로스코프 Ch B에서 측정함

‚ 그림 5.3 (a) 회로에서 RL = 100Ω, 10kΩ, 1MΩ의 세 가지 경우에 대해서 시뮬레이션해서 오실로스코프 Vin 과 Vout 파형을 출력하시오.

‚ 그림 5.3 (b) 회로(RL = 10kΩ이고 C2를 제거한 경우)에 대해서 시뮬레이션해서 오실로스코프 Vin 과 Vout 파형을 출력하시오.

‚ 그림 5.3 (c) 회로(RL = 10kΩ이고 Re1를 단락시킨 경우)에 대해서 시뮬레이션해서 오실로스코프 Vin 과 Vout 파형을 출력하시오.

‚ 시뮬레이션 결과를 이용해서 전압이득 Av (=|Vout/Vin|)를 계산하여 다음 표에 작성하라. 여기서 전압이득을 계산하는데 사용되는 Vin

과

과

표 5.3. RL 변화에 따른 전압이득 Av 계산값 (그림 5.3 (a) 회로)

RL[Ω] Vin(pp) [V] Vout(pp) [V] 전압이득 Av (계산 값)

100

10k 1M

표 5.4. C2 제거(그림 5.3 (b) 회로)와 Re1 단락(그림 5.3(c) 회로)인 경우에 전압이득 Av 계산값 (RL = 10kΩ)

회로 Vin(pp) [V] Vout(pp) [V] 전압이득 Av (계산 값)

그림 5.2 (b) -C2 제거 그림 5.2 (c)

-Re1 단락

‚ Grapher View 를 이용해서 시뮬레이션한 Vin 과 Vout 파형을 Excel 에 export 해서 Excel 에서 그래프로 출력하시오(5 가지 경우: RL 세가지 경우, C2 제거, Re1 단락).

C. 다음 “5. In-Lab(본 실험): NI ELVIS II 사용”을 참고해서 실험 절차를 간단히 요약하시오.

5. In-Lab(본 실험): NI ELVIS II 사용

A. DMM 이용한 소자 값 측정

- “부록 A.1 DMM을 이용한 전압, 전류, 저항, 캐패시턴스, 인덕턴스, 다이오드 전압, 단락 측정”을 참고해서 다이오드 전압, 저항, 캐패시턴스를 측정하시오.

표 5.5. DMM을 이용한 저항, 캐패시턴스 측정

소자 규격 측정 값

저항

100 Ω 100 Ω 330 Ω 1kΩ 3.3kΩ

10kΩ 10kΩ 1MΩ

캐패시터

1μF 1μF 10μF

B. BJT 공통 이미터 증폭기 회로 측정

(1) 그림 5.2과 같은 NPN BJT 소신호 공통 이미터 측정기 회로의 바이어스 회로들을 구성하고 “부록 A.1 DMM을 이용한 전압, 전류, 저항, 캐패시턴스, 인덕턴스, 다이오드 전압, 단락 측정”을 참고해서 전압 VCE, 전류 IB, IC를 측정해서 다음 표에 작성하시오.

표 5.6. 그림 5.2 (a)에 보여진 NPN BJT 공통 이미 증폭기 바이어스 동작점 (VCE, IB, IC) 측정 결과

이론(계산) 값 시뮬레이션 값(MutiSim) 측정 값(ELVIS) IB

VCE

IC

표 5.7. 그림 5.2 (b)에 보여진 NPN BJT 공통 이미 증폭기 바이어스 동작점 (VCE, IB, IC) 측정 결과

이론(계산) 값 시뮬레이션 값(MutiSim) 측정 값(ELVIS) IB

VCE

IC1

IC

단, 이론 값 계산시에 직류 전류이득 βDC 는 실험 4 의 표 4.1 에서 계산된 βDC 의 최대값을 사용하라.

(2) 그림 5.1(그림 5.3)과 같이 세 가지 종류의 NPN BJT 소신호 공통 이미터 증폭기 측정 회로를 구성하고 “부록 A.3 ELVIS II를 이용한 시간영역 특성 측정”을 참고해서 함수발생기와 오실로스코프로 입, 출력 파형을 측정하시오.

(3) NPN BJT 소신호 공통 이미터 증폭기 입력 전압 범위:

- VCC = DC 12 V (VCC는 Prototyping Board의 “Variable Power Supplies” 48번 “Supply +”에 연결해야 하고 접지는 Prototyping Board의 “Variable Power Supplies” 49번 “GROUND”

에 연결해야 함)

- Vin: FGEN 출력 신호 (주파수(Frequency): 1kHz, 전압 크기(Amplitude): Vpp = 0.4 V)

(4) NPN BJT 소신호 공통 이미터 증폭기 측정 결과 파형을 출력하시오(프린트 ).

‚ 그림 5.3 (a) 회로에서 RL = 100Ω, 10kΩ, 1MΩ의 세 가지 경우에 대해서 측정해서 오실로스코프 Vin 과 Vout 파형을 출력하시오.

‚ 그림 5.3 (b) 회로(RL = 10kΩ이고 C2를 제거한 경우)에 대해서 측정해서 오실로스코프 Vin 과 Vout 파형을 출력하시오.

‚ 그림 5.3 (c) 회로(RL = 10kΩ이고 Re1를 단락시킨 경우)에 대해서 측정해서

오실로스코프 Vin 과 Vout 파형을 출력하시오.

- “cursors on”을 선택해서 입, 출력 파형의 최대값과 최소값을 찾아서 그래프에 기입하세요.

(4) NPN BJT 소신호 공통 이미터 증폭기 측정 결과를 이용해서 전압이득 Av

(=|Vout/Vin|)를 계산하여 다음 표에 작성하라. 여기서 전압이득을 계산하는데 사용되는 Vin

과

과

표 5.8. RL 변화에 따른 전압이득 Av 계산값 (그림 5.3 (a) 회로)

RL[Ω] Vin(pp) [V]

시뮬레이션(MultiSim) 실험 측정(ELVIS II)

Vout(pp) [V] 전압이득 Av

(계산 값) Vout(pp) [V] 전압이득 Av

(계산 값) 100

10k 1M

-여기서 시뮬레이션은 예비실험에서 시뮬레이션한 결과(표 5.3)를 이용함

표 5.9. C2 제거(그림 5.3 (b) 회로)와 Re1 단락(그림 5.3(c) 회로)인 경우에 전압이득 Av 계산값 (RL = 10k^Ω)

회로 Vin(pp) [V]

시뮬레이션(MultiSim) 실험 측정(ELVIS II)

Vout(pp) [V] 전압이득 Av

(계산 값) Vout(pp) [V] 전압이득 Av

(계산 값) 그림 5.2 (b)

-C2 제거 그림 5.2 (c)

-Re1 단락

-여기서 시뮬레이션은 예비실험에서 시뮬레이션한 결과(표 5.4)를 이용함

(5) NPN BJT 소신호 공통 이미터 증폭기 측정 결과 데이타를 log 해서 얻은 데이터를 Excel에서 불러서 그래프로 출력하시오(5 가지 경우: RL 세가지 경우, C2 제거, Re1 단락).

6. Post-Lab(실험 후 과정)

1. BJT 공통이미터 증폭기 회로 실험을 Pre-Lab(4절)에서 MultiSim으로 시뮬레이션한 데이터와 In-Lab(5절)에서 NI ELVIS II로 측정한 데이터를 비교하라. 시뮬레이션 데 이터와 측정 데이터 사이의 오차를 토의하시오(5 가지 경우: RL 세가지 경우, C2 제거, Re1 단락).

- Excel을 이용해서 시뮬레이션 데이터와 측정 데이터를 하나의 그래프로 그려서 비 교하고 차이가 있다면 그 원인을 분석하라.

- 표 5.8과 5.9에서 작성한 전압이득의 시뮬레이션 값과 측정 값을 서로 비교하고 차 이가 있다면 그 원인을 분석하라.

2. 입력 쪽(C1)과 출력 쪽(C3)의 커패시터의 역할은 무엇인가?