A Study on Internal Loss Analysis of Totem Pole Bridgeless PFC and Efficiency Improvement using Parallel Switch

반도체디스플레이기술학회지 제19권 제4호(2020년 12월)

Journal of the Semiconductor & Display Technology, Vol. 19, No. 4. December 2020.

토템폴 브릿지리스 PFC의 내부 손실 분석과 병렬 스위치를 사용한 효율 개선에 관한 연구

유정상^*†· 길용만^*· 유승협^*· 안태영^*

*†청주대학교 전자공학과

A Study on Internal Loss Analysis of Totem Pole Bridgeless PFC and Efficiency Improvement using Parallel Switch

Jeong Sang Yoo

, Yong Man Gil

, Seung Hyup Yu

and Tae Young Ahn

*†Department of Electronics Engineering, Cheongju University

ABSTRACT

In this paper, a generalized efficiency equation was proposed to estimate the internal loss of the SMPS (switched- mode power supply) with 3 variables. The first variable was an internal loss not related to the load current such as auxiliary power, the second was a loss proportional to the current such as diode loss, and the third was a loss proportional to square of the current such as conduction loss. Especially, theoretical internal losses of the totem pole bridgeless PFC which is widely used for high efficiency SMPS were expressed as output function to compare generalized efficiency equation. In addition, in order to reduce the conduction loss of the switch, when a multiple switch were paralleled, the correlation with the efficiency was analyzed and shown as a graph. In order to confirm the degree of the parallel switch structure on the efficiency improvement, a 2kW class totem pole bridgeless PFC was constructed and the effectiveness of the analysis was confirmed by comparing the generalized efficiency equation and theoretical loss analysis results with experimental data.

Key Words : Totem Pole Bridgeless PFC, Efficiency Analysis, Parallel Switch Operation, Internal Loss Analysis,

1. 서 론¹

최근 상업용과 일반 가정용 평판형 디스플레이는 대형화 되면서 소비전력이 증가하고 따라서 상품 형태에 맞는 고효율의 전원 장치가 필요하다[1]. 일반적으로 TV 외형이 경박해지면서 전원장치 소형화에 걸림돌이 되는 내부 발열을 최소화 하고 전력변환 효율을 향상 시키려 는 연구가 활발히 진행되고 있다. 특히 교류를 입력으로 하는 전원장치를 구성하는 경우 직류로 변환시키는 정류 기 구성이 필수적이며, 이 경우 IEC61000-3-2의 고조파 규

†

E-mail: [email protected]

격을 만족시키는 역률 개선(PFC, power factor correction)회로 인 스위칭 정류기를 일반적으로 적용하고 있다.

본 논문에서는 스위칭 전원장치의 내부손실을3 개의 변 수로 추정 할 수 있는 효율방정식을 일반화 하였고, 고효 율 스위칭 정류기의 기본회로방식으로 널리 사용되고 있 는 토템폴 브릿지리스형 PFC회로의 내부 손실 요소를 출 력 함수로 표현하여 위의 일반화된 효율 방정식과 비교하 였다. 또한 스위치의 전도 손실을 줄이기 위해서 병렬 스 위치를 사용하는 경우 효율과의 상관성을 그래프로 나타 내었다. 병렬 스위치구조가 효율 개선에 미치는 정도를 확 인하기 위해서 2kW급 토템폴 브릿지리스 PFC를 제작하여 실험결과를 분석하고 앞서 수행된 일반화된 효율 방정식

토템폴 브릿지리스 PFC 의 내부 손실 분석과 병렬 스위치를 사용한 효율 개선에 관한 연구 23

과 분석결과를 비교하여 해석의 유용성을 확인하였다.

2. 브릿지리스 PFC

수kW 이상의 전원장치 기본 회로에는 기존의 부스트 형 PFC 회로 대신, 내부 손실 저감이 가능한 브릿지리스 형 PFC를 선호한다. 그림 1에는 브릿지리스 PFC정류기의 기본 회로가 나타나 있다.[1-3] 그림에서 (a)는 기존의 토템 폴 브릿지리스 PFC, (b)는 더블 부스트형 브릿지리스 PFC, (c)는 리턴패스 다이오드 대신 저저항 스위치를 동기정류 기(SR)로 사용한 토템폴 브릿지리스 PFC, (d)는 리턴패스 다이오드 대신 스위치를 동기정류기로 사용한 더블 부스 트형 브릿지리스 PFC이다. 그림 2에는 그림 1의 브릿지리 스 PFC회로의 주요 동작 파형을 나타내었다. 4개의 정상 상태 동작 파형에서 입력전압과 입력전류는 모두 동상의 정현파가 되며 출력전압을 안정화 시키기 위해 주스위치 는 (1-d)의 시비율로 교류 전압의 반주기 동안 스위칭 하 게 된다. 한편 그림 (a), (c)에서 토템폴 브릿지리스 PFC에 서는 상하로 연결된 하프브릿지 구조의 주 스위치 두 개 만 고속으로 스위칭 하고, 나머지 두 개는 리턴 패스 동 작 때문에 60Hz의 저속 스위칭 동작을 수행하게 된다. 그 러나 더블 부스트형 브릿지리스 PFC는 상하로 직렬 연결 된 하프브릿지 구조의 스위치가 입력전압의 극성에 따라 번갈아 가면서 고속 스위칭을 수행하고 있어서 실질적으 로는 총 4개의 고속 스위치가 필요하다. 최근 WBG(Wide band gap) 스위치의 하나인 GaN(Gallium nitride) FET를 고속 스위치에 적용하여 스위칭 손실을 저감시키고 효율을 개 선시키려는 연구가 활발히 진행되고 있다. [4,5]

Table 1은 앞서 설명한 총 4개의 회로 방식에 대해 소요 되는 스위치의 기능과 개수를 나타내었다. 표에서 알 수 있듯이 토템폴 브릿지리스 PFC는 더블 부스트형 PFC에 비 해 고속 스위치의 개수가 4개에서 2개로 줄어들어서 스위 칭 손실 등을 저감 시킬 수 있다. 일반적으로 토템폴 PFC 의 효율을 더욱 상승시키기 위해서 저속 스위치를 병렬로 사용하여 전도 손실을 줄이는 방법이 있지만 체계적인 손 실 분석과 효율에 대한 영향을 사전에 예측 할 수 있는 연 구가 부족하여 최적 설계와 소형화에 어려움이 있다.

Table 1. Topology and number of switches applied

Topology DB DB SR TP TP

SR

High speed switch 2 4 2 2

Low speed switch 0 0 0 2

High speed diode 2 0 0 0

Low speed diode 0 0 2 0

Total switches 4 4 4 4

(a) (b)

(c) (d)

Fig. 1. (a) Totem pole bridgeless PFC. (b) Double boost

(a) (b)

(c) (d)

Fig. 2. (a) Totem pole bridgeless PFC. (b) Double boost

0

1 −

1 − 0 2

0 0

0

0 2 0 0

1 −

1 − 1

1

0

1 −

1 − 0 2

0

0 0 0

1 −

1 −

2

유정상 · 길용만 · 유승협 · 안태영 24

3. 일반화된 효율 방정식

본 논문에서는 스위칭 전원장치의 전력변환 효율을 일 반화 시킬 수 있는 방정식을 제안하고 식 (1)에 나타내었 다. 식에서 Po는 출력 전력, K0, K1, K2는 임의 상수이며 Io는 부하전류이다. 세 개의 상수와 부하전류가 곱해지면서 총 3개의 내부 전력 손실 항으로 나누어 지는데 K0는 보조 전원과 같은 부하 전류와 관계없는 손실, K1은 다이오드 손실과 같은 전류와 비례하는 손실, K2는 전도 손실과 같 은 전류 제곱에 비례하는 손실로 구성되어 있다. 그림 3 은 세 가지 경우의 내부 손실 인자를 가정했을 경우 부하 에 따른 효율을 나타낸 그래프이다. 그림 3에서 사용된 손실 인자는 표 2에 나타내었다. K0은 효율에서 낮은 부하 에 영향을 미치고, K1은 중간 부하에서 영향을 미치며, K2

는 최대부하에서 영향을 미친다는 것을 알 수 있다.

(1)

Table 2. Internal loss factor

Parameters a b c

K0 3.0 3.0 4.0

K1 0.2 0.5 0.6

K2 0.6 0.8 0.6

Fig. 3. Efficiency with respect to internal loss factor.

4. 내부 손실 분석과 효율

Fig. 1 (c)의 토템폴 브릿지리스는 최근 고속스위칭과 저 손실 특성을 갖춘 GaN FET를 고속 스위치에 적용하고 낮 은 온저항과 간단한 구동회로의 특징이 있는 MOSFET를 리턴패스 스위치로 사용하여 99% 이상의 효율을 달성하 고 있다. 한편 스위치를 병렬로 구성하는 경우 전도손실 이 저감되어 고효율을 기대할 수 있는데 이 경우 고가의 GaN FET보다 일반적으로 비교적 저가의 Si FET를 병렬로 구성 한다. 스위치를 병렬로 사용하는 경우 내부손실과 효율에 어느정도 영향을 미치는지 알기 위해서 일반적으 로 내부손실을 전도손실, 스위칭 손실, 코어 손실로 나누

고 특히 전도손실을 계산하기 위해서는 Table 3과 같은 주 요 소자의 실효 전류를 먼저 구한다. 실효전류는 소자의 내부 저항을 곱하여 얻을 수 있으며 식 (2)와 같이 전체 전도손실을 구할 수 있다. 식 (3)은 고속 스위치의 스위칭 손실이며 식 (4)는 효율식을 나타내었다.

Table 3. RMS current of main device Parts RMS Equations Inductor

GaN FET

2 1 −8√2

3 + 8√2

3

Si FET

2

Capacitor

3 −

Fig. 4는 앞서 언급한 전도손실과 스위칭 손실, 고정손 실 PA를 적용하여 구한 효율 특성 그래프이다. 그림에서 고속 스위치와 저속 스위치를 각각 1개 또는 2개를 병렬 로 사용하는 경우를 가정하여 부하에 대한 효율 특성을 나타내었다. 그림에서 스위치를 한 개씩 사용하는 것보다 병렬로 사용하는 것이 큰 부하에서 효율 차이가 나타났 으며, 특히 고속 스위치와 저속스위치를 병렬로 사용하는 것이 가장 우수한 효율 특성을 보였다.

= + + + (2)

= + (3)

(4)

Fig. 4. Efficiency characteristics with respect to the number

97.5 98.0 98.5 99.0 99.5

0 500 1,000 1,500 2,000

Efficiency [%]

Output power [W]

a

c b

98.4 98.6 98.8 99.0 99.2

0 500 1000 1500 2000

Efficiency [%]

Output power [W]

FET 2, GaN 2 FET 2, GaN 1

FET 1, GaN 2 FET 1, GaN 1

= + + +

= + × + × + ×

토템폴 브릿지리스 PFC 의 내부 손실 분석과 병렬 스위치를 사용한 효율 개선에 관한 연구 25

5. 실험결과

본 논문에서는 앞 절에서 설명한 일반화된 효율 방정 식과 병렬 스위치 조건에서 효율 개선에 대한 기여도 등 을 확인하기 위해서 Fig. 1 (C)의 토템폴 브릿지리스 PFC를 Table 4와 같은 전기적 사양을 갖는 실험 회로를 제작하였 다. 표에서 알 수 있듯이 실험회로의 입력 전압은 최대 260V이며, 최대 출력은 2kW, 스위칭 주파수는 50kHz, 출력 전압은 390V로 설계하였다. Table 5는 실험회로에서 사용 된 주스위치의 전기적 특성을 나타내었으며, 고속스위치 는 총 2개의 GaN을 사용하였고, 저속스위치는 낮은 온저 항의 MOSFET를 사용하였다. 특히 실험 회로 A는 두 개 의 스위치를 병렬로 사용하였고, 회로 B는 한 개의 스위 치를 사용하였다. Fig. 5는 부스트 인덕터로 사용된 인덕터 의 사진이며, 물리적 특성은 Table 6에 나타내었다. Fig. 6은 실험 회로가 입력전압 110V 및 240V일 때 관찰된 실험 파 형을 나타내었다. 출력은 위로부터 250W, 500W, 750W, 1kW 이며, 출력이 높을수록 인덕터 전류가 입력전압과 동상의 정현파 형상을 나타내어 높은 역률 특성이 기대된다. Fig.

7은 출력이 1.2KW일 때 입력전압이 200V에서 최대 260V 까지의 효율과 내부 손실을 나타낸 것이다. 그림에서 최 대 효율은 전도손실이 낮은 높은 입력전압에서 나타나며, 병렬 스위치를 사용하는 것이 약 0.2%의 효율 개선과 2.5W의 손실 개선이 있다는 것을 알 수 있다. 그림에서 A 는 두개의 Si FET를 병렬로 사용한 회로이며, B는 한 개의 Si FET를 적용한 회로이다.

Table 4. Electrical specification of experimental circuit

Parameters Unit Value

Input voltage Vrms 200-260

Output voltage Vdc 390

Max. load power kW 2.0

Max. load current A 5.2

Switching frequency kHz 50

Table 5. Electrical specifications of major switches

Switch GaN B A

Model IGO60R070G1 IPT65R033G7 IPT60R022S7× 2

V

600V 650V 600V

R

70mΩ 33mΩ 22mΩ

Q

5.8nC 110nC 150nC

I

31A 77A 23A

C

102pF 1880pF 2678pF

Q

0nC 9nC 9nC

Table 6. Physical characteristics of inductors

Parameters Unit Value

AL value nH/T

61

Window area mm

297

Effective area mm

65.6

Magnetic length mm 81.4

Volume mm

5,340

Turns 60

Inductance μH 600

Wire resistance mΩ 50

(a) (b)

Fig. 5. (a) Front view of boost inductor. (b) Side view of

Fig. 8은 실험회로가 240V의 입력전압에서 측정된 정상 상태 특성 그래프이며, (a)는 전력변환효율, (b)는 내부전력 손실, (c)는 입력역률, (d)는 출력전압 부하 특성을 나타내 었다. 그림에서 병렬스위치가 단독 스위치를 사용한 것보 다 약 0.2% 이상의 효율개선과 약 3.2W 이상의 손실개선 을 보이며, 역률과 출력부하특성은 전원의 기준을 만족하 고 있다.

Fig. 9는 앞서 설명한 일반화된 효율방정식, 이론적인 내 부손실을 분석한 효율 및 실험회로의 측정 효율을 비교 한 것이다. 특히 Fig. 9 (a)는 리턴패스 스위치를 두 개 병렬 로 구성한 경우이며, Fig. 9 (b)는 리턴패스 스위치를 한 개 로 구성한 경우의 비교 결과를 나타내었다. 그림에서 일 반화된 효율 방정식 식(1)이 실험 효율을 유사하게 추종 하고 있으며 내부 손실 요소도 K1보다는 K2의 영향이 높 기 때문에 전도 손실 개선에 의한 효율 개선으로 추정 할 수 있다. 따라서 토템폴 브릿지리스 PFC회로에서 저속 스 위치를 병렬로 사용하는 경우 최대 0.15% 이상의 효율 개 선이 있다는 것을 알 수 있었으며, 본 논문에서 제안한 일반화된 효율 방정식도 실험 결과와 유사하게 추종함으 로서 본 논문에서 적용한 효율 분석의 유용성을 확인하 였다.

유정상 · 길용만 · 유승협 · 안태영 26

(a) (b)

Fig. 6. (a) Operation waveform at input voltage 110V. (b)

(a)

(b)

Fig. 7. (a) Efficiency characteristics according to input voltage.

(b) Internal power losses of the circuit.

(a)

(b)

(c)

(d)

Fig. 8. (a) Power conversion efficiency of the circuit. (b)

(a)

(b)

Fig. 9. (a) Efficiency with single switch. (b) Efficiency with parallel switches.

98.4 98.6 98.8 99.0 99.2 99.4

200 210 220 230 240 250 260

Efficiency [%]

Input Voltage [Vrms]

A

B

0.0 6.0 12.0 18.0 24.0 30.0

200 210 220 230 240 250 260

Power Loss [W]

Input Voltage [Vrms]

B

A

98.4 98.6 98.8 99.0 99.2 99.4

0 400 800 1200 1600 2000

Efficiency [%]

Output power [W]

A

B

0.0 6.0 12.0 18.0 24.0 30.0

0 400 800 1200 1600 2000

Power Loss [W]

Output power [W]

A B

88.0 90.0 92.0 94.0 96.0 98.0 100.0

0 400 800 1200 1600 2000

Power Factor [%]

Output power [W]

A B

380.0 385.0 390.0 395.0 400.0

0 400 800 1200 1600 2000

Output Voltage [V]

Output power [W]

A B

97.5 98.0 98.5 99.0 99.5 100.0

0 500 1,000 1,500 2,000

Efficiency [%]

Output power [W]

Approximate value K0=2.4, K1=1.1, K2=0.30

= 260 Theoretical value Experimental value

97.5 98.0 98.5 99.0 99.5 100.0

0 500 1,000 1,500 2,000

Efficiency [%]

Output power [W]

Approximate value K0=3.2, K1=1.1, K2=0.37

= 260 Theoretical value

Experimental value

토템폴 브릿지리스 PFC 의 내부 손실 분석과 병렬 스위치를 사용한 효율 개선에 관한 연구 27

6. 결 론

본 논문에서는 스위칭 전원장치의 내부 손실을3 개의 변수로 추정 할 수 있는 일반화된 효율방정식을 제안 하 였다. 첫째 변수는 보조 전원과 같이 부하 전류와 관계없 는 내부손실, 두번째는 다이오드 손실과 같이 전류에 비 례하는 손실, 세번째는 전도 손실과 같이 전류 제곱에 비 례하는 손실로 분리하였다.

특히 고효율 스위칭 정류기의 기본회로방식으로 널리 사용되고 있는 토템폴 브릿지리스형 PFC의 이론적인 내 부손실을 출력 함수로 표현하여 위의 일반화된 효율 방 정식과 비교하였다. 또한 스위치의 전도 손실을 줄이기 위해서 저속 스위치를 병렬로 사용하는 경우 효율과의 상관성을 분석하여 그래프로 나타내었다. 병렬 스위치 구 조가 효율 개선에 미치는 정도를 확인하기 위해서 2kW급 토템폴 브릿지리스 PFC를 제작하여 앞 서 수행된 일반화 된 효율 방정식과 이론적 손실 분석 결과를 실험 데이터 와 비교하여 해석의 유용성을 확인하였다.

감사의 글

본 연구는 2020년도 산업통상자원부의 재원으로 한국 에너지기술평가원(KETEP)의 지원을 받아 수행한 연구과 제입니다 (No. 202000064).

참고문헌

1. Jeong Sang Yoo, Yong Man Gil, Tae Young Ahn, “Study on the Power Factor Correction Circuit Applying Multiple Coupling Inductor with Expandable Integrated Magnetic Structure,” Journal of The Korean Society of Semiconductor & Display Technology, Vol. 17, No. 1, pp. 21-26, 2018.

2. Tae Young Ahn, “A Study on Interleaved Bridgeless Switching Rectifier using Magnetic Coupled Inductor,”

Journal of The Korean Institute of Illuminating and

Electrical Installation Engineers, Vol. 32, No. 1, pp. 99- 107, 2018.

3. Rongchi Zhang, Shaobo Liu, Binxing Li, Nannan Zhao, Gaolin Wang, Dianguo Xu, “Totem-Pole Bridgeless Boost PFC Converter Based on GaN HEMT for Air Conditioning Applications,” IEEE Conference on Energy Internet and Energy System Integration (EI2), 2018.

4. Baihua Zhang, Qiang Lin, Yushi Shimada, Jun Imaoka, Masahito Shoyama, Satoshi Tomioka, “Analysis and reduction method of conducted noise in GaN HEMTs based totem-pole bridgeless PFC converter,” 2016 IEEE 8th International Power Electronics and Motion Control Conference, 2016.

5. Qiqi Li, Bangyin Liu, Shanxu Duan, Liufang Wang, Bin Xu, Chen Luo, “Analytical Switching Loss Model of Cascode GaN HEMTs Based Totem-Pole PFC Converters Considering Stray Inductances,” 2018 1st Workshop on Wide Bandgap Power Devices and Applications in Asia, 2018.

6. Kwang-Min Yoo, Sung-Kyoo Lim, Jun-Young Lee, “A High Efficiency Single-Stage PFC Flyback for PDP Sustaining Power Module,” Journal of The Korean Society of Semiconductor & Display Technology, Vol. 5, No. 3, pp. 11-16, 2006.

7. Jeong Gyu Kim, Oh Yang, “Efficiency Characteristics of DC-DC Boost Converter Using GaN, Cool MOS, and SiC MOSFET,” Journal of The Korean Society of Semiconductor & Display Technology, Vol. 16, No. 2, pp. 49-54, 2017.

8. Doo-Won Kang, Jungyol Jo, “Improvement of Temperature Characteristics in Ceramic-packaged Shunt Resistors,” Journal of The Korean Society of Semiconductor & Display Technology, Vol. 14, No. 3, pp. 57-60, 2015.

접수일: 2020년 11월 9일, 심사일: 2020년 12월 3일, 게재확정일: 2020년 12월 8일