7장 플립플롭 축소수정 D위주

(1)

7

오브젝트

(2)

2

Section 01 _{조합회로와 순서회로}



_조합회로

 _{게이트 회로로만 구성}

 _{입력값이 정해지면 이에 대응되는 정해진 값이 출력}  _{MUX/DEMUX, Encoder/Decoder, Adder} _등



_순서회로

 _{게이트와 기억 (Memory) 회로 ( 레지스터 , 플립플롭 )}_{로 구성}

 _{입력값과 기억회로에 저장되어 있는 값에 의해 출력값과 회로의 다음상태가} 결정됨

 _{Counter, Shift Register} _등



_플립플롭

 _{비동기형 (Asynchronous) 플립플롭}

• 클럭입력이 사용되지 않음

 _{동기형 (Synchronous) 플립플롭}

(3)

Section 01 _{비동기형 RS 플립플롭}



_{동작과 회로기호}

 2 개의 NOR 회로의 출력을 서로 상대의 입력에 접속해서 [ 플립플롭 ] 을 구 성

(4)

4

Section 01 _{비동기형 RS 플립플롭}



_{상태 천이표와 특성 방정식}

 _{상태천이표} • _{입력 (R, S)}_{와 플립플롭 현재상태 Q(t)}_{에 따른 플립플롭의 다음상태 Q(t+1)}_{를 기입한} 표  _{특성방정식} • _{플립플롭의 다음상태 Q(t+1)}_{를 결정하는 논리식}

(5)

Section 01 _{비동기형 RS 플립플롭}



_{상태 천이도}

 _{플립플롭의 상태변화 ( 천이 )}_{의 원인과 변화하는 모습을 도식화한 것}



_{플립플롭의 초기 상태}

 VHDL 의 데이터 타입 std_logic 및 std_logic_vector 에서는 플립플롭의 초기 상태를 'U'( 미확정 ) 로 표현

(6)

6

Section 01 _{비동기형 RS 플립플롭}



_{비동기형 RS}

_{플립플롭의 VHDL 기술}

 _{데이터 플로우 레벨} FF_Q_B FF_Q

(7)

Section 01 _{비동기형 RS 플립플롭}

(8)

8

Section 01 _{비동기형 RS 플립플롭}

 _{동작 레벨} • _if _문  if 문을 사용한 플립플롭의 기술에서는 지금까지 배웠던 조합회로와는 달리 , else 항을 사용해서 모든 상태를 기술할 필요는 없음 • _case 문

 case 문에 의한 기술에서는 입력 [R] 과 [S] 를 연결자 [&] 로 연결하고 , sig-nal 로 선언한 네트명 [R_S] 에 대입

(9)

Section 01 _{비동기형 RS 플립플롭}

(10)

10

Section 03 _{동기형 RS 플립플롭}



_{동작과 회로 기호}

 _{동기형 플립플롭에는 클럭입력이 있음}

(11)

Section 03 _{동기형 RS 플립플롭}



_{비동기형 플립플롭과 동기형 플립플롭의 비교}

(12)

12

Section 03 _{동기형 RS 플립플롭}

(13)

Section 03 _{동기형 RS 플립플롭}

(14)

14

Section 04 _{동기형 T 플립플롭}



_{동작과 회로기호}

(15)

Section 04 _{동기형 T 플립플롭}

(16)

16

Section 04 _{동기형 T 플립플롭}

(17)

Section 05 _{동기형 D 플립플롭}

(18)

18

Section 05 _{동기형 D 플립플롭}

(19)

Section 05 _{동기형 D 플립플롭}

(20)

20

Section 08 _{비동기 R +}

_{동기형 D 플립플롭}



_{실제 설계시 자주 사용되는 플립플롭}

(21)

Section 08 _{비동기 R +}

_{동기형 D 플립플롭}



_{상태 천이표}

 _{표 안의 ' － '}_{은 해당하는 신호 값이 출력에 영향을 주지 않는다는 것을 의미} 하며 , [CLK] 의 '↑' 는 상승을 의미

(22)

22