(19) 대한민국특허청(KR) (12) 공개특허공보(A)
(11) 공개번호 10-2019-0075449 (43) 공개일자 2019년07월01일 (51) 국제특허분류(Int. Cl.)
H04L 25/03 (2006.01) (52) CPC특허분류
H04L 25/0328 (2013.01) H04L 25/03292 (2013.01) (21) 출원번호 10-2017-0177056 (22) 출원일자 2017년12월21일 심사청구일자 없음
(71) 출원인
한국전자통신연구원
대전광역시 유성구 가정로 218 (가정동) (72) 발명자
김선애
대전광역시 대덕구 대덕대로 1555, 109동 1701호 곽동혁
대전광역시 유성구 온천로 26, 702호 (뒷면에 계속)
(74) 대리인 특허법인이상 전체 청구항 수 : 총 18 항
(54) 발명의 명칭 대역내 전이중 송수신 방법 및 장치 (57) 요 약
본 발명은 선형 신호뿐만 아니라 비선형 SI 신호까지 제거할 수 있고, 디지털 자기간섭 제거의 복잡도 및 하드웨 어 비용을 줄일 수 있는 IFD(In-band Full Duplex) 송수신 방법 및 장치에 관한 것이다. 본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 수신단, 송신단, 디지털 SIC(Self-Interference Cancellation) 처리부 및 디지털 SI 제거부를 포함하는 IFD(In-band Full Duplex) 송수신 장치의 동작 방법으로서, 상기 디지털 SIC 처리 부가 상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하는 단계와, 상기 디지털 SIC 처리부가 상기 수신단 의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하는 단계와, 상기 디지털 SIC 처리부가 상 기 신호성형 계수에 기초하여 송신 신호를 성형하는 단계와, 상기 디지털 SIC 처리부가 상기 채널추정 계수에 기 초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하는 단계를 포함한다.
대 표 도
(52) CPC특허분류
H04L 25/03828 (2013.01) (72) 발명자
김태중
대전광역시 유성구 가정로 63, 106동 1505호 손정보
대전광역시 유성구 배울2로 78, 610동 701호 이유로
대전광역시 유성구 배울1로 35, 403동 1201호
이현
대전광역시 유성구 유성대로 1741, 102동 605호 주형식
경기도 화성시 동탄대로시범길 236, 926동 1603호
이 발명을 지원한 국가연구개발사업 과제고유번호 2014-0-00282 부처명 과학기술정보통신부
연구관리전문기관 정보통신기술진흥센터(IITP)
연구사업명 (통합)초연결 스마트 서비스를 위한 5G 이동통신 핵심기술개발 연구과제명 (통합)초연결 스마트 서비스를 위한 5G 이동통신 핵심기술개발 기 여 율 1/1
주관기관 한국전자통신연구원 연구기간 2017.03.01 ~ 2018.02.28
명 세 서 청구범위 청구항 1
수신단, 송신단, 디지털 SIC(Self-Interference Cancellation) 처리부 및 디지털 SI 제거부를 포함하는 IFD(In-band Full Duplex) 송수신 장치의 동작 방법으로서,
상기 디지털 SIC 처리부가 상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하는 단계;
상기 디지털 SIC 처리부가 상기 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하 는 단계;
상기 디지털 SIC 처리부가 상기 신호성형 계수에 기초하여 송신 신호를 성형하는 단계; 및
상기 디지털 SIC 처리부가 상기 채널추정 계수에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제 어 신호를 생성하는 단계;를 포함하는, IFD 송수신 장치의 동작 방법.
청구항 2
청구항 1에 있어서,
상기 제어 신호를 생성하는 단계에서,
상기 디지털 SIC 처리부는 다운샘플링 시간 영역에서 상기 제어 신호를 생성하는, IFD 송수신 장치의 동작 방법.
청구항 3
청구항 2에 있어서,
상기 제어 신호를 생성하는 단계에서,
상기 디지털 SIC 처리부는 상기 송신단에서 입력된 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기 의 출력신호를 다운샘플링하여 생성된 제2 신호에 기초하여 상기 제어 신호를 생성하는, IFD 송수신 장치의 동 작 방법.
청구항 4
청구항 3에 있어서,
상기 디지털 SIC 처리부가 상기 제어 신호를 상기 디지털 SI 제거부로 출력하는 단계; 및
상기 디지털 SI 제거부가 상기 제어 신호에 기초하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하는 단계;를 더 포함하는, IFD 송수신 장치의 동작 방법.
청구항 5
청구항 4에 있어서,
상기 디지털 SI 제거부가 상기 유효 신호를 상기 수신단에 배치된 신호 복구부로 출력하는 단계;를 더 포함하는, IFD 송수신 장치의 동작 방법.
청구항 6
청구항 1에 있어서,
상기 디지털 SIC 처리부는 오버샘플링 시간 영역에서 상기 제어 신호를 생성하는, IFD 송수신 장치의 동작 방법.
청구항 7
청구항 6에 있어서,
상기 제어 신호를 생성하는 단계에서,
상기 디지털 SIC 처리부는 상기 송신단에서 입력된 신호를 오버샘플링한 제1 신호 및 상기 수신단에 배치된 아 날로그 디지털 변환기에서 출력된 제2 신호에 기초하여 상기 제어 신호를 생성하고,
상기 디지털 SIC 처리부는 상기 송신단 신호를 아날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성하는, IFD 송수신 장치의 동작 방법.
청구항 8
청구항 8에 있어서,
상기 디지털 SIC 처리부는 상기 기저 행렬에 기초하여 상기 제1 신호와 상기 송신 신호가 동일해지도록 상기 신 호성형 계수를 생성하는, IFD 송수신 장치의 동작 방법.
청구항 9
청구항 1에 있어서,
상기 디지털 SIC 처리부가 성형된 상기 송신 신호를 상기 송신단에 배치된 디지털 아날로그 변환기로 출력하는 단계;를 더 포함하는, IFD 송수신 장치의 동작 방법.
청구항 10
IFD(In-band Full Duplex) 송수신 장치로서, 적어도 하나의 프로그램이 저장된 메모리;
상기 적어도 하나의 프로그램 명령을 수행하는 프로세서;
네트워크와 연결되어 통신을 수행하는 송수신 장치;
상기 송수신 장치의 송신단에 배치되어 송신 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기;를 포함 하고,
상기 적어도 하나의 프로그램 명령은,
상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하고,
상기 송수신 장치의 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하고, 상기 신호성형 계수에 기초하여 송신 신호를 성형하고,
상기 채널추정 계수에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하도록 실행 되는, IFD 송수신 장치.
청구항 11
청구항 10에 있어서,
상기 적어도 하나의 프로그램 명령은,
다운샘플링 시간 영역에서 상기 제어 신호를 생성하도록 실행되는, IFD 송수신 장치.
청구항 12
청구항 11에 있어서,
상기 적어도 하나의 프로그램 명령은,
상기 송신단에서 입력된 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기의 출력신호를 다운샘플링하 여 생성된 제2 신호에 기초하여 상기 제어 신호를 생성하도록 실행되는, IFD 송수신 장치.
청구항 13
청구항 12에 있어서,
상기 적어도 하나의 프로그램 명령은,
상기 제어 신호에 기초하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하도록 실행되는, IFD 송수신 장치.
청구항 14
청구항 13에 있어서,
상기 적어도 하나의 프로그램 명령은,
상기 유효 신호를 상기 수신단에 배치된 신호 복구부로 출력하도록 실행되는, IFD 송수신 장치.
청구항 15
청구항 10에 있어서,
상기 적어도 하나의 프로그램 명령은,
오버샘플링 시간 영역에서 상기 제어 신호를 생성하도록 실행되는, IFD 송수신 장치.
청구항 16
청구항 15에 있어서,
상기 적어도 하나의 프로그램 명령은,
상기 송신단에서 입력된 신호를 오버샘플링한 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기에서 출력된 제2 신호에 기초하여 상기 제어 신호를 생성하도록 실행되는, IFD 송수신 장치.
청구항 17
청구항 16에 있어서,
상기 적어도 하나의 프로그램 명령은,
상기 신호성형 계수의 생성 시, 상기 송신단 신호를 아날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성 하고, 상기 기저 행렬에 기초하여 상기 제1 신호와 상기 송신 신호가 동일해지도록 상기 신호성형 계수를 생성 하도록 실행되는, IFD 송수신 장치.
청구항 18
청구항 10에 있어서,
상기 적어도 하나의 프로그램 명령은,
성형된 상기 송신 신호를 상기 송신단에 배치된 디지털 아날로그 변환기로 출력하도록 실행되는, IFD 송수신 장 치.
발명의 설명 기 술 분 야
본 발명은 대역내 전이중 송수신 방법 및 장치에 관한 것으로, 더욱 상세하게는 선형 신호뿐만 아니라 비선형 [0001]
SI 신호까지 제거할 수 있고, 디지털 자기간섭 제거의 복잡도 및 하드웨어 비용을 줄일 수 있는 IFD(In-band Full Duplex) 송수신 방법 및 장치를 제공하는 것을 목적으로 한다.
배 경 기 술
동일대역 전이중(IFD: In-band Full Duplex) 방식은 동일대역에서 동시에 신호를 송수신하는 기술로 일반적인 [0002]
반이중(HD: Half Duplex) 방식에 비해 이론적으로 최대 2배의 링크 용량 증대시킬 수 있는 기술이다. 그러나 IFD 방식은 자기 송신 신호가 수신기에 유입되어 유효 수신 신호보다 매우 강한 자기 간섭(SI: Self- Interference) 신호가 발생한다는 문제점이 있다. 따라서, IFD 방식으로 원활한 통신이 이루어지기 위해서는 자 기 간섭(SI) 신호를 제거해 주어야 한다. 하지만 일반적으로 자기간섭제거(SIC: Self-Interference Cancellation) 기술은 송수신기 구현 시 복잡도가 증가하는 문제점이 있다.
따라서, IFD 통신을 실현하기 위해서는 수신기에서 유효 신호(desired signal, DS)를 수신하면서 동시에 SI 신 [0003]
호를 실시간으로 제거해 주어야 한다. SI 신호가 단순한 선형 SI 신호라면 디지털 수신기에서는 단순히 수신된 SI 신호를 송신 SI 신호 레벨로 감쇠하여 두 신호를 상쇄시키면 된다. 하지만, 근본적으로 SI 신호는 RF 통신을 위한 변조 신호이기 때문에 RF 아날로그 소자들로 인해 그 신호 특성이 변형 또는 왜곡되어 수신기로 유입된다.
특히, 송신 출력 크기와 아날로그 소자의 특성에 따라 송신 출력 대비 수십 dB 떨어진 크기로 발생하는 비선형 [0004]
SI는 별도의 신호 처리를 통해 제거하지 않을 경우, 결국 유효 신호(DS)의 간섭 잡음으로 작용하여 통신 품질을 저하시키는 주요 원인이 된다. 따라서 IFD 송수신기에서는 선형 SI 신호뿐만 아니라 비선형 SI 신호까지 제거를 목적으로 하는 실시간 자기 간섭 제거(self-interference cancellation, SIC) 방법이 요구되기 때문에 디지털 SIC의 복잡도 및 하드웨어 비용이 크게 증가한다.
발명의 내용 해결하려는 과제
본 발명은 선형 SI 신호뿐만 아니라 비선형 SI 신호까지 제거할 수 있고, 디지털 자기간섭 제거의 복잡도 및 하 [0005]
드웨어 비용을 줄일 수 있는 IFD(In-band Full Duplex) 송수신 방법 및 장치를 제공하는 것을 목적으로 한다.
과제의 해결 수단
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 수신단, 송신단, 디지털 SIC(Self-Interference [0006]
Cancellation) 처리부 및 디지털 SI 제거부를 포함하는 IFD(In-band Full Duplex) 송수신 장치의 동작 방법으 로서, 상기 디지털 SIC 처리부가 상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하는 단계와, 상기 디지 털 SIC 처리부가 상기 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채널추정 계수를 생성하는 단계와, 상기 디지털 SIC 처리부가 상기 신호성형 계수에 기초하여 송신 신호를 성형하는 단계와, 상기 디지털 SIC 처리 부가 상기 채널추정 계수에 기초하여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하는 단계를 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 제어 신호를 생성하는 단계에서, 상기 디지털 [0007]
SIC 처리부는 다운샘플링 시간 영역에서 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 제어 신호를 생성하는 단계에서, 상기 디지털 [0008]
SIC 처리부는 상기 송신단에서 입력된 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기의 출력신호를 다운샘플링하여 생성된 제2 신호에 기초하여 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SIC 처리부가 상기 제어 신호를 상기 [0009]
디지털 SI 제거부로 출력하는 단계와, 상기 디지털 SI 제거부가 상기 제어 신호에 기초하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SI 제거부가 상기 유효 신호를 상기 수 [0010]
신단에 배치된 신호 복구부로 출력하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SIC 처리부는 오버샘플링 시간 영역에 [0011]
서 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 제어 신호를 생성하는 단계에서, 상기 디지털 [0012]
SIC 처리부는 상기 송신단에서 입력된 신호를 오버샘플링한 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기에서 출력된 제2 신호에 기초하여 상기 제어 신호를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법에서, 상기 디지털 SIC 처리부는 상기 송신단 신호를 아 [0013]
날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성한다. 그리고, 상기 디지털 SIC 처리부는 상기 기저 행 렬에 기초하여 상기 제1 신호와 상기 송신 신호가 동일해지도록 상기 신호성형 계수를 생성한다.
본 발명의 실시 예에 따른 IFD 송수신 장치의 동작 방법은, 상기 디지털 SIC 처리부가 성형된 상기 송신 신호를 [0014]
상기 송신단에 배치된 디지털 아날로그 변환기로 출력하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 IFD 송수신 장치는, IFD(In-band Full Duplex) 송수신 장치로서, 적어도 하나의 프로 [0015]
그램이 저장된 메모리와, 상기 적어도 하나의 프로그램 명령을 수행하는 프로세서와, 네트워크와 연결되어 통신 을 수행하는 송수신 장치와, 상기 송수신 장치의 송신단에 배치되어 송신 신호를 아날로그 신호로 변환하는 디 지털 아날로그 변환기를 포함한다. 여기서, 상기 적어도 하나의 프로그램 명령은, 상기 송신단 신호의 성형을 위한 신호성형 계수를 생성하고, 상기 송수신 장치의 수신단의 수신 신호에서 자기간섭 신호의 제거를 위한 채 널추정 계수를 생성하고, 상기 신호성형 계수에 기초하여 송신 신호를 성형하고, 상기 채널추정 계수에 기초하 여 상기 수신 신호에서 자기간섭 신호의 제거를 위한 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 다운샘플링 시간 영역에 [0016]
서 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 송신단에서 입력된 [0017]
제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기의 출력신호를 다운샘플링하여 생성된 제2 신호에 기 초하여 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 제어 신호에 기초 [0018]
하여 상기 수신 신호에서 자기간섭 신호를 제거한 유효 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 유효 신호를 상기 [0019]
수신단에 배치된 신호 복구부로 출력하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 오버샘플링 시간 영역에 [0020]
서 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 송신단에서 입력된 [0021]
신호를 오버샘플링한 제1 신호 및 상기 수신단에 배치된 아날로그 디지털 변환기에서 출력된 제2 신호에 기초하 여 상기 제어 신호를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 상기 신호성형 계수의 [0022]
생성 시, 상기 송신단 신호를 아날로그 디지털 변환한 신호에 기초하여 기저 행렬을 생성하고, 상기 기저 행렬 에 기초하여 상기 제1 신호와 상기 송신 신호가 동일해지도록 상기 신호성형 계수를 생성하도록 실행된다.
본 발명의 실시 예에 따른 IFD 송수신 장치에서, 상기 적어도 하나의 프로그램 명령은, 성형된 상기 송신 신호 [0023]
를 상기 송신단에 배치된 디지털 아날로그 변환기로 출력하도록 실행된다.
발명의 효과
본 발명의 IFD(In-band Full Duplex) 송수신 방법 및 장치는 선형 SI 신호뿐만 아니라 비선형 SI 신호까지 제거 [0024]
할 수 있다. 또한, 본 발명의 IFD 송수신 방법 및 장치는 디지털 자기간섭 제거의 복잡도 및 하드웨어 비용을 줄일 수 있다.
도면의 간단한 설명
도 1은 통신 시스템의 제1 실시 예를 도시한 개념도이다.
[0025]
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시 예를 도시한 블록도이다.
도 3은 본 발명의 실시 예에 따른 IFD(In-band Full Duplex) 송수신 장치를 나타내는 도면이다.
도 4는 본 발명의 제1 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면 이다.
도 5는 본 발명의 제2 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면 이다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 IFD 프레임 구조로서, 훈련 구간 및 데이터 전송 구간을 나타내는 도면이다.
도 7a 및 도 7b는 무선랜 PHY 프레임 규격에서 훈련 구간을 배치하는 방법을 나타내는 도면이다.
도 8은 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 일 예를 나타내는 도면이다.
도 9는 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 다른 예를 나타내는 도면이다.
도 10은 도 4에 도시된 SI 제어 계수 생성기를 나타내는 도면이다.
도 11은 신호성형 방법의 일 예를 나타내는 도면이다.
도 12는 SI 신호성형 계수를 생성하는 방법을 나타내는 도면이다.
도 13은 SI 제어기를 나타내는 도면이다.
도 14는 자기 간섭 신호의 제거 방법의 제1 실시예를 도시한 흐름도이다.
도 15는 자기 간섭 신호의 제거 방법의 제2 실시예를 도시한 흐름도이다.
발명을 실시하기 위한 구체적인 내용
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하 [0026]
고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의 [0027]
해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된 다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유 사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 [0028]
직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이 해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있 다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 [0029]
아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 출원에서,
"포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들 을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요 소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 [0030]
속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일 반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의 미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예를 보다 상세하게 설명하고자 한다. 본 발명을 설 [0031]
명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 통신 시스템의 제1 실시 예를 도시한 개념도이다.
[0032]
도 1을 참조하면, 통신 시스템(100)은 복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, [0033]
130-3, 130-4, 130-5, 130-6)로 구성될 수 있다. 여기서, 통신 시스템(100)은 "통신 네트워크"로 지칭될 수 있 다. 복수의 통신 노드들 각각은 적어도 하나의 통신 프로토콜(protocol)을 지원할 수 있다. 예를 들어, 복수의 통신 노드들 각각은 CDMA(code division multiple access) 기반의 통신 프로토콜, WCDMA(wideband CDMA) 기반 의 통신 프로토콜, TDMA(time division multiple access) 기반의 통신 프로토콜, FDMA(frequency division multiple access) 기반의 통신 프로토콜, OFDM(orthogonal frequency division multiplexing) 기반의 통신 프 로토콜, OFDMA(orthogonal frequency division multiple access) 기반의 통신 프로토콜, SC(single carrier)-
FDMA 기반의 통신 프로토콜, NOMA(non-orthogonal multiple access) 기반의 통신 프로토콜, SDMA(space division multiple access) 기반의 통신 프로토콜 등을 지원할 수 있다. 복수의 통신 노드들 각각은 다음과 같 은 구조를 가질 수 있다.
도 2는 통신 시스템을 구성하는 통신 노드의 제1 실시 예를 도시한 블록도이다.
[0034]
도 2를 참조하면, 통신 노드(200)는 적어도 하나의 프로세서(210), 메모리(220) 및 네트워크와 연결되어 통신을 [0035]
수행하는 송수신 장치(230)를 포함할 수 있다. 또한, 통신 노드(200)는 입력 인터페이스 장치(240), 출력 인터 페이스 장치(250), 저장 장치(260) 등을 더 포함할 수 있다. 통신 노드(200)에 포함된 각각의 구성 요소들은 버 스(bus)(270)에 의해 연결되어 서로 통신을 수행할 수 있다.
프로세서(210)는 메모리(220) 및 저장 장치(260) 중에서 적어도 하나에 저장된 프로그램 명령(program comman [0036]
d)을 실행할 수 있다. 프로세서(210)는 중앙 처리 장치(central processing unit, CPU), 그래픽 처리 장치 (graphics processing unit, GPU), 또는 본 발명의 실시 예들에 따른 방법들이 수행되는 전용의 프로세서를 의 미할 수 있다. 메모리(220) 및 저장 장치(260) 각각은 휘발성 저장 매체 및 비휘발성 저장 매체 중에서 적어도 하나로 구성될 수 있다. 예를 들어, 메모리(220)는 읽기 전용 메모리(read only memory, ROM) 및 랜덤 액세스 메모리(random access memory, RAM) 중에서 적어도 하나로 구성될 수 있다.
다시 도 1을 참조하면, 통신 시스템(100)은 복수의 기지국들(base stations)(110-1, 110-2, 110-3, 120-1, [0037]
120-2), 복수의 단말들(user equipment)(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)을 포함할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 매크로 셀(macro cell)을 형성할 수 있다. 제 4 기지국(120-1) 및 제5 기지국(120-2) 각각은 스몰 셀(small cell)을 형성할 수 있다. 제1 기지국(110-1)의 커버리지(coverage) 내에 제4 기지국(120-1), 제3 단말(130-3) 및 제4 단말(130-4)이 속할 수 있다. 제2 기지 국(110-2)의 커버리지 내에 제2 단말(130-2), 제4 단말(130-4) 및 제5 단말(130-5)이 속할 수 있다. 제3 기지 국(110-3)의 커버리지 내에 제5 기지국(120-2), 제4 단말(130-4), 제5 단말(130-5) 및 제6 단말(130-6)이 속할 수 있다. 제4 기지국(120-1)의 커버리지 내에 제1 단말(130-1)이 속할 수 있다. 제5 기지국(120-2)의 커버리지 내에 제6 단말(130-6)이 속할 수 있다.
여기서, 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 노드B(NodeB), 고도화 노드B(evolved [0038]
NodeB), BTS(base transceiver station), 무선 기지국(radio base station), 무선 트랜시버(radio transceiver), 액세스 포인트(access point), 액세스 노드(node), 노변 장치(road side unit; RSU), RRH(radio remote head), TP(transmission point), TRP(transmission and reception point), 중계 노드(relay node) 등 으로 지칭될 수 있다. 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 터미널(terminal), 액세스 터미널(access terminal), 모바일 터미널(mobile terminal), 스테이션(station), 가입자 스테이션 (subscriber station), 모바일 스테이션(mobile station), 휴대 가입자 스테이션(portable subscriber station), 노드(node), 다바이스(device) 등으로 지칭될 수 있다.
복수의 통신 노드들(110-1, 110-2, 110-3, 120-1, 120-2, 130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 [0039]
셀룰러(cellular) 통신(예를 들어, 3GPP(3rd generation partnership project) 표준에서 규정된 LTE(long term evolution), LTE-A(advanced) 등)을 지원할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각 각은 서로 다른 주파수 대역에서 동작할 수 있고, 또는 동일한 주파수 대역에서 동작할 수 있다. 복수의 기지국 들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀(ideal backhaul) 또는 논(non)-아이디얼 백홀을 통해 서로 연결될 수 있고, 아이디얼 백홀 또는 논-아이디얼 백홀을 통해 서로 정보를 교환할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 아이디얼 백홀 또는 논-아이디얼 백홀을 통해 코어 (core) 네트워크(미도시)와 연결될 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 코 어 네트워크로부터 수신한 신호를 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)에 전송할 수 있고, 해당 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)로부터 수신한 신호를 코어 네트워크에 전송할 수 있다.
복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 OFDMA 기반의 다운링크(downlink) 전송을 지원할 [0040]
수 있고, SC-FDMA 기반의 업링크(uplink) 전송을 지원할 수 있다. 또한, 복수의 기지국들(110-1, 110-2, 110- 3, 120-1, 120-2) 각각은 MIMO(multiple input multiple output) 전송(예를 들어, SU(single user)-MIMO, MU(multi user)-MIMO, 대규모(massive) MIMO 등), CoMP(coordinated multipoint) 전송, 캐리어 애그리게이션 (carrier aggregation) 전송, 비면허 대역(unlicensed band)에서 전송, 단말 간 직접(device to device, D2D) 통신(또는, ProSe(proximity services)) 등을 지원할 수 있다. 여기서, 복수의 단말들(130-1, 130-2, 130-3, 130-4, 130-5, 130-6) 각각은 기지국(110-1, 110-2, 110-3, 120-1, 120-2)과 대응하는 동작, 기지국(110-1,
110-2, 110-3, 120-1, 120-2)에 의해 지원되는 동작을 수행할 수 있다.
예를 들어, 제2 기지국(110-2)은 SU-MIMO 방식을 기반으로 신호를 제4 단말(130-4)에 전송할 수 있고, 제4 단말 [0041]
(130-4)은 SU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 또는, 제2 기지국(110-2)은 MU-MIMO 방식을 기반으로 신호를 제4 단말(130-4) 및 제5 단말(130-5)에 전송할 수 있고, 제4 단말(130-4) 및 제5 단말(130-5) 각각은 MU-MIMO 방식에 의해 제2 기지국(110-2)으로부터 신호를 수신할 수 있다. 제1 기지국 (110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 CoMP 방식을 기반으로 신호를 제4 단말(130-4)에 전 송할 수 있고, 제4 단말(130-4)은 CoMP 방식에 의해 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국 (110-3)으로부터 신호를 수신할 수 있다. 복수의 기지국들(110-1, 110-2, 110-3, 120-1, 120-2) 각각은 자신의 커버리지 내에 속한 단말(130-1, 130-2, 130-3, 130-4, 130-5, 130-6)과 캐리어 애그리게이션 방식을 기반으로 신호를 송수신할 수 있다. 제1 기지국(110-1), 제2 기지국(110-2) 및 제3 기지국(110-3) 각각은 제4 단말(130- 4)과 제5 단말(130-5) 간의 D2D 통신을 코디네이션(coordination)할 수 있고, 제4 단말(130-4) 및 제5 단말 (130-5) 각각은 제2 기지국(110-2) 및 제3 기지국(110-3) 각각의 코디네이션에 의해 D2D 통신을 수행할 수 있다.
도 3은 본 발명의 실시 예에 따른 IFD(In-band Full Duplex) 송수신 장치를 나타내는 도면이다.
[0043]
도 3을 참조하면, 본 발명의 실시 예에 따른 IFD(In-band Full Duplex) 송수신 장치는 안테나부(300), RF 아날 [0044]
로그 SIC 처리부(400), RF 신호 처리부(500), 신호 변환부(600), DSIC(Digital SIC) 처리부(700) 및 디지털 모 뎀부(800)를 포함한다.
안테나부(300)는 1개 또는 복수의 안테나로 구성되며, 각각의 안테나는 RF 아날로그 SIC 처리부(400)와 연결된 [0045]
다. 여기서, 안테나부(300)의 안테나로서 분리 안테나가 적용될 수 있다. 또한, 안테나부(300)의 안테나로서 공 유 안테나가 적용될 수 있다. 안네나부(300)는 수신단과 송신단 간의 신호 분리를 위해 서큘레이터(Circulato r)와 같은 신호 분배기를 포함할 수 있다.
일 예로서, 송수신 공유 안테나는 하나의 안테나와 그 아래 신호 분배기에 송수신 패스가 연결된 구조를 가질 [0046]
수 있다. 송수신 분리 안테나는 송수신 경로에 각각 하나씩 개별 안테나가 연결된 구조를 가질 수 있다. 또한, 안테나가 전방위에 신호를 방사 또는 수신하는 전방향(omnidirectional) 안테나 타입, 특정 각도 범위, 예를 들 어 섹터(sector) 또는 빔(beam)에 신호를 방사 또는 수신하는 섹터 안테나 또는 빔포밍 안테나 타입 등의 사용 이 발명의 범주에 포함됨을 명시한다.
RF 아날로그 SIC 처리부(400)는 RF 대역 아날로그 영역에서 SI 신호를 제거하고, SI 신호가 제거된 신호를 RF [0047]
신호 처리부(500)로 전달할 수 있다. RF 아날로그 SIC 처리부(400)는 아날로그 FIR(finite impulse response) 필터를 포함할 수 있으며, 아날로그 FIR 필터는 다수의 감쇠기(attenuator)와 각 감쇠기에 연결된 위상 천이 (phase shift) 장치를 포함할 수 있다. 다른 예로서, RF 아날로그 SIC 처리부(400)는 발룬(Balun) 필터와 같은 역 위상 생성 장치를 포함할 수 있다.
이러한 RF 아날로그 SIC 처리부(400)는 디지털 영역 신호로 변환한 아날로그 FIR 필터의 입출력 신호를 통해 아 [0048]
날로그 FIR 필터의 감쇠기 및 위상 천이 장치의 값을 결정할 수 있다. RF 아날로그 SIC 처리부(400)는 RF 아날 로그 FIR 필터를 제어하는 디지털 제어 알고리즘을 실행시킬 수 있으며, 디지털 제어 알고리즘에 의해 결정된 아날로그 FIR 필터의 감쇠기 및 위상 천이 장치의 특정 값은 디지털 제어 정보로 생성될 수 있다.
RF 신호 처리부(500)는 송신 RF 신호 처리부(510) 및 수신 RF 신호 처리부(520)를 포함할 수 있다. 송신 RF 신 [0049]
호 처리부(510) 및 수신 RF 신호 처리부(520) 각각은 주파수 변환기와 신호 증폭기를 포함할 수 있다. 주파수 변환기는 기저 대역 신호를 RF 대역 신호로 변환할 수 있고, 반대로 RF 대역 신호를 기저 대역 신호로 변환할 수 있다. 구체적으로, 주파수 변환기는 로컬 오실레이터(LO: local oscillator)와 믹서/적분기 (mixer/integrator)로 구성되는 업/다운 변환기(up/down converter)를 포함할 수 있다. 신호 증폭기는 입력 신 호의 크기를 증폭하여 출력할 수 있으며, HPA(high power amplifier), LNA(low noise amplifier) 및 VGA(variable gain amplifier)를 포함할 수 있다. HPA는 RF 신호로 전환된 송신 신호를 증폭하여 출력할 수 있 다. 그리고 LNA는 낮음 잡음 수준을 유지하면서 수신 신호를 증폭하여 출력할 수 있다. 그리고 VGA는 입력 신호 의 이득을 가변적으로 조정하는 것으로, 수신되는 SI 신호 또는 유효 신호(desired signal, DS)의 크기를 일정 한 크기의 디지털 신호로 변환하기 위하여 수신 신호의 크기를 조정할 수 있다. 여기서, LNA는 RF 아날로그 SIC 처리부(400)를 통과한 이후 RF 신호 처리부(500)로 입력되는 신호의 크기에 따라 선택적으로 적용할 수 있다.
신호 변환부(600)는 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(digital-to-analog [0050]
converter, DAC)(610)와, 아날로그 신호를 디지털 신호로 변환하는 제1 아날로그 디지털 변환기(analog-to- digital converter, ADC)(620) 및 제2 아날로그 디지털 변환기(625)를 포함할 수 있다. 디지털 아날로그 변환 기(610)는 DSIC 처리부(700)에서 입력되는 디지털 신호를 아날로그 신호로 변환하고, 변환된 디지털 신호를 송 신 RF 신호 처리부(510)로 전달할 수 있다. 그리고 제1 아날로그 디지털 변환기(620)는 송신 RF 신호 처리부 (510)에서 출력되는 아날로그 신호를 디지털 신호로 변환하고, 변환된 디지털 신호를 DSIC 처리부(700)로 전달 할 수 있다. 그리고 제2 아날로그 디지털 변환기(625)는 수신 RF 신호 처리부(520)에서 입력되는 아날로그 신호 를 디지털 신호로 변환하고, 변환된 디지털 신호를 DSIC 처리부(700)로 전달할 수 있다.
자기 송신 신호(예를 들어, SI 신호)가 무선 구간, 수신 RF 신호 처리부(520) 및 제2 아날로그 디지털 변환부 [0051]
(625)를 순차적으로 거쳐 디지털 영역으로 입력될 때, DSIC 처리부(700)는 디지털 신호 처리를 수행하여 SI 신 호를 상쇄시킬 수 있다. 이러한 DSIC 처리부(700)는 디지털 모뎀부(800)와 신호 변환부(600) 사이의 송수신 디 지털 전 영역에 걸쳐 배치될 수 있다. DSIC 처리부(700)는 SI 신호를 구성하는 성분을 요소별로 제어 또는 제거 하기 위하여 송신 신호를 성형하고, 수신된 SI 신호를 재현 및 제거할 수 있다.
디지털 모뎀부(800)는 신호 생성부(810) 및 신호 복구부(820)를 포함할 수 있다. 신호 생성부(810)는 자기 간섭 [0052]
신호의 제거(SIC)를 위한 훈련 심볼 및 실제 통신 데이터를 변조한 데이터 프레임(구체적으로, 시간 영역 전송 신호)을 생성할 수 있다. 신호 생성부(810)는 생성된 훈련 심볼 및 전송 신호를 DSIC 처리부(700)로 전달할 수 있다. 신호 복구부(820)는 DSIC 처리부(700)에서 자기 간섭(self-interference, SI)이 제거된 유효 신호 (desired signal, DS)를 수신하고, 수신된 유효 신호를 프레임 형식에 맞춰 복조할 수 있다.
도 4는 본 발명의 제1 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면 [0053]
이다.
도 4를 참조하면, 본 발명의 제1 실시 예에 따른 DSIC 처리부(700)는 오버 샘플링부(710), 다운 샘플링부(720) [0054]
및 DSI(Digital self-interference) 조정부(730)를 포함할 수 있다. DSI 조정부(730)는 SI 제어 계수 생성기 (732), 신호 성형기(734) 및 SI 제거기(736)를 포함할 수 있다.
오버 샘플링부(710)는 입력된 신호를 R 배의 샘플링 주파수로 샘플링하고, 샘플링된 신호를 신호 성형기(734)로 [0055]
출력할 수 있다.
다운 샘플링부(720)는 SI 제거기(736)에서 입력된 신호를 원 신호의 샘플로 데시메이션(decimation)하여 출력할 [0056]
수 있다. 즉, 다운 샘플링부(720)는 오버 샘플링부(710)에 의해서 R 배 샘필링된 신호를 원래의 신호로 다운샘 플링하여 신호 복구부(820)로 출력할 수 있다.
이하, SI 신호에 대한 디지털 영역의 시간 신호, 즉 SI 신호의 디지털 영역의 원신호를 기준 신호라고 명칭 하 [0057]
기로 한다. 본 발명에서 기준 신호는 발명의 구성에 따라 오버샘플 이전 또는 오버샘플 이후의 디지털 영역의 신호를 의미할 수 있다.
SI 제어 계수 생성기(732)는 송신되는 SI 신호의 비선형성을 최소화하기 위한 신호 성형 계수를 생성할 수 [0058]
있다. 그리고 SI 제어 계수 생성기(732)는 송신 신호 성형 계수를 생성한 이후, DSIC 처리부(700)로 입력되는 SI 신호를 제거하기 위하여 IFD 송수신 채널 성분을 추정하여 채널추정 계수를 생성할 수 있다. SI 제어 계수 생성기(732)는 생성된 신호 성형 계수를 신호 성형기(734)로 출력하고, 채널추정 계수를 SI 제거기(736)로 출력 할 수 있다.
신호 성형기(734)는 SI 제어 계수 생성기(732)에서 입력된 신호 성형 계수에 기초하여 송신 신호를 성형할 수 [0059]
있다. 신호 성형기(734)는 성형된 송신 신호를 디지털 아날로그 변환기(610)로 출력할 수 있다.
SI 제거기(736)는 SI 제어 계수 생성기(732)에서 입력된 채널추정 계수에 기초하여 수신되는 SI 신호를 상쇄시 [0060]
키기 위한 제어 신호를 생성한다. 그리고 SI 제거기(736)는 기준 시간 동기(synchronization)에 맞춰 상기 제어 신호에 따라 실제 수신되는 SI 신호를 상쇄시켜 유효 신호(DS)를 생성할 수 있다. 그리고 SI 제거기(736)는 유 효 신호(DS)를 다운 샘플링부(720)로 출력할 수 있다.
본 발명의 제1 실시 예에 따른 DSIC 처리부(700)는 DSI 조정부(730)의 전체 기능이 오버 샘플링(oversampling) [0061]
시간 영역에서 동작할 수 있다. 따라서, DSI 조정부(730)로 입력되는 신호를 획득하는 A1, A2 및 A3 지점이 오 버 샘플링 시간 영역의 경로 상에 위치할 수 있다.
도 4에 도시된 바와 같이, A1 지점은 오버 샘플링부(710)와 DSI 조정부(730) 사이에 위치하고, A2 지점은 제1 [0062]
아날로그 디지털 변환기(620)와 DSI 조정부(730) 사이에 위치하고, A3 지점은 제2 아날로그 디지털 변환기(62 5)와 DSI 조정부(730) 사이에 위치할 수 있다. 이와 같이, DSI 조정부(730)로 입력되는 신호를 획득하는 A1, A2, A3 지점이 오버 샘플링 영역의 시간 경로 상에 위치하고, DSI 조정부(730)는 오버 샘플링 영역의 샘플 수를 기준으로 신호 처리를 수행할 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 DSIC(Digital Self-Interference Cancellation) 처리부를 나타내는 도면 [0063]
이다.
도 5를 참조하면, 본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 오버 샘플링부(710), 다운 샘플링부(720) [0064]
및 DSI 조정부(730)를 포함할 수 있다. DSI 조정부(730)는 SI 제어 계수 생성기(732), 신호 성형기(734) 및 SI 제거기(736)를 포함할 수 있다.
오버 샘플링부(710)는 입력된 신호를 R 배의 샘플링 주파수로 샘플링하고, 샘플링된 신호를 신호 성형기(734)로 [0065]
출력할 수 있다.
다운 샘플링부(720)는 제2 아날로그 디지털 변환기(625)에서 입력된 신호를 원 신호의 샘플로 데시메이션 [0066]
(decimation)하여 SI 제거 계수 생성기(732) 및 SI 제거기(736)로 출력할 수 있다.
SI 제어 계수 생성기(732)는 송신되는 SI 신호의 비선형성을 최소화하기 위한 신호 성형 계수를 생성할 수 [0067]
있다. 그리고 SI 제어 계수 생성기(732)는 송신 신호 성형 계수를 생성한 이후, DSIC 처리부(700)로 입력되는 SI 신호를 제거하기 위한 IFD 송수신 채널 성분을 추정하여 채널추정 계수를 생성할 수 있다. SI 제어 계수 생 성기(732)는 생성된 신호 성형 계수를 신호 성형기(734)로 출력하고, 채널추정 계수를 SI 제거기(736)로 출력할 수 있다.
신호 성형기(734)는 SI 제어 계수 생성기(732)에서 입력된 신호 성형 계수에 기초하여 송신 신호를 성형할 수 [0068]
있다. 신호 성형기(734)는 성형된 송신 신호를 디지털 아날로그 변환기(610)로 출력할 수 있다.
SI 제거기(736)는 SI 제어 계수 생성기(732)에서 입력된 채널추정 계수에 기초하여 수신되는 SI 신호를 상쇄시 [0069]
키기 위한 제어 신호를 생성한다. 그리고 SI 제거기(736)는 기준 시간 동기(synchronization)에 맞춰 상기 제어 신호에 따라 실제 수신되는 SI 신호를 상쇄시켜 유효 신호(DS)를 생성할 수 있다. 그리고 SI 제거기(736)는 유 효 신호(DS)를 신호 복구부(820)로 출력할 수 있다.
본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 SI 제어 계수 생성기(732)가 다운 샘플링(downsampling) 기 [0070]
간에 동작하여 SI 채널을 추정할 수 있다. 도 4를 참조하여 설명한 제1 실시 예에 따른 DSIC 처리부(700)는 SI 제어 계수 생성기(732)가 오버 샘플링 기간에 동작하였으나, 도 5에 도시된 제2 실시 예에 따른 DSIC 처리부 (700)는 SI 제어 계수 생성기(732)가 다운 샘플링 기간에 동작한다는 점에서 차이가 있다.
또한, 본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 SI 제거기(736)가 다운 샘플링 기간에 동작하여 SI 신 [0071]
호를 제거할 수 있다. 즉, 도 4에 도시된 제1 실시 예에 따른 DSIC 처리부(700)는 SI 제거기(736)가 오버 샘플 링 기간에 동작하였으나, 도 5에 도시된 DSIC 처리부(700)는 SI 제거기(736)가 다운 샘플링 기간에 동작한다는 점에서 차이가 있다.
본 발명의 제2 실시 예에 따른 DSIC 처리부(700)는 SI 제어 계수 생성기(732) 및 SI 제거기(736)의 기능이 다운 [0072]
샘플링 시간 영역에서 동작할 수 있다. 따라서, DSI 조정부(730)로 입력되는 신호를 획득하는 B1 지점은 오버 샘플링부(710)의 출력단에 위치하고, B2 지점은 오버 샘플링부(710)의 입력단에 위치할 수 있다. 그리고, SI 제 어 계수 생성기(732)로 입력되는 신호를 획득하는 B3 지점은 다운 샘플링부(720)의 출력단에 위치하고, 다운 샘 플링 영역의 경로 상에 B3 지점이 위치할 수 있다. 이와 같이, DSI 조정부(730)로 입력되는 신호를 획득하는 B1, B2, B3 지점이 다운 샘플링 영역의 시간 경로 상에 위치하고, DSI 조정부(730)는 다은 샘플링 영역의 샘플 수를 기준으로 신호 처리를 수행할 수 있다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 IFD 프레임 구조로서, 훈련 구간 및 데이터 전송 구간을 나타내는 [0073]
도면이다.
도 6a 및 도 6b를 참조하면, 본 발명의 실시 예에 따른 IFD 프레임(810)은 자기간섭제거(SIC)를 수행하기 위한 [0074]
것으로, 훈련 구간(911, 912), 보호 구간(914, guard period) 및 데이터 전송 구간(913, Data Transmission period)을 포함할 수 있다. 훈련 구간(911, 912)은 신호 성형 훈련 구간(911, SI WS(wave shaping) training period), SI 채널추정 훈련 구간(912, SI CHE(channel estimation) training period)을 포함할 수 있다.
신호 성형 훈련 구간(911)은 SI 제어 계수 생성기(732)에서 신호 성형 계수를 생성을 위한 제1 훈련 신호를 전 [0075]
송하는 구간이다. SI 채널추정 훈련 구간(912)은 SI 제어 계수 생성기(732)에서 SI 채널추정을 위한 제2 훈련 신호를 전송하는 구간이다.
보호 구간(914)은 훈련 동작을 수행 시 IFD 송수신 장치가 안정적으로 동작할 수 있도록 보호하는 구간으로, [0076]
ISI(inter-symbol interference) 회피, IFD 송수신기의 시스템 대기 시간 및 ADC의 포화 방지를 위한 이득 조 정을 위해 IFD 프레임(910) 내에 배치될 수 있다.
보호 구간(914)에서의 전송 신호는 상기 ISI(inter-symbol interference) 회피, IFD 송수신기의 시스템 대기 [0077]
시간 및 ADC의 포화 방지를 위한 이득 조정 등의 목적에 따라서 자유롭게 구성할 수 있다. 또한, 보호 구간 (914)은 상기 ISI(inter-symbol interference) 회피, IFD 송수신기의 시스템 대기 시간 및 ADC의 포화 방지를 위한 이득 조정 등의 목적에 따라서 전송 신호 단위 내에서 자유롭게 배치될 수 있다.
SI 신호 성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)에서는 훈련 시퀀스 또는 심볼과 같은 약속된 신호 [0078]
를 송신 장치와 수신 장치 간에 송수신할 수 있다.
훈련 구간(911, 912)에서 제1 훈련 신호는 SI 제어 계수 생성기(732)에서 신호성형 계수의 생성을 위해 사용될 [0079]
수 있다. 그리고 훈련 구간(911, 912)에서 제2 훈련 신호는 SI 채널추정 계수를 생성을 위해 사용될 수 있다.
따라서, 훈련 구간(911, 912)에서 전송된 제1 및 제2 훈련 신호는 DSI 조정부(730) 내의 기저 저장기에 기저 [0080]
(basis)의 형태로 미리 계산하여 저장될 수 있다.
또한, 상기 제1 및 제2 훈련 신호는 IFD 송수신 장치들 간에 서로 약속된 신호이며, 상기 제1 및 제2 훈련 신호 [0081]
의 종류와 길이에는 특별한 제약이 없다. 뿐만 아니라 SI 신호 성형 훈련 구간(911)과 SI 채널추정 훈련 구간 (912) 내에서 전송되는 제1 및 제2 훈련 신호는 서로 훈련 신호로 구성할 수도 있고, 서로 같은 훈련 신호를 공 유할 수도 있다.
IFD 프레임(810)에서 시간 단위는 크게 전송 프레임 단위 시간 Tf와, 전송 신호 단위시간 Ts1, Ts2와, SI 신호성 [0082]
형 계수를 업데이트 시간 Tr로 구성될 수 있다. 전송 프레임 단위 시간 Tf는 SI 신호성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)이 포함된 하나의 프레임 시간을 의미할 수 있다.
Tr은 SI 신호성형 훈련 구간(911)이 배치되는 시간 간격을 의미하고, 하나 또는 다수의 전송 신호 단위와 휴식 [0083]
(rest) 구간 Ta를 더한 시간으로 설정될 수 있다. 상기 휴식 구간 Ta는 다른 노드들의 채널 점유 등으로 신호 전송이 비어있는 구간을 의미할 수 있다. 따라서, Tr 이내에는 다수의 Tf, Ts1, Ts2, Ta가 존재할 수 있다.
도 6a에 도시된 바와 같이, 하나의 전송 신호 단위시간 Ts1 내에서 데이터 전송 구간(914) 앞에 SI 신호성형 훈 [0084]
련 구간(911) 및 SI 채널추정 훈련 구간(912)이 순차적으로 배치될 수 있다. 또한, 하나의 전송 신호 단위시간 Ts2 내에서 SI 채널추정 훈련 구간(912)과 데이터 전송 구간(913)이 배치될 수 있다. 즉, 전송 신호 단위시간 Ts1은 SI 신호 성형 훈련 구간(911), SI 채널추정 훈련 구간(912) 및 데이터 전송 구간(913)를 포함할 수 있다.
그리고 전송 신호 단위시간 Ts2는 SI 채널추정 훈련 구간(912) 및 데이터 전송 구간(913)을 포함할 수 있다.
도 6a에 도시된 바와 같이, 긴 시간 간격 Tr을 두고 하나의 SI 신호 성형 훈련 구간(911)이 배치될 수 있다. 다 [0085]
른 예로서, 도 6b에 도시된 바와 같이, 전송 신호 단위시간(Ts1, Ts2) 마다 SI 신호성형 훈련 구간(911)이 배치 될 수도 있다.
그러나 이에 한정되지 않고, SI 신호성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)은 무선 채널의 위상 변 [0086]
화가 크지 않은 하나의 전송 신호 구간 단위 내에서 연속적으로 구성될 수 있다. 또한, 전송 프레임 단위 시간 Tf 내에서 SI 신호 성형 훈련 구간(911)과 SI 채널추정 훈련 구간(912)의 개수에 제약이 없다. 또한, 하나의 전 송 신호 단위시간(Ts1, Ts2) 내에 하나의 SI 신호 성형 훈련 구간(911)과 하나의 SI 채널추정 훈련 구간(912)을 배치할 수도 있고, 복수의 SI 신호 성형 훈련 구간(911)과 복수의 SI 채널추정 훈련 구간(912)을 배치할 수도 있다.
도 7a 및 도 7b는 무선랜 PHY 프레임 규격에서 훈련 구간을 배치하는 방법을 나타내는 도면이다.
[0087]
도 7a 및 도 7b를 참조하면, 무선랜 프레임(920) 규격에 맞춰 도 6a 및 도 6b에 도시된 전송 신호 단위시간 [0088]
(Ts1, Ts2)를 구성할 수 있다.
일 예로서, 도 7a에 도시된 바와 같이, 무선랜 프레임(920) 내에서 프리앰블을 배치하고, 이후 SI 신호 성형 훈 [0089]
련 구간(921), SI 채널추정 훈련 구간(922) 및 보호 구간(923)을 순차적으로 배치할 수 있다. 보호 구간(923) 이후에 데이터 전송 구간(924)을 배치할 수 있다.
처음에 배치된 프리앰블을 통해 다른 노드(node)들에게 IFD 기능을 포함하는 무선랜 프레임(920)임을 알릴 수 [0090]
있다. 이후, SI 신호 성형 훈련 구간(921) 동안 다른 노드에서 입력되는 간섭 신호의 방해를 받지 않도록 보호 할 수 있다. 보호 구간(923)을 통해 다른 노드의 훈련 구간을 보호할 수 있다. 보호 구간(923) 이후에 데이터 전송 구간(924)을 배치하여 데이터의 전송을 수행할 수 있다.
보호 구간(923) 동안에 상대측 노드도 동일하게 프리앰블, SI 신호 성형 훈련 구간(921), SI 채널추정 훈련 구 [0091]
간(922) 및 보호 구간(923)을 설정하여 SI 훈련 절차를 수행할 수 있다.
일정 시간 후 SI 채널 변화에 따라, SI 채널추정을 반복 수행하고자 할 때 도 7a 및 도 7b에 도시된 바와 같이, [0092]
다시 프리앰블, SI 채널추정 훈련 구간(922) 및 보호 구간(923)을 배치하여 자신과 상대 노드의 SI 훈련 구간을 보호하면서 채널추정을 수행할 수 있다.
도 7a 및 도 7b에 도시된 무선랜 프레임(920) 구조는 IFD 노드 간(pairwise) 통신 시스템에서 마스터(master) [0093]
역할을 하는 네트워크 조정자가 슬레이브(slave) 노드와 SI 훈련 구간을 보장하면서, 무선 접속을 제어하는 동 작에 이용할 수 있다. 만약, 마스터와 슬레이브 간 별도의 정보를 통해 SI 훈련 순서가 정해진 시스템이라면 상 기 프리앰블을 보호 구간(930) 뒤에 배치할 수도 있다.
다른 예로서, 도 7b에 도시된 바와 같이, 무선랜 프레임(920) 내에서 프리앰블을 배치하고, 이후 SI 신호 성형 [0094]
훈련 구간(921), SI 채널추정 훈련 구간(922) 및 데이터 전송 구간(924)을 배치할 수 있다. 즉, 무선랜 프레임 (920) 내에서 보호 구간(924)을 배치하지 않을 수 있다.
도 7b의 무선랜 프레임(920) 구조에서도 SI 훈련 구간 동안 다른 노드에서 입력되는 간섭 신호가 없어야 한다.
[0095]
따라서, 프리앰블에 IFD 기능을 포함하는 프레임임을 인지할 수 있는 정보 비트를 설정하여 SI 훈련 구간을 보 호할 수 있다.
또한, 데이터 전송 구간(924)에서 다른 노드의 신호를 수신하면서 동시에 또 다른 노드에 신호를 전송할 수 있 [0096]
다. 따라서, IFD 기능의 네트워크 조정자와 다수의 HD((half duplex) 기능 노드가 혼재하는 무선랜 통신 시스템 에서, 도 7b의 무선랜 프레임(920)을 이용하여 IFD 기능을 갖는 네트워크 조정자가 다른 노드들에 채널 점유 정 보, 네트워크 동기를 제공하면서 SI 훈련 구간을 확보할 수 있다. 일정 시간 이후, SI 채널 변화에 따라 SI 채 널추정을 반복 수행하고자 할 때, 프리앰블과 SI 채널추정 훈련 기간(922)을 배치하여 자신과 상대 노드의 SI 훈련 구간을 보호하면서 채널추정을 수행할 수 있다.
일반적으로 LTE(Long Term Evolution) 프레임은 HD FDD(half duplex frequency division multiplexing) 방식, [0098]
HD TDD(time division multiplexing) 방식을 지원하기 위해, 하나의 프레임을 UL(uplink)와 DL(downlink)에 배 분하는 구조를 갖는다. 여기서, DL은 LTE 기지국에서 LTE 노드로 하향 신호 전송이 형성되는 링크이고, 이와 반 대로 UL은 LTE 노드에서 LTE 기지국으로 상향 신호 전송이 형성되는 링크이다.
본 발명에서 LTE 노드는 LTE 단말뿐만 아니라 이동 셀/소형 셀 기지국, 릴레이 등이 될 수 있고, LTE 기지국은 [0099]
매크로 셀 기지국뿐만 아니라 이동 셀/소형 셀 기지국, 릴레이 등이 될 수 있다. IFD 방식은 상기 HD 방식과 달 리 하나의 프레임을 UL/DL 데이터 전송 구간으로 배분하지 않고, 훈련 구간을 제외한 모든 구간을 UL/DL 동시 데이터 전송 구간으로 사용할 수 있다. 따라서 본 발명에서는 도 8 및 도 9에 도시된 바와 같이, LTE 규격의 하 나의 전송 프레임에서 훈련 구간과 데이터 전송 구간을 배치할 수 있다.
도 8은 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 일 예를 나타내는 도면이다.
[0100]
도 8을 참조하면, 3GPP LTE 프레임(930)에서 DsU는 DL에 대한 SI 훈련 및 UL에 대한 SI 훈련을 수행하는 서브프 [0101]
레임(subframe)을 의미할 수 있다. 도 8에서 D는 DL 서브프레임을 나타내고, U는 UL 서브프레임을 나타낸다. DU 는 IFD 방식으로 DL과 UL이 동시에 형성되는 서브프레임을 나타낸다.
DL SI 신호 성형 훈련 구간(931) 및 DL SI 채널추정 훈련 구간(932) 동안 IFD LTE 기지국은 자신에 대한 SI 신 [0102]
호 성형 훈련과 SI 채널추정 훈련을 수행할 수 있다. 또한, UL SI 신호 성형 훈련 구간(933) 및 UL SI 채널추정
구간(934) 동안 IFD LTE 노드는 IFD LTE 기지국과 동일하게 자신에 대한 SI 신호 성형 훈련과 SI 채널추정 훈련 을 수행할 수 있다. IFD LTE 기지국의 훈련 구간과 IFD LTE 단말의 훈련 구간 사이에 특별 서브프레임(special subframe, SS)(예를 들어, LTE 통신 시스템의 특별 서브프레임)(935)이 배치될 수 있다. 예를 들어, 특별 서브 프레임(935)은 DwPTS(downlink pilot time slot), 보호 구간 및 UpPTS(uplink pilot time slot)로 구성될 수 있다. 특별 서브프레임(SS)에 의해 DL 또는 UL 신호의 전송이 보호될 수 있다.
DsU 서브프레임에서는 프레임의 첫 번째 또는 시작과 같은 역할을 하는 프레임에서 처음 두 개의 서브프레임 안 [0103]
에 순차적으로 DL와 UL에 대한 SI 훈련을 수행할 수 있다. 이후 두 번째 프레임부터는 첫 번째 서브프레임에서 DL 또는 UL에 대한 SI 훈련을 선택적으로 수행할 수 있다. DL SI 훈련 구간에 대한 D 서브프레임은 DL SI 신호 성형 훈련 구간(931)과 DL SI 채널추정 훈련 구간(932)을 포함할 수 있다. 또한, UL SI 훈련 구간에 대한 U 서 브프레임은 UL SI 신호 성형 훈련 구간(933)과 UL SI 채널추정 훈련 구간(934)을 포함할 수 있다.
도 9는 3GPP LTE 프레임 규격에서 훈련 구간 및 전송 신호를 구성하는 방법의 다른 예를 나타내는 도면이다.
[0104]
도 9를 참조하면, 3GPP LTE 프레임(940)에서 SD(special DL)는 데이터 전송 구간 DU 사이에 배치된 특별 DL 서 [0105]
브프레임을 의미할 수 있다. 그리고 SU(special UL)는 데이터 전송 구간 DU 사이에 배치된 특별 UL 서브프레임 을 의미할 수 있다.
DsU, D 또는 U 서브프레임의 전송 시, 일정 시간 이후 SI 채널 변화에 따라 SI 채널추정 훈련을 반복 수행하고 [0106]
자 할 때, 특별 DL 서브프레임과 특별 UL 서브프레임을 이용하여 SI 신호의 비선형성 변화에 따라 SI 신호 성형 훈련 및 SI 채널 추정 훈련을 다시 수행할 수 있다.
이러한, 특별 DL/UL 서브프레임은 하나의 프레임 단위 안에서 자유롭게 또는 고정적으로 배치할 수 있다. 이를 [0107]
위해 SD 또는 SU 서브프레임은 DL SI 신호 성형 훈련 구간(941) 앞에 특별 서브프레임(SS)을 배치할 수 있다.
그리고 DL SI 신호 성형 훈련 구간(941)과 DL SI 채널추정 구간(942) 사이에는 보호 구간(944)이 배치될 수 있 다.
UL SI 신호 성형 훈련 구간(945) 및 UL SI 채널추정 구간(946) 앞에 특별 서브프레임(SS)을 배치할 수 있다. 그 [0108]
리고 UL SI 신호 성형 훈련 구간(945)과 UL SI 채널추정 구간(946) 사이에 보호 구간(944)을 배치할 수 있다.
여기서, DL SI 신호 성형 훈련 구간(941), DL SI 채널추정 구간(942), 특별 서브프레임(SS), 보호 구간(944), UL SI 신호 성형 훈련 구간(945), UL SI 채널추정 구간(946) 및 특별 서브프레임(SS)의 시간 단위는 적용하는 시스템에 따라 가변적으로 구성할 수 있다. 예를 들어, SD 내의 특별 서브프레임(SS)은 DwPTS, 보호 구간 및 UpPTS으로 구성될 수 있다. 또는, 특별 서브프레임(SS)은 DwPTS 및 UpPTS 중에서 적어도 하나로 구성될 수 있다.
제1 타입(Type 1) SD는 DL SI 채널추정 훈련 구간(948)으로 구성된 서브프레임으로 하나의 슬롯(1 slot) 단위 [0109]
이내에 구성될 수 있다. 그리고 제1 타입(type 1) SU는 UL SI 채널추정 훈련 구간(949)으로 구성된 서브프레임 으로 하나의 슬롯(1 slot) 단위 이내에 구성될 수 있다.
제2 타입(Type 2) SD는 DL SI 신호성형 훈련 구간(941) 및 DL SI 채널추정 훈련 구간(942)으로 구성된 서브프레 [0110]
임으로 하나의 서브프레임(1 subframe) 단위 이내에 구성될 수 있다. 그리고 제2 타입(type 2) SU는 UL SI 신호 성형 훈련 구간(945) 및 UL SI 채널추정 훈련 구간(946)으로 구성된 서브프레임으로 하나의 서브프레임(1 subframe) 단위 이내에 구성될 수 있다.
도 8 및 도 9에 도시된 LTE 프레임 구조는 IFD LTE 기지국과 다수의 IFD LTE 노드가 혼재하는 LTE [0111]
네트워크에서, 기지국이 SI 비선형 변화 및 채널 변화에 대하여 자신의 SIC 성능을 유지하도록 SI 훈련 구간을 확보하면서 다수의 단말(UE)에게 SI 훈련 구간을 제공할 수 있다. 또한, DL 서브프레임, D 또는 SD로 LTE 프레 임을 구성할 경우, IFD LTE 기지국과 다수의 HD 노드가 혼재하는 네트워크에서, 고정 구간에 상기 서브프레임을 배치함으로써 전체 네트워크의 전송 효율을 높이면서 기지국의 SIC 성능을 유지할 수 있다.
도 10은 도 4에 도시된 SI 제어 계수 생성기를 나타내는 도면이다.
[0112]
도 10을 참조하면, SI 제어 계수 생성기(734)는 SI 신호 성형 계수 생성기(734a), 기저 제어기(734b), SI 채널 [0113]
추정 계수 생성기(734c) 및 저장 장치를 포함할 수 있다.
SI 신호 성형 계수 생성기(734a)는 비선형 특성이 반영된 신호와 비선형 특성이 없는 디지털 영역의 기준 신호 [0114]
를 비교하고, 낮은 비선형성을 갖게 하는 SI 신호성형 계수를 생성할 수 있다. SI 채널추정 계수 생성기(734b) 는 수신되는 SI 신호를 제거하기 위하여 기준 신호와 수신 SI 신호 간의 채널 변화를 추정하고, 기준 신호를 수
신 SI로 재구성하기 위한 채널추정 계수를 생성할 수 있다. 기저 제어기(734c)는 특정 신호에 대한 비선형 시스 템을 구성하는 기저(basis)들의 조합(Ax)을 생성하고, 생성된 기저(basis)들의 조합(Ax)을 SI 신호 성형 계수 생성기(734a)로 전달할 수 있다.
도 4 및 도 5를 결부하여 SI 제어 계수 생성기(734)는 기저 행렬의 생성 방법을 설명하기로 한다.
[0115]
도 4 및 도 5에 도시된 A2 지점의 신호를 s라고 가정하면, 신호 s에 대한 기저 행렬 As는 다음의 수학식 1과 같 [0116]
이 나타낼 수 있다.
수학식 1
[0117]
수학식 1에서 N은 샘플 개수이고, a는 상기 식에서 N은 샘플 수이고, α는 토플리츠 행렬(toeplitz matrix)의 [0118]
메모리 길이이고, AM은 신호 s로 생성할 수 있는 하위 기저에 대한 토플리츠 행렬을 의미할 수 있다.
여기서, 기저 행렬 As는 다수 하위 기저에 대한 토플리츠 행렬의 조합 형태로 구성될 수 있다. 이때, 하위 기저 [0119]
는 비선형 시스템을 표현할 수 있는 다항식의 항(term)이 될 수 있다. 예를 들어, AM의 하위 기저는 다음의 수 학식 2와 같이 나타낼 수 있다.
수학식 2
[0120]
하위 기저를 구성하는 방법은 비선형 시스템에 의존적이므로, 비선형 다항식에 포함되는 단일항으로 다양하게 [0121]
구성할 수 있다. 또한, 기저 행렬 Ax/Bx/Ac/Ad는 상기 수학식 1의 기저 행렬 생성 방법 규칙에 따라 생성될 수 있다.
DSI 조정부(730)의 신호 성형기(734)는 SI 제어 계수 생성기(732)에서 생성된 SI 신호성형 계수 Wi를 입력 받아 [0122]
SI 채널추정 훈련 구간과 데이터 전송 구간의 전송 신호를 성형할 수 있다. SI 채널추정 구간 및 데이터 전송 구간에서 전송된 신호를 각각 Xc, Xd라 하면, 신호 성형기(734)에서 신호를 성형하는 동작은 다음의 수학식 3 및 수학식 4와 같이 나타낼 수 있다.
수학식 3
[0123]
수학식 4
[0124]
수학식 3 및 수학식 4에서, Vc와 Vd는 신호 성형기(734)의 출력을 의미할 수 있다. 그리고 Ac와 Ad는 기준 신호 [0125]
Xc와 Xd에 대한 기저 행렬을 의미할 수 있다.
도 11은 신호 성형 방법의 일 예를 나타내는 도면이다.
[0126]
도 3 내지 5와 함께 도 11을 참조하면, 수학식 3 및 수학식 4에 의해 수행되는 신호성형 방법의 일 예를 도시하 [0127]
고 있다. 도 4의 A1 지점과 도 5의 B1 지점에서 입력되는 신호 Xc와 Xd 각각의 하위 기저에 대하여 지연(delay) 탭과, 탭 계수(신호성형 계수, Wi)로 구성되는 FIR(finite impulse response) 필터와 같은 형태로 SI 신호성형 계수 생성기(734a)를 구성할 수 있다. 그리고 SI 신호 성형 계수 생성기(734a)는 FIR 필터 출력을 모두 합하여 최종 출력 신호를 생성할 수 있다.
신호 성형기(734)에서는 최종 송신 출력 신호의 비선형성을 낮추도록 설계된 신호성형 계수 Wi에 의해 신호 진폭 [0128]
과 위상을 변형할 수 있다. 따라서, 신호 성형기(734)를 통과한 출력 신호는 송신 단의 디지털 아날로그 변환기 (610)와 RF 신호 처리부(500)의 증폭기를 통과하면서 비선형 특성이 낮아지고, 이로 인해 수신단으로 유입되는 SI 신호의 비선형성 또한 작아지게 할 수 있다.
SI 신호성형 계수 생성기(734a)는 도 4 및 도 5의 A2 지점의 디지털 오버샘플 신호로 생성된 기저 행렬 As와 도 [0129]
4의 A1 지점과 도 5의 B1 지점의 기준 신호에 기저 행렬을 입력 받을 수 있다. 그리고 SI 신호성형 계수 생성기 (734a)는 A2 지점의 신호가 A1 지점과 B1 지점의 신호와 같은 선형 신호가 되도록 하는 신호 성형 계수를 생성 할 수 있다.
여기서, A2 지점의 신호는 도 3에 도시된 송신 RF 처리부(510)의 출력 신호를 디지털 영역 신호로 피드백 한 신 [0130]
호이다. 이러한, 디지털 영역 신호로 피드백 한 신호는 송신 경로의 RF 아날로그 소자에 의한 비선형 왜곡에 대 한 대역 제한적 특성을 포함할 수 있다. 그리고 A1 지점과 B1 지점의 신호는 디지털 영역의 원 신호로서, RF 아 날로그 특성이 반영되지 않은 기준 신호이다.
도 12는 SI 신호성형 계수를 생성하는 방법을 나타내는 도면이다.
[0131]
도 12를 참조하면, SI 신호성형 계수 생성기(734a)는 도 11을 참조하여 설명한 신호 성형 동작을 수행하기 위해 [0132]
서, 델타 계산기, 역행렬 계산기 및 계수 추정기를 포함할 수 있다. 델타 계산기는 기저 제어기(734c)에서 생성 한 비선형 신호에 대한 기저 행렬 As를 기준 신호에 대한 특수 기저 행렬로 치환(substitute)할 수 있다.
도 4 및 도 5에 도시된 A2 지점의 신호로 생성한 기저 행렬 As는 입력 신호에 대하여 실시간으로 변하는 특성을 [0133]
가진다. 따라서, 성형 계수 생성 동작에 요구되는 As 준역행렬(pseudo inverse matrix)을 사전에 메모리에 저장 하고, 기저 행렬 As의 생성을 실시간으로 수행할 수 있다. 본 발명에서는 특수 기저 행렬의 준역행렬 로 기 저 행렬 As를 치환화는 방법을 수행하여, 기저 행렬 As에 준역행렬을 빠르게 제공함으로써 변화하는 SI의 비선형 성을 빠르게 검출할 수 있다.
델타 계산기는 다음의 수학식 5와 같이 기준 신호 x로부터 생성한 특수 기저 행렬의 준역행렬 와 비선형 시 [0134]
스템의 통과한 신호에 대한 기저 행렬 As의 차이()를 산출할 수 있다. 상기 기준 신호 x는 도 6 내지 9에 도시 된 SI 신호 성형 훈련 구간에서 전송된 SI 신호 성형 훈련 신호이다.
수학식 5
[0135]
여기서, 기저 행렬 As를 치환하기 위한 특수 기저 형렬 Bx는 다음의 수학식 6 및 수학식 7과 같이 나타낼 수 있 [0136]
다.
수학식 6
[0137]
수학식 7
[0138]
수학식 6에서 BM은 수학식 7의 u로 생성할 수 있는 하위 기저의 토플리츠 행렬로 나타낼 수 있으며, u는 기준 [0139]
신호 x에 대한 임의의 비선형 시스템 f(·)를 통과한 예측 비선형 신호이다. 이때, L은 임의의 비선형 시스템을 제어하는 계수이고, 벡터의 길이 k는 가변적으로 설정할 수 있다. 상기 기저 행렬의 준역행렬 는 사전에 구 성하고, 기저 행렬의 준역행렬 를 메모리에 저장하여 시스템 처리 효율을 높일 수 있다.
역행렬 계산기는 MⅹM 정방 행렬 Δ의 역행렬을 연산하여 Δ-1을 출력할 수 있다. M의 크기에 따라 고속 연산을 [0140]
수행할 수 있는 장치에 역행렬 계산기를 별도로 구성할 수도 있다. 또한, 연산 속도를 높이기 위해 저장 값을 업데이트 하는 방식으로 역행렬 계산기를 구성할 수도 있다.
계수 추정기는 역행렬 계산기의 출력 Δ-1와 도 10에 도시된 저장 장치로부터의 기저 벡터 P를 입력 받아 다음의 [0141]
수학식 8과 같이 SI 신호 성형 계수 Wi를 계산할 수 있다.
수학식 8
[0142]
수학식 8에서, 기저 벡터 P는 사전에 계산되어 저장 장치에 저장된 값으로, 예측한 비선형 시스템에 의한 기준 [0143]
신호 성형 값에 대한 벡터일 수 있다. 이때, i는 SI 신호성형 훈련 구간의 반복 횟수에 따른 신호 성형 계수의 갱신 번호이다. 또한, 출력된 신호성형 계수 벡터 Wi의 길이와 기저 벡터 P는 기저 제어기(734c)에서 설정한 하 위 기저 수 M과 동일할 수 있다.
SI 채널추정 계수 생성기(734b)는 안테나를 통해 수신된 SI 신호(예로서, 도 4의 A3 지점의 신호 또는 도 5의 [0144]
B3 지점의 신호)와 SI 채널추정 훈련 구간에서 전송된 기준 신호(즉, SI 채널추정 훈련 신호)에 대한 기저 행렬 을 입력 받아, 두 신호 사이의 채널 변화를 추정할 수 있다. 그리고 두 신호 사이의 채널 변화에 따른 채널 계
