시스템반도체 설계인력양성사업
SoC 설계를 위한 대학 인프라 구축 및 인력 양성 (최종보고서)
2015. 12. 31.
주관기관 한국과학기술원(반도체설계교육센터)
미 래 창 조 과 학 부
주 관 기 관 : 한국과학기술원
총 괄 책 임 자 : 박인철(반도체설계교육센터) 참 여 연 구 원 : 김연태 연구원
김은주 연구원
김창수 연구원
김하늘 연구원
김해리 연구원
문관식 연구원
석은주 연구원
선혜승 연구원
오가영 연구원
유은광 연구원
이의숙 연구원
이한나 연구원
전항기 연구원
조인신 연구원
제 출 문
미래창조과학부장관 귀하
본 보고서를 “시스템반도체 설계인력양성사업”의 결과보고서로 제출합니다.
2015년 12월 31일
요 약 문 1. 제 목
시스템반도체 설계인력양성사업의 “SoC 설계를 위한 대학 인프라 구축 및 인력 양성”
2. 사업의 목적 및 필요성
가. MPW 제작 및 기술 지원을 통한 칩 제작 경험과 EDA Tool 활용 능력을 겸비한 실무형 인재 양성
나. IDEC 캠퍼스와 연계하여 SoC 실습 위주의 고급화된 교육 커리큘럼을 개발하고 지역 대학의 정규 과목에 편성하여 SoC 전문 인력 양성
3. 사업의 내용 및 범위
가. 당해 연도 중점 추진 내용 1) 설계 제공 환경 서비스 확대
o Analog Standard Cell Library 제공
o Analog & Mixed의 설계 환경 다변화를 위한 iPDK 개발 제공 o 칩 테스트를 위한 Scan 모듈 개발 제공
2) SoC 설계 전문 교육 확대 운영
o 지역별 캠퍼스에서 교육 수행 : 경북대, 광운대, 부산대, 성균관대, 전남대, 전 북대, 충북대, 한양대(8개 캠퍼스)
3) JICAS(IDEC Journal of Integrated Circuits and Systems) 발행
o MPW(Multi Project Wafer)칩 설계 결과 등 대학의 연구 성과에 대한 정보 학술지
나. 칩 제작 실무 인력 양성 1) 칩 제작(MPW) 지원
o WG(Working Group)을 대상으로 MPW 설계 공모전 진행
o 국내외 반도체 산업체(파운드리, 패키지업체)의 지원을 통한 최신 칩 제작 기 술 지원 시스템 구축
o 전문화된 MPW 기술 지원을 통해 실무형 전문 인재 배출
2) 설계 자동화(EDA) Tool 지원
o WG을 대상으로 EDA Tool 라이선스 제공
o 반도체 설계 및 시스템 개발을 위한 최신의 EDA Tool 개발 환경 구축 지원
3) MPW 연계 행사 Chip Design Contest(CDC) 개최
o 각 대학에서 MPW를 통해 제작된 칩 결과물을 구현 및 전시 o 반도체 및 시스템 설계 분야의 기술 동향에 대한 정보 공유 다. SoC 설계 전문 교육 운영
1) IDEC 교육 운영
o SoC 설계 분야의 이론과 기술 응용력 향상을 위한 수준 및 분야별 교육 체계 화
o 산업 현장에서 필요한 시스템 반도체 설계 경험을 갖춘 실무형 인력 양성
2) IDEC 캠퍼스 교육 운영
o IDEC 캠퍼스와 연계하여 SoC 설계 교육을 전국적으로 운영
o 실습 위주의 설계 전문 교육 커리큘럼을 개발·운영하여 지역에서도 폭넓은 SoC 설계 분야 교육 수강 기회를 제공함.
라. SoC 인적 자원 인프라 구축 및 정보 교류 1) SoC 인적 자원 인프라 구축(WG)
o 전국 대학을 대학별 단위 그룹인 WG으로 분류하여 운영
o WG 참여 교수와 학생을 대상으로 MPW, EDA Tool 서비스 제공
o 연구 및 관심 분야별 교수간의 Co-Work을 통해 활발한 기술 교류 환경
2) 정보 교류(뉴스레터 및 홍보)
o 시스템 반도체 월간지로서 관련 종사자에게 전문 지식과 정보 전달 o 최신 EDA Tool 소개 및 수행 사업의 관심 부분 홍보
o E-Book 형식의 메일링 서비스와 앱 매거진 형식의 애플리케이션 서비스 제공
3) SoC Congress 개최
o WG과 연계하여 진행한 반도체 설계 IP 등 주요 성과의 소개 및 전시
o 정부 및 기업체 등 사업 지원 기관과 참여 대학 교수·학생이 참여하여 SoC 설계 인력 양성에 대한 발전 방향 논의 등 정보 교류의 장 마련
4) JICAS (IDEC Journal of Integrated Circuits and Systems) 발행
o MPW 칩 설계 결과 등 대학의 연구 성과에 대한 우수 사례를 모아 제작
o 시스템 반도체 관련 기술 및 이론에 관한 새로운 연구 결과 발표의 기회 제공
4. 사업 수행성과
가. 칩 제작 실무 인력 양성(운영예산 10억)
1) 칩 제작(MPW) 지원 (753 명 양성)
o 4개사 6개 공정으로 16회 공모전 운영(326개 칩 제작) o 칩 설계에 필요한 실질적인 기술
＊칩 제작 수 목표 대비 130%, 양성 인력 151%로 목표 초과 달성
＊설계 목적에 맞도록 최신 공정과 특수 공정, 일반 공정으로 운영
2) 설계 자동화(EDA) Tool 지원 (25종, 3,503 Copy)
o 전국 대학(원)의 272개 연구실을 대상으로 EDA Tool 라이선스 제공 o EDA Tool 소개 자료 및 설치 가이드 동영상 제공
＊Tool 지원 Copy 수 목표 대비 100% 달성
3) MPW 연계 행사 CDC(Chip Design Contest) 개최
o 연 3회 개최 (IDEC SoC Congress, ISOCC, 한국반도체학술대회) o 총 250팀 참여(데모전시 : 22팀 , 패널전시 : 228팀)
나. SoC 설계 전문 교육 운영(운영예산 4억원)
1) IDEC 교육 운영
o SoC 전문 강좌(세미나 포함) : 42건 o 전문 인력 양성 : 911명
o 강좌 VOD 제작 : 15건
＊SoC 전문 강좌 : 42건(설계 교육 29건, Tool 교육 11건, 세미나 2건)
＊전문 인력 양성 : 911명(설계 교육 516명, Tool 교육 206명, 세미나 189명)
＊SoC 전문 강좌 VOD 제작 : 15건(설계 교육 15건)
2) IDEC 캠퍼스 교육 운영
o 실습 위주의 전문 커리큘럼 개발 : 27건 o SoC 전문 강좌 : 119건
o 전문 인력 양성 : 3,279명
o 강좌 VOD 제작 : 29건
＊8개 지역 IDEC 캠퍼스 운영
(경북대, 광운대, 부산대, 성균관대, 전남대, 전북대, 충북대, 한양대)
＊실습 위주의 전문 커리큘럼 개발 : 27건(칩 설계 18건, SoC 분야 9건)
＊SoC 전문 강좌 : 119건(칩 설계 39건, SoC 분야 67건, 세미나 13건)
＊전문 인력 양성 : 3,279명(칩 설계 집중 교육 1,055명, SoC 분야 교육 1,524명, 세미나 700명)
＊SoC 전문 강좌 VOD 제작 : 29건(칩 설계 14건, SoC 분야 15건)
다. SoC 인적 자원 인프라 구축 및 정보 교류(운영예산 1억원)
1) SoC 인적 자원 인프라 구축 (WG) o 69대학 71WG, 참여 교수 350명
o 논문 732건(저널 국내외 330건, 학회 국내외 402건) o 특허 등록 206건, 출원 215건
o WG IP 63건 산출
2) 정보 교류(뉴스레터 및 홍보)
o 전국 대학의 교수와 대학(원)생, 기업체 및 연구소(원)에 무료 월간 배포 o E-Book 형식의 메일링 서비스, 앱 매거진 형식의 애플리케이션 서비스 운영
＊논문, 특허, IP 성과 추가 산출
＊뉴스레터 발간 목표 대비 100% 달성
3) SoC Congerss 개최
o 포럼 : 시스템 반도체 인력 양성 발전 방향 및 대학 연구 지원 환경 등 관련 현안 논의
o MPW 설계 내역 및 우수설계 내용 소개 : 104개팀 참여 전시 및 발표
o 최신 동향 세미나 개최 : 자동차 반도체 시장 전망과 기술 동향, SoC 산업의 시장 동향 및 핵심 기술 동향
o 사업 내용 발표 및 중요성과 시상 : 우수 WG, 우수 강사, 우수 설계팀 o 181명 참석 : WG 교수 및 학생, 정부 기관 및 지원사 등
4) JICAS (IDEC Journal of Integrated Circuits and Systems) o 1호 발간 완료 : 11편 게재, 2015.05 발행
o 2호 발간 준비 중 : 논문 모집 진행 중(2016.03 발행 예정)
5. 기대 효과
o MPW 제작 및 첨단 공정의 기술 지원을 통한 칩 제작 경험과 EDA Tool 활용 능력을 겸비한 실무형 인재 양성
o SoC를 위한 기반 환경의 지원으로 대학 연구 환경 개선하고 궁극적으로 잠재 적 산업 인력의 실무 적응력 향상
o SoC 교육의 전국적 확대 및 체계적인 교육 운영으로 전문 인력 양성 확대
o 국가 시스템 반도체산업 경쟁력 확보를 위한 선 순환적 인력 공급
관리번호
2015년 시스템반도체 설계인력양성사업 결과보고서
사업명 국문) 시스템반도체 설계인력양성
영문) Human Resource Development Project for SoC
과제명 국문) SoC 설계를 위한 대학 인프라 구축 및 인력 양성
영문) Development of Human resource and infrastructure in university for SoC design
수행 기관
주관 기관
기관명 한국과학기술원 총괄책임자 박 인 철
사업자등록번호 314-82-01980
주소 대전광역시 유성구 과학로 291(구성동 373-1)
총괄책임자 (참여율10%)
소속부서 전기 및
전자공학과 직위 교수
성명 박인철 주민등록번호
TEL 042-350-3461 핸드폰 -
FAX 042-350-8540 e-mail [email protected]
실무담당자
성명 김은주
소속부서(직위) 반도체설계교육센터(팀장) 조인신
TEL 042-350-8533 042-350-4423 핸드폰
FAX 042-350-8540 e-mail [email protected] [email protected] 사업기간 전 체 2010. 1. 1. ～ 2015. 12. 31. (72개월)
당해연도 2015. 1. 1. ～ 2015. 12. 31. (12개월) 연차별
사업비(천원) 정부지원금(A)
민간부담금
합계
(A+B) 참여 인력
대학 (현물)
기타
(현금) 소계(B)
1차년도('10) 1,200,000 - - - 1,200,000 16명(9.4M/Y) 2차년도('11) 1,572,000 - - - 1,572,000 16명(9.4M/Y) 3차년도('12) 2,000,000 - - - 2,000,000 192명(28.54M/Y) 4차년도('13) 2,000,000 - - - 2,000,000 14명(7.68M/Y) 5차년도('14) 1,400,000 - - - 1,400,000 14명(8.1M/Y) 6차년도('15) 1,200,000 - 300,000 1,500,000 15명(10.9M/Y)
합계 9,372,000 - 300,000 - 9,672,000 267명(74.02M/Y) 관계 법령과 규정을 준수하면서 본 사업의 6차년도 실적보고서를 제출합니다.
2015년 12월 31일
작성자 : 총 괄 책 임 자 박 인 철 (인)
확인자 : 주 관 기 관 장 강 성 모 (직인)
정보통신기술진흥센터 귀하
*******
*******
< 목 차 >
제 1 장 사업 개요 1
1. 사업 목적 및 필요성 1
2. 국내․외 유사 사례 3
3. 사업 추진 근거 6
4. 사업 추진 현황 7
제 2 장 중·장기 사업 목표 및 추진 성과 11
1. 중·장기 사업 목표 및 변경 내용 11
2. 연도별 세부목표 및 추진 성과 11
3. 추진 체계 및 업무 분장 14
제 3 장 사업수행 내용 17
제 1 절 사업 내용 17
1. 사업 목표 및 내용 17
2. 계획 대비 추진 현황 18
제 2 절 추진 목표 및 전략 19
1. 추진 목표 및 전략 19
2. 추진 전략 20
제 3 절 칩 제작 실무 인력 양성 21
1. 추진 체계 21
2. 칩 제작(MPW) 지원 22
3. 설계 자동화(EDA) Tool 지원 24
4. CDC 26
제 4 절 SoC 설계 전문 교육 운영 28
1. 추진 체계 28
2. IDEC 교육 운영 29
3. IDEC 캠퍼스 교육 운영 32
제 5 절 SoC 인적 자원 인프라 구축 및 정보 교류 42
1. Working Group 운영 42
2. 뉴스레터 발간 43
3. IDEC SoC Congress 개최 44
4. JICAS 44
제 4 장 사업 추진 실적 및 성과 49
제 1 절 주요 사업성과 49
1. 칩 제작 실무 인력 양성 49
2. SoC 설계 전문 교육 운영 49
3. WG 주요 성과 49
4. 기타 주요 성과 51
제 2 절 칩 제작 실무 인력 양성 52
1. 칩 제작(MPW) 지원 52
2. 설계 자동화(EDA) Tool 지원 57
3. CDC 개최 58
제 3 절 SoC 설계 전문 교육 운영 59
1. IDEC 교육 운영 59
2. IDEC 캠퍼스 교육 운영 62
제 4 절 SoC 인적 자원 인프라 구축 및 정보 교류 77
1. Working Group 운영 77
2. 뉴스레터 79
3. 언론보도자료 82
4. SNS 홍보활동 83
5. IDEC SoC Congress(ISC) 개최 83
6. JICAS 84
제 5 절 성과 활용 분석 86
1. 칩 제작 연구 결과 활용 86
2. EDA Tool 활용도 조사 87
제 6 절 수익금 발생 실적 및 사용 계획 92
1. 수익금 발생 실적 92
2. 수익금 사용 실적 92
3. 수익금 활용 계획 93
제 5 장 참여 인력 현황 99
1. 내부 및 외부 참여 인력 99
제 6 장 사업비 집행내역 102
1. 당해 연도 사업비 사용실적 102
2. 이월 및 불용예산 103
부록 118
부록 1. 칩 제작(MPW) 지원 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·108
부록 2. EDA Tool 지원 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·124
부록 3. Chip Design Contest 추진 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·136
1. 21회 한국반도체학술대회 CDC · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·136
2. IDEC SoC Congress Chip Design Contest · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·139
3. ISOCC CDC · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·144
부록 4. 교육 수강 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·154
부록 5. SoC 설계 전문 교육 운영 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·166
1. 커리큘럼 개발 현황 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·166
2. SoC 전문 강좌 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·198
3. 참여 인력 현황 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·235
부록 6. WG 운영 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·243
1. 논문 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·243
2. 특허 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·278
3. IP 등록 실적 · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·298
제 1 장 사업 개요
제 1 장 사업 개요
1. 사업 목적 및 필요성
가. 사업 목적
o 시스템 반도체 설계 예비 인력의 실무 능력 제고를 위한 핵심 설계 인력 양성 o 핵심 설계 인력 양성을 위한 MPW 기술 지원 및 EDA Tool 환경 구축 o 전문화된 교육 체계 구축·운영을 통해 SoC 잠재 인력을 발굴 및 양성하
여 SoC 산업의 경쟁력 강화에 기여
나. 추진배경 및 필요성
1) 사업 추진 배경 및 필요성
가) 시스템 반도체 산업은 한국 경제 산업의 구조적 특징인 복합 시스템산업의 경쟁력을 통한 경제 성장 모델 측면에서 매우 중요한 산업임
o 한국의 시스템 반도체 산업은 성장성과 잠재 규모 측면에서 매우 중요하고 매 력적인 사업이지만 핵심 주력 산업(자동차, 모바일, 스마트가전, 에너지) 기술 력의 부재와 산업 생태계 측면의 경쟁력 미흡으로 세계 수준에 미치지 못함
나) 일부 범용성 시스템 반도체 품목은 세계적인 경쟁력을 확보하였으나 핵심 칩 인 프로세서, 모뎀칩 등은 전량 수입에 의존
o 기초 핵심 기술 개발의 최신화와 원천 IP를 개발, 확산하여 글로벌 경쟁력을 확보하는 것이 필수적임
다) 대학의 교육 체계와 기업의 채용 조건의 질적인 불일치를 해결하기 위해 시 스템 반도체 설계 실무 현장의 살아있는 노하우 전수 및 체계적 교육으로 학 사 인력을 석사급 실무 이상의 능력을 보유한 설계 전문 엔지니어로 양성 및 기업에 공급
o 기업별 애로기술 해결 및 재직자 설계 실무 향상을 위한 시스템 반도체 설계 기법에 대한 기업 맞춤형 교육
o 시스템 반도체 학계 및 실무자의 전문 강의를 온라인 콘텐츠로 확보하여 오프
라인 교육이 어려운 설계 엔지니어들에게 실무 능력 향상을 위한 온라인 교육
다. 기대 효과
1) 칩 제작 실무 인력 양성
가) 칩 제작(MPW) 지원
o SoC 산업을 이끌어갈 전문화된 차세대 설계 인력 양성
o 대학(원)생들에게 MPW 설계 지원으로 반도체분야의 산업인력 부족 해소
o 산업 진출 이전에 칩 제작 실무 능력을 갖출 수 있는 기회를 제공하여 기업의 재교육비용 감소
o 다양한 아이디어를 칩 제작을 통해 구현하여 우수 연구 결과 도출이 가능케 함으로써 학술 교육 문화 발전에 기여
o CDC를 통해 학생들의 설계 칩을 대외적으로 공개하고, 정보 공유를 통한 기 술 동향 파악 및 향후 설계 내용 발전을 도모
o IP Prototype 기반의 라이브러리 구축으로 기초 원천 기술 확보
나) 설계 자동화(EDA) Tool 지원
o 최신 Tool의 신속한 보급으로 최적의 설계 환경 구축 가능
o 설계 환경 개선으로 기업이 필요로 하는 설계 능력을 갖춘 핵심 설계 인력 배출 o 기술 지원 및 사용자 간 정보 교류의 활성화
2) SoC 설계 전문 교육 운영
o IDEC 캠퍼스를 활용한 잠재 인력 발굴 o 전문 인력 양성을 통한 산업체 인력난 해소 o 지역 산업에 인력 공급 활성화를 통한 발전
o 시스템 반도체 분야 대학과의 연계 시스템 구축을 통한 인력 양성 효과 극대화
3) SoC 인적 자원 인프라 구축 및 정보 교류
o WG 운영은 학·연·산 간의 전문 분야 기술 교류를 통한 융·복합 인력 양성의 확대 및 활성화가 이뤄지고 석·박사 인력의 산업체 진출을 위한 발판으로 기대 o 각 참여 교수별 논문, 인력 배출이 활발하고 각 학회에 많은 새로운 정보들을
게재함으로 양적, 질적 연구 성과 확대
2. 국내․외 유사사례
가. 국외 사례
1) 경쟁국의 기반 조성
가) MOSIS(미국)
o 교육용 칩에 대해 전액 무상 지원 NSF 심사를 거쳐 SIA(Semiconductor Industry Association)로부터 기증을 받아 지원
o 정부와 16여개 기업이 참여하여 공동으로 반도체 제조 기술 연구 조합 Sematech를 구성, 협력 연구 진행
나) CIC(대만)
o NARL(National Applied Research Laboratories)과 11개의 연구 Center들 간의 선도 영역을 지정하여 선도 연구 및 고급 기술 인력 양성에 주력
o 시스템 반도체 설계 연구, 칩 제작 서비스, 인력 양성 목적으로 CIC(National Chip Implementation Center)를 운영하고 있으며 매년 석․박사 2,000여명 이상 의 시스템 반도체 설계 전문 인력을 배출
다) CMC(캐나다) :
o 760명의 교수진과 2,000명 이상의 대학원생 및 연구자가 포함된 캐나다 45개 대학을 연결하는 마이크로 시스템 연구의 단체를 형성하여 혁신적이고 효율적 인 서비스를 지원.
o NSERC(Natural Science and Engineering Research Council of Canada) 와 CFI(Canada Foundation for Innovation) 의 지원을 통해 시스템 반도체 설계 인 력 양성 추진. CMC에 2010년 ~ 2015년 동안 4천만 달러 지원 예정
라) VDEC(일본) :
o 일본 정부 주도하에 VDEC 프로그램을 통해 반도체 신소재, 절연재료, 시스템 반도체 설계 기술, 시스템 반도체 인력 양성 등을 추진
o 정부와 국내 기업(후지쯔, 히타치, 마쓰시타, NEC, Toshiba), 11개의 반도체 기 업과 국내 대학의 산․학․연 협력을 통해 SoC 설계 기술 및 프로세서를 위한 공 동 연구 진행
마) 중국
o 2020년까지 55조 원 규모의 정부 지원을 통해 공공 인프라 구축, 산․학․연 연
구분 사업 내용
舊교육부
ⓛ BK21 플러스(Brain Korea21 PLUS) : 세계적 수준의 대학원 육성과 우수한 연구 인력 양성을 위해 석ㆍ박사 과정 및 신진 연구 인력(박사 후 연구원 및 계약 교수)을 집중 지원하는 고등 교육 인력 양성 사업
(1단계 : ‘99 ~‘05, 2단계: ‘06 ~‘12, 3단계 :‘13 ~‘19)
➁ 산학 협력 선도 대학(LINC) : 대학내 창업 강좌 개설 및 창업 동아리 지원을 통해 청년 창업 저변 확대 ( 18 ―> 23개 선정)
(1단계 : ‘12 ~‘13, 2단계: ‘14 ~‘16 )
➂ NCS (National Competency Standards) : 업무, 교육, 훈련이 상호 연계 될 수 있는 교육·훈련 시스템 구축 사업
(‘13년 신규 (250개)/ ‘14년 신규 (241개) )
구 프로젝트 지원, M&A 지원, 인재 양성을 추진
o 중국 내수 제품을 자국에서 개발하여 생산, 시스템 반도체를 우선 적용하여 시스템 반도체 산업과 세트 제조 산업을 동반 성장 전략 추진
o 시스템 반도체 전문 인력 양성을 목표로 하는 ICC 추진
바) 유럽
o 하이테크 산업의 산․학․연 공동 연구 목적으로 연간 3억 달러 규모의 EUREKA 프로그램을 통해 인피니온, ST마이크론 등의 반도체 기업과 정부가 참여하여 시스템 반도체 기술 로드맵 및 선도 기술을 추진
<표1.2.1> 국가별 반도체 설계 교육 기관 사업 내용 비교
국가 기구명 출 범
시 기 지원기관 사 업 내 용
칩 제작 EDA 교육 test
미 국 MOSIS 1980 DARPA ○ X X X
프랑스 CMP 1981 CNRS, EC ○ ○ X ○
벨기에 IMEC 1984 Flemish, Dutch ○ X ○ ○
캐나다 CMC 1984 NSERC ○ ○ X ○
대 만 CIC 1992 국가과학
위 원 회 ○ ○ ○ ○
중 국 ICC 2000 과학기술
위원회 ○ ○ ○ ○
일 본 VDEC 1996 문부성 ○ ○ ○ ○
한 국 IDEC 1995 산업통상자원부 ○ ○ ○ ○
나. 국내 사례
구분 사업 내용
舊과학 기술부
④ 도약연구(舊.국가지정연구실(NRL:National Research Lab)) : 기초 연구 사업 등의 국가 연구 개발 사업에서 우수한 연구 성과를 이룬 중견 연구자들을 지속적으로 지원하여 국가 과학 기술 발전 및 경쟁력 강화를 도모하기 위해 잠재적 가능성이 높은 영역을 중심으로 지원하는 사업
(‘09 ~ ‘14년, 계속)
⑤ 선도연구센터(SRC/ERC/MRC/NCRC) : 국내 대학의 이공학, 기초 의약학, 학제간 융합 분야 에 산재되어 있는 우수 연구 인력을 특정 분야별로 조직ㆍ체계화하여 집중․ 지원함으로써 세계적인 우수 연구 그룹을 육성
(1단계 :‘02 ~‘11년, 2단계 :‘13 ~‘16년, 계속 )
舊미래창조과 학부
⑥ 대학IT연구센터지원사업(ITRC) : 지식, 혁신 주도형 산업 강국의 도약을 위한 IT 기반 핵심 융합 기술 개발과 프로젝트 수행 능력을 갖춘 고급 IT 인력 양성을 위해 대학 IT 연구 센터를 지원
⑦ IT 융합고급인력과정지원사업(C-ITRC) : IT 융합 고급 인력 과정 지원 사업 (1단계 :‘00 ~‘12년, 2단계 :‘13 ~‘14년 계속)
⑧ IT SoC핵심설계인력양성(ETRI) : 반도체 분야의 핵심 설계 기술을 겸비한 리더급 고급 석ㆍ박사 SoC 설계 전문 인력 및 맞춤형 산업체 인력 양성
(‘04 ~‘11년, 계속)
舊지식 경제부
⑨ 반도체설계인력양성(IDEC) : 시스템 반도체 설계 기반 구축 및 설계 기술 지원(MPW 등)을 통해 미래 반도체 산업을 이끌어갈 전문화된 차세대 설계 인력 양성(‘95 ~‘14년, 계속)
⑩ 시스템IC 2015사업(System IC 2015) : 휴대폰, 디지털 가전, 차량용 반도체 분야에 대해 팹리스 기업 중심으로 연간 150억원 규모의 연구 개발 프로젝트 지원
⑪ 시스템 반도체 산업 기반 조성 : 팹리스 기업의 창업 보육 인프라, 설계 Tool, IP, 검증 환경 등의 설계 인프라 추축 및 공동 활용, 팹리스 및 수요 기업 간 협력 연구 체계와 성과 홍보 등을 목적으로 하며 연간 60억 원 규모의 팹리스 지원 사업을 추진.
( ‘11 ~ ‘15년 지식경제부)
다. 차별화 방안
o 다양한 MPW 공정(0.35㎛, 0.18㎛, 65nm) 지원을 통해 설계 변화에 따른 정보 및 기술 지원, 칩 제작 관련 전문 교육 기회 확대
o 전문화된 EDA Tool 지원 및 신규 개발 Tool 에 대한 신속한 정보 지원
o 반도체 시장 동향을 빠르게 파악할 수 있는 전문 세미나 개최, 학·산·연 전
문가 활용으로 시장 변화에 신속히 대응할 수 있는 교육 프로그램 보급
3. 사업 추진 근거 가. 수행이력
연도 사업명
1995년 ~1999년 [1단계] 반도체 설계 인력 양성 사업
2000년 ~ 2004년 [2단계] 반도체 설계 인력 양성 사업
2005년 ~ 2009년 [3단계] 차세대 반도체(SoC) 설계 인력 양성 사업
2010년 시스템 반도체 설계 환경 구축 지원
2011년 시스템 반도체 설계 환경 구축 지원
2012년 시스템 반도체 설계 인력 양성 사업
2013년 시스템 반도체 설계 인력 양성 사업
2014년 시스템 반도체 설계 인력 양성 사업
2015년 시스템 반도체 설계 인력 양성 사업
나. 수행기관 우수성
o 20년 동안의 성공적인 반도체 설계 인력 양성 사업을 통한 Know-How 및 구축 기반 활용 가능
o 그간 매년 350여명의 대학 교수들이 참여하였고, 연구자간의 활발한 인적 교류 와 연구 교류가 형성되어 있음
o 고가의 고급 EDA Tool을 University Rate로 구매 가능하고, 이에 따른 구입 비 용 절감 효과 기대
o SoC 설계를 위한 전문 설계 실 구축하여 칩 설계자에게 최신 EDA Tool을 사용할 수 있게 하고 Design-Kit 설치에 대한 부담을 덜어 설계에 집중할 수 있는 환경 마련 o ASIC 설계실을 통해 EDA Tool을 사용 가능 환경을 제공하여 설계 환경 미보
유 대학에 보다 많은 사용 기회 부여
4. 사업 추진 현황
구분 2011년 2012년 2013년 2014년 2015년
수행기관 KAIST KAIST KAIST KAIST KAIST
협약기간 ‘11.1. ~ 12. ‘12.1. ~ 12. ‘13.1. ~ 12. ‘14.1. ~ 12. ‘15.1. ~ 12.
협약금액 (천원)
정부출연 1,572,000 2,000,000 2,000,000 1,400,000 1,200,000 민간부담
(현물포함) 0 0 0 0 300,000
참여 인력
수행책임자 경종민 박인철 박인철 박인철 박인철
총투입인력 15명 192명Ⓐ 14명 14명 15명
인력 양성
교육
(배출인원) 1,121 1,862Ⓑ 2,026Ⓒ 2,139Ⓓ 4,190Ⓔ EDA
Tool
종 5(29*) 26 27 26 25
Copy 470(4,212*) 3,922 3,801 3,661 3,503 MPW
제작 (기술 지원)
328 352 322 342 326
Ⓐ IDEC 15명, 광운대 IPC 50명, 한양대 IPC 63명, 경북대 IPC 64명 포함
Ⓑ IDEC 280명, 광운대 IPC 557명, 한양대 IPC 662명, 경북대 IPC 363명 포함
Ⓒ IDEC 142명, 광운대 IPC 811명, 한양대 IPC 614명, 경북대 IPC 459명 포함
Ⓓ IDEC 437명 경북대 IPC 421명, 경북대 IDEC 캠퍼스 251명, 성균관대 IDEC 컴퍼스 422명, 전북대 IDEC 캠퍼스 394명, 충북대 IDEC 캠퍼스 214명 포함
Ⓔ IDEC 911명, 경북대 IDEC 캠퍼스 177명, 광운대 IDEC 캠퍼스 289명, 부산대 IDEC 캠퍼스 187명, 성균관대 IDEC 캠퍼스 750명, 전남대 IDEC 캠퍼스 148명, 전북대 IDEC 캠퍼스 430명, 충북대 IDEC 캠퍼스 325명, 한양대 IDEC 캠퍼스 973명 포함
제 2 장 중장기 사업 목표 및 추진 성과
연도 목표 추 진 성 과
1차년도 (2010년)
o 실무형 전문 인재 양성
MPW 칩 제작 지원 300건
칩 제작 설계 경험자 400명
설계 교육 9건
o 시스템 반도체 설계 기반 구축
EDA Tool 지원 4,000Copy o 설계 지식 정보 교류
뉴스레터 12회 발간
o 실무형 전문 인재 양성
MPW 칩 제작 지원 275건
칩 제작 설계 경험자 636명
교육 9건(설계 교육2건, Tool교육2건, 세미나 5건)
수강 인원 175명
o 시스템 반도체 설계 기반 구축
EDA Tool 지원 4,060Copy o 설계 지식 정보 교류
뉴스레터 12회 발간
WG 연구 활성화 논문 458편
WG 특허 등록/출원 108/155개
WG IP 42건
2차년도 (2011년)
o 칩 제작 실무인재 양성
MPW 칩 제작 지원 300건
칩 제작 설계 경험자 500명
설계 교육 수강생 183명 o 시스템 반도체 설계 기반 구축
EDA Tool 지원 4,100Copy o 플랫폼 센터
플랫폼 센터 2개 구축
신융합 커리큘럽 개발 10개
플랫폼 기반 인력 양성 400명 o 설계 지식 정보 교류
뉴스레터 2,300부
WG 연구 활성화 논문 480편
o 칩 제작 실무인재 양성
MPW 칩 제작 지원 328건
칩 제작 설계 경험자 765명
교육 7건(설계 교육3건, Tool교육1건, 세미나3건)
수강 인원 133명
o 시스템 반도체 설계 기반 구축
EDA Tool 지원 4,212Copy o 플랫폼 센터
플랫폼 센터 2개 구축 완료
신융합 커리큘럽 개발 10개
플랫폼 기반 인력 양성 988명 o 설계 지식 정보 교류
뉴스레터 2,300부
WG 연구 활성화 논문 469편
WG 특허 등록/출원 119/198개
WG IP 54건
제 2 장 중·장기 사업 목표 및 추진 성과
1. 중·장기 사업 목표 및 변경 내용
구 분 당초계획 사업 목표
변경 내용
변경사유 (근거)
최종목표 시스템 반도체 관련 예비 인력의 실무 능력 제고를 위한 핵심 설계 인력 양성
핵심 설계 인력 양성을 위한 MPW 기술 지원 및 EDA Tool 환경 구축 없음 없음
2. 연도별 세부 목표 및 추진 성과
연도 목표 추 진 성 과
3차년도 (2012년)
o 칩 제작 실무인재 양성
MPW 칩 제작 지원 300건
칩 제작 설계 경험자 500명
설계 교육 수강생 120명 o 시스템 반도체 설계 기반 구축
EDA Tool 지원 4,100Copy o 플랫폼 센터
플랫폼 센터 3개 구축
신융합 커리큘럽 개발 5개
플랫폼 기반 인력 양성 500명
플랫폼 기반 인재 배출 50명 o 설계 지식 정보 교류
뉴스레터 2,300부
WG 연구 활성화 논문 480편
o 칩 제작 실무인재 양성
MPW 칩 제작 지원 352건
칩 제작 설계 경험자 811명
교육 12건(설계 교육7건, Tool교육2건, 세미나3건)
수강 인원 280명
o 시스템 반도체 설계 기반 구축
EDA Tool 지원 3,922Copy o 플랫폼 센터
플랫폼 센터 3개 운영
LTE 모뎀 교재 개발 추가로 총 6권 교재 개발
교육을 통한 고급 인력 양성 1,582명
플랫폼 기반 인재 배출 51명 o 설계 지식 정보 교류
뉴스레터 2,300부
WG 연구 활성화 논문 919편
WG 특허 등록/출원 164/241개
WG IP 22건
4차년도 (2013년)
o 칩 제작 실무인재 양성
MPW 칩 제작 지원 270건
칩 제작 설계 경험자 450명 o 시스템 반도체 설계 기반 구축
EDA Tool 지원 3,500Copy
EDA Tool 교육 6건 o 플랫폼 센터
플랫폼 센터 3개 구축
플랫폼 기반 인력 양성 150명
교육을 통한 고급 인력 양성 1,050명
플랫폼 기반 인재 배출 50명 o 설계 지식 정보 교류
뉴스레터 2,300부
WG 연구 활성화 논문 480편
o 칩 제작 실무인재 양성
MPW 칩 제작 지원 322건
칩 제작 설계 경험자 799명 o 시스템 반도체 설계 기반 구축
EDA Tool 지원 3,801Copy
교육 7건(설계 교육7건), 수강 인원 142명 o 플랫폼 센터
플랫폼 센터 3개 운영
플랫폼 기반 인력 양성 151명
교육을 통한 고급 인력 양성 1,884명
플랫폼 기반 인재 배출 65명 o 설계 지식 정보 교류
뉴스레터 2,300부
WG 연구 활성화 논문 1,115편
WG 특허 등록/출원 222/329개
WG IP 51건
5차년도 (2014년)
o 칩 제작 실무 인력 양성
MPW 칩 제작 지원 300건
칩 제작 설계 경험자 650명
EDA Tool 지원 3,500Copy o 석·박사 고급 설계 인력 양성
참여 인력 58명
석·박사 배출 인력 12명
중소기업 고용 연계 4명
연구개발을 통한 기초 IP 17건
칩 설계 연구 논문 4건
칩 설계 연구 특허 2건 o SoC 설계 전문 교육 운영
SoC 강좌 운영 45건
SoC 전문 인력 양성 550명
o 칩 제작 실무 인력 양성
MPW 칩 제작 지원 341건
칩 제작 설계 경험자 773명
EDA Tool 지원 3,661Copy
EDA Tool 교육 17건
o 석·박사 고급 설계 인력 양성
참여 인력 60명
석·박사 배출 인력 16명
중소기업 고용 연계 3명
연구개발을 통한 기초 IP 17건
교육을 통한 고급 인력 양성 421명
칩 설계 연구 논문 11건
칩 설계 연구 특허 6건 o SoC 설계 전문 교육 운영
SoC 강좌 운영 56건
SoC 전문 인력 양성 1,281명
연도 목표 추 진 성 과
6차년도 (2015년)
o 칩 제작 실무 인력 양성
MPW 칩 제작 지원 250건
칩 제작 설계 경험자 500명
EDA Tool 지원 3,500Copy
o SoC 설계 전문 교육 운영 [IDEC]
설계 교육 460명
EDA Tool 교육 140명
세미나 100명 [IDEC 캠퍼스]
칩 설계 집중 교육 300명
SoC 분야 교육 500명
커리큘럼 개발 10건
VoD 개발 10건
o 칩 제작 실무 인력 양성
MPW 칩 제작 지원 326건
칩 제작 설계 경험자 753명
EDA Tool 지원 3,503Copy o SoC 설계 전문 교육 운영 [IDEC]
설계 교육 516명
EDA Tool 교육 206명
세미나 189명 [IDEC 캠퍼스]
칩 설계 집중 교육 1,055명
SoC 분야 교육 1,524명
세미나 700명
커리큘럼 개발 27건
VoD 개발 29건
3. 추진 체계 및 업무 분장 o 추진 체계
(그림2.3.1) 추진 체계
o 업무 분장
구분 역할 배치인력
사업총괄
o 칩 제작 실무 인력 양성 총괄 (센터장) 0.3 M/Y
o 칩 제작 실무 인력 양성 실무 (팀장) 2 M/Y
칩 제작 실무 인력 양성
o MPW 칩 제작 지원 o EDA Tool 지원 o CDC 개최
4.75 M/Y
SoC 설계 전문 교육
운영
IDEC
o 칩 설계 이론 및 실습 교육 운영 o EDA Tool 활용 실무 교육 운영 o 최신 기술 동향 세미나 운영 o 온라인 교육(VOD 서비스) 운영
1.75 M/Y
IDEC 캠퍼스 o SoC 설계 전문 교육
o 칩 설계 실습 교육 개발 및 운영 2.1 M/Y
제 3 장 사업수행 내용
제 3 장 사업수행 내용
제 1 절 사업 내용 1. 사업 목표 및 내용
가. 당해연도 사업 목표 및 변경 내용
구 분 당초계획 사업 목표 변경 내용 변경사유(근거)
사업 목표 융·복합 시스템기술과 반도체 설계 능력을
겸비한 시스템 반도체 핵심설계 인력 양성 해당 없음 해당 없음
중점추진사항
o 칩 제작 실무 인력 양성
MPW 칩 제작 지원 250건
칩 제작 설계 경험자 500명
EDA Tool 지원 3,500Copy o SoC 설계 전문 교육 운영 [IDEC]
설계 교육 460명
EDA Tool 교육 140명
세미나 100명 [IDEC 캠퍼스]
칩 설계 집중 교육 300명
SoC 분야 교육 500명
커리큘럼 개발 10건
VoD 개발 10건
해당 없음 해당 없음
나. 세부 추진 목표 및 추진 성과
세 부 목 표 추진계획
(목표) 추진 성과 달성도(%) 미진사유
참여 인력 (M/Y) 칩 제작
실무 인력 양성
MPW 칩 제작(건) 250 326 130% 해당없음
MPW 실무 인력(명) 500 753 151% 해당없음 7.05
EDA Tool 지원(Copy) 3,500 3,503 100% 해당없음
SoC 설계 전문 교육 운영
IDEC
설계 교육(명) 460 516 112% 해당없음
3.85
EDA Tool 교육(명) 140 206 147% 해당없음
세미나(명) 100 189 189% 해당없음
IDEC 캠퍼 스
칩 설계 집중 교육(명) 300 1,055 352% 해당없음
SoC 분야 교육(명) 500 1,524 305% 해당없음
커리큘럼 개발(건) 10 27 270% 해당없음
VOD 개발(건) 10 29 290% 해당없음
`
2. 계획대비 추진 현황
추진계획 (목표)
추 진 일 정
비 고 1/4분기 2/4분기 3/4분기 4/4분기
1월 2월 3월 4월 5월 6월 7월 8월 9월 10월 11월 12월
o 칩 제작 실무 인력 양성
MPW 칩 제작 연간 수시 프로그램 운영
EDA Tool 지원
연간 수시 프로그램 운영
CDC 개최
논문 접수평가
행사
준비개최 홍보 논문
접수평가
행사준비 행사 개최
논문 접수평가
행사 준비개최 홍보
o SoC 설계 전문 교육 운영
IDEC 캠퍼스 선정 운영 설명회 선정협약 중간점검 성과관리 결과/
정산
설계 교육 교육장 관리, 수강생 출결, 수강료 수납, 실적 관리
o SoC 인적 자원 인프라 구 축 및 정보 교류
뉴스레터 발간
연간 12회 발간
WG 운영 결과 평가
IDEC SoC Congress 개최 계획 행사
준비 행사 준비 개최
JICAS 발행 논문모집 논문 리뷰
및 수정 발행 논문 모집
주요 Milestone 완성점의 수행 결과
o MPW 기술 지원 o EDA Tool 협약
o CDC 논문 접수 및 평가 o 상반기 교육계획 수립
o 캠퍼스 설명회 및 선정·협약 o 뉴스레터 발간
o JICAS 논문 모집 및 발행
o MPW 칩 제작 수 : 326건 o 설계자 배출 인력 : 753명 o EDA Tool 지원 수 : 3,503 Copy o 교육 운영 : 161건
o ISC 개최 완료
※ 점선은 추진계획 상 일정, 실선은 실제 추진 일정임
제 2 절 추진 목표 및 전략 1. 추진 목표 및 전략
가. 추진 목표
<표3.2.1> 사업 추진 목표
구분 최종 목표 세부 목표
칩 제작 실무 인력 양성
o 시스템 반도체 설계 예비 인력의 실무능력 제고를 위한 핵심 설계 인력 양성
o 핵심설계 인력 양성을 위한 MPW 기술 지원 및 EDA Tool 환경 구축
o 대학에서 제작한 SoC 관련 칩을 전시함으로 써 전문 지식 교류 및 최신 기술 동향에 대한 정보 공유
o MPW 제작 기술 지원 : 250건 o 칩 제작 경험을 갖춘 실무 인 력 양성 : 500명
o 설계(EDA) Tool 지원 : 3,500Copy
SoC 설계 전문 교육 운영
o IDEC 캠퍼스와 연계한 전문화된 교육체계 구 축‧운영으로 SoC 산업 경쟁력 강화의 기반이 될 잠재인력 발굴 및 양성
o 설계 교육 460명 o EDA Tool 교육 140명 o 세미나 100명
o 칩 설계 집중 교육 300명 o SoC 분야 교육 500명 o 커리큘럼 개발 10건 o VOD 개발 건수 10건
SoC 인적 자원 인프라 구축 및
정보 교류
o 시스템 반도체 월간지로서 관련 종사자 및 전문가에게 지식과 정보 전달
o 최신 EDA Tool 소개 및 홍보를 통해 산업체 참여 지원 유도
o 뉴스레터 발간 : 12회 (E-book, 앱 매거진 형태)
o 개인별 지원, 대학별 단위 그룹인 WG으로 구 분 관리하여 핵심 IP 연구개발의 기반구축을 강 화
o WG 참여 교수 선정 평가를 통하여 EDA Tool 의 차등 지원함으로써 자원 활용에 효율을 극 대화
-
o SoC 설계 인력 양성에 대한 발전적 방향을 논의하고 정보 교류의 장 마련
o WG과 연계하여 진행한 반도체 설계 IP 등 주 요 성과 전시를 통해 대학의 개발 내용 공유
-
2. 추진 전략
가. 추진 방안
<표3.2.2> 사업 추진 방안
사업 내용 추진 방안
칩 제작 실무 인력 양성
o 지원 공정 Library 활용하여 칩 설계할 수 있도록 기술 지원(年250개의 Chip 제작 지원) - 65nm, 0.18㎛, 0.35㎛ CMOS
o 칩 설계에 필요한 기술 지원 확대 및 최신 공정도입과 연계한 포괄적 기술 지원 o 차세대반도체 설계 인력 양성을 위해 전국 대학(원) 최신 EDA Tool 설계 환경 구축 o 실습 위주의 MPW 설계 교육 및 Tool 교육 실시
o 완성된 MPW의 설계를 통해 IP 제작 수 확보 및 활용 활성화 o IDEC SoC Conference, ISOCC, 한국반도체학술대회에서 CDC 운영
SoC 설계 전문 교육 운영
o IDEC 캠퍼스를 통한 지역 교육 인프라 형성 o SoC 설계 전문 교육 커리큘럼 개발 및 공유 o 교육 환경 공유를 통한 비용 축소
o VOD 서비스를 통한 내용 공유 확대
SoC 인적 자원 인프라 구축 및
정보 교류
o 반도체 및 시스템 설계를 위한 효율적 Tool 사용 및 기술 습득을 위한 EDA Tool 활용 기술을 공유하는 정보 교류의 장 마련
o 71개 WG(69개 대학) 기술교류 및 정보 교류 활동의 장(WG Congress) 마련 o WG 참여 교수의 활발한 활동으로 대학 및 학과 간의 정보 교류 활성화 및 핵 심 IP 연구 개발 기반 구축
o 관련 기관(정부, 파운드리, 패키지업체, EDA Vendor)과 참여 대학 교수 및 학생 참여하여 현재 대학의 연구 성과를 확인하고 SoC 설계 인력 양성 방향을
논의하는 자리 마련
제 3 절 칩 제작 실무 인력 양성 1. 추진 체계
가. 목적
o 전문화된 MPW 설계 지원 및 교육 프로그램을 통해 기업에서 요구하는 SW와 HW를 동시에 설계 가능한 실무형 전문 인재 배출
o 최신 설계 동향에 적합한 EDA Tool을 국내 대학에 유·무상 지원하여 대학 설 계기반을 구축
나. 추진 체계
(그림3.3.1) 칩 제작(MPW) 추진 체계
o 국내외 파운드리의 공정 및 기술을 통해 대학에서 설계할 수 있는 칩 제작 환 경 체계 조성 및 칩 제작 경험 인력 양성
o 고가의 고급 EDA Tool을 University Rate로 구매하여 저가로 대학에 공급함으
로써 국가 예산 절감 및 준비된 기술 인력 Pool을 기업에 제공
2. 칩 제작(MPW) 지원
가. 목적
o 최신 공정이 도입된 MPW에 참여한 설계팀에게 필요한 기술 지원 체계를 구 축, 칩 제작이 가능한 환경 및 실습 기회 제공하여 칩 제작 실무 인력 양성
o 민간 파운드리 기업으로부터 MPW 제작에 필요한 재원 및 기술을 지원 받아 대학(원)에서 설계할 수 있도록 환경 제공
o 전문화된 MPW 설계 교육 프로그램을 통해 칩 제작 실습 교육을 이수한 실무 형 전문 인재 배출
o 산업계에서 사용되는 최신의 EDA Tool 사용기회를 부여하여 현장 재교육을 최 소화하는 준비된 예비 인력 양성
o 기업에서 요구하는 SW와 HW를 동시에 설계 가능한 창의적인 실무형 인재의 양성
나. 사업 내용
1) MPW 칩 제작 기술 지원 내역
o 4개사, 10개 공정, 16회 MPW 모집 진행
공정 지원사 공 정 내 역
삼성전자 65nm RFCMOS
매그나칩/SK하이닉스 0.35㎛ CMOS 0.18㎛ CMOS
TowerJazz 0.18㎛ CIS 0.18㎛ SiGe 0.18㎛ BCDMOS
※ PKG 지원: Amkor사 : QFP 지원, ATsemicon사 : QFP 지원
2) 추진 절차(진행 Flow)
o MPW 진행 방법 및 소요 기간
- MASK 진행, FAB Process, Package 등 제작 진행 상황 안내(홈페이지) - 칩 제작 진행 상황 DB 화: 홈페이지를 통해 실시간 확인 가능
- Amkor Korea(주)와 ATSemicon의 Package 지원을 통해 사이즈 및 Package 종류가 상이한 칩도 Package 서비스 제공
o 매년 CDC 개최하여 시스템 반도체 설계자들의 정보 교류 활성화
o 공정 설명회를 개최하여 설계에 필요한 기술적 활용 및 가이드라인 제공
다. 칩 제작 관련 기술 지원
1) Cell Library 활용을 위한 기술 지원
o 공정별 설계에 필요한 Library Upgrade의 기술 지원 및 개발 Library 지원
No. 공 정 비고
1 삼성 65nm RFCMOS Phantom Cell Library
MPW 제작에 필요한 기술 2 매그나칩/하이닉스 0.18㎛ & 0.35㎛ CMOS 지원
Phantom Cell Library
3 TowerJazz 0.18㎛ BCDMOS & CIS & SiGe Phantom Cell Library
3. 설계 자동화(EDA) Tool 지원
가. 목적
o 차세대 반도체 분야의 설계 인력 양성을 위해 IDEC WG에 최신의 EDA Tool을 지원⇒최적의 설계 환경 구축을 통한 반도체 설계 환경 향상
- 최적화된 최신 설계 환경 구축으로 산업체와 비슷한 수준의 설계 환경을 제 공하고 기업이 필요로 하는 설계 능력을 갖춘 핵심 설계 인력 배출
- 고가의 고급 EDA Tool을 University Rate로 구매, Tool 구매 창구 단일화로 행정 비용 및 외화의 절감 효과
- 국내 대학 연구 수준의 강화 및 국가 산업의 국제 경쟁력 제고
나. 사업 내용
1) EDA Tool 지원
o IDEC 성과활용사업과 연계하여 年약 3,500Copy의 EDA Tool 전국 대학에 공급
2) 추진 절차
o 전국 대학을 대상으로 EDA Tool 수요조사 실시
o 배분 수량 공지
- IDEC 공급량 > 대학 수요량 : 대학 수요량만큼 배분
- IDEC 공급량 < 대학 수요량 : 전년도 WG 평가 성적을 기준으로 차등 배분
o EDA Tool Vendor와 협상을 통해 EDA Tool을 University Rate로 구매
o EDA Tool 배포, 사용 안내 및 기술 지원
No Vendor EDA Tool 기 능 1 Actel Libero o FPGA Design
2 Aldec Active-HDL o FPGA Design 3 Altera Quartus o FPGA Design
4 Ansys PowerArtist o Power Management & Estimation 5 Atrenta Spyglass o RTL Design Anlaysis
6 Csitek CSiEDA o Circuit and PCB Design
7 Cadence Cadence o Circuit/ Layout/ Verification Simulation (Full&Mixed&Semi_Custom)
8
Carbon
Model Studio o Build System Level Model from RTL to C-Object Synthesizing
9 SoC Designer Plus o SoC Virtual System Validation and Architecture Exploration 10 DoilCAD
System MultiSIM o Electronics Circiut Simulation
11 Mentor Mentor o Circuit/ Layout/ Verification Simulation (Full&Mixed&Semi_Custom)
12 Scientific
Analog XMODEL o Mixed Signal Simulation
13 Seloce MyCAD o Custom Design(Schematic, Simulation, Layout) Solution 14
Silvaco
SmartSpice o Circuit SPICE Simulation 15 Expert o Physical Layout Design
16 Accucell o Cell Characterization and Modeling 17 Accucore o Block Characterization, Modeling and STA 18 Solido Variation Designer o Process Variation Analysis
19
Synopsys
Back-end o Physical Implementation/ Physical Verification/ Parasitic extraction (P&R, DRC, LVS, LPE…)
20 Front-end o Functional and Formal Verification/ RTL Synthesis 21 TCAD o Process & Device Simulation
22 Saber o Mechatronic System Simulation 23 SBG (구 Synplify) o Logic Synthesis for FPGA
24 Systems o SoC Architecture Exploration & Validation and S/W Development
25 Xilinx Vivado Design Suite o FPGA design
다. EDA Tool 지원 내역
1) EDA Tool 지원 종류 및 기능
2) Tool 소개 자료 제공
o IDEC에서 제공되는 EDA Tool을 보다 쉽게 이해할 수 있도록 Tool별 세부기능, MPW Flow 적용 가능여부, O/S 정보 등을 파악할 수 있는 자료 제공
o 제공방식 : IDEC 웹페이지에서 다운로드 o 세부내용
- 분류방식 : Tool Vendor, 기능, Design Flow별 분류
- Tool별 소개 내용 : Tool별 요약 소개, 지원 O/S 시스템 및 플랫폼, 세부 기 능 및 특성
4. Chip Design Contest
가. 목적
o IDEC MPW 지원으로 제작한 칩 결과를 CDC를 통해 발표하도록 장려하고, 우 수팀 선별을 통해 각 참여 팀에게 경각심 및 경쟁력을 유도하여 칩 제작 발전 을 도모
가. 사업 내용
1) 행사명 및 개최 시기
o 한국반도체학술대회 CDC (2월 개최) o IDEC SoC Congrss CDC (9월 개최) o ISOCC CDC (11월 개최)
2) 진행 절차
3) 참여 형태
o 데모 : 제작된 칩의 동작 시연 및 기술 경연
o 패널 : 제작한 칩에 대한 설명을 포스터 형식으로 제작 전시
Award 명 대상 비고(시상팀)
Best Design Award 논문 제출팀 전체 IDEC 지원상(1팀)
Best Demo Award 데모팀 중 우수팀 Demo 참여팀의 1/5 비율
SSCS 서울챕터상(1팀) Best Poster Award 패널팀 중 우수팀 Panel 참여팀의 1/20 비율
4) 시상
제 4 절 SoC 설계 전문 교육 운영 1. 추진 체계
가. 목적
o 시스템 반도체 설계 실무 현장의 살아있는 노하우 전수 및 체계적 교육으로 학사 인력을 석사급 실무이상의 능력을 보유한 설계 전문 엔지니어 양성
o 시스템 반도체 학계 및 실무자의 전문 강의를 온라인 콘텐츠로 확보하여 오프 라인 교육이 어려운 설계 엔지니어들에게 실무 능력 향상을 위한 온라인 교육
나. 수행 체계
o IDEC 캠퍼스와 연계하여 전문화된 교육 체계 구축·운영을 통해 SoC 잠재 인 력을 발굴 및 양성하여 SoC 산업의 경쟁력 강화
o SoC 설계 교육 최적화를 위한 커리큘럼 개발 및 확산으로 체계화된 교육 기회 확대
(그림3.4.1) IDEC 교육 수행 체계
2. IDEC 교육 운영
가. 목적
o 실무 중심 MPW 전문 교육 시행
o SoC 설계 분야 기초 교육의 체계화 및 육성 프로그램 개발
o 예비 인력에게 필요로 하는 교육을 제공해 우수한 인력을 단기간에 양성 o 기업이 원하는 수준의 시스템 반도체 설계 경험을 갖춘 실무형 인력 양성
나. 사업 내용
(그림3.4.2) 강의 구성별 내용
o MPW 설계 교육
- 기초적인 설계 기법에 대한 이해를 위한 강좌 제공
- 기초적인 동작 원리 이상의 지식을 요하는 석·박사 과정 또는 실무 Engineer를 위한 과정
- 실습 중심의 Design Flow 학습과 샘플 디자인을 설계할 수 있는 교육 제공 o EDA Tool 방법 습득 교육
- 활용도가 높고 새로운 버전의 Tool 방법 습득 기회 제공
- 간단한 Tool 사용법 뿐 아니라 현장에서 바로 활용 가능하도록 체계적인 실 무 교육 실시
o 최신 동향 세미나
- Major 학회나 저널의 최근 수년간 논문에 대한 Review 및 Trend 반영
- 국내외 우수 산학연 전문가의 Know-How 전수
No. 기 간 강 좌 명 1 2일 Linux Management & EDA Tools Installation
2 3일 [IDEC 연구원 강의] Full-Custom 설계 및 Flow 교육
3 1일 클럭 생성 회로 설계
4 1일 모바일 응용분야를 위한 High Speed Transceiver 설계
5 2일 Intuitive analysis of analog and RF circuits based on industrial practice in Silicon Valley
6 1일 Virtuoso Analog simulation Technique v6.15 7 4일 Mixed Analog Layout(1차)
8 3일 System Verilog Testbench 9 1일 Virtuoso AMS Designer v11.1 10 3일 IC Compiler 사용법 및 활용예 11 2일 Pspice를 이용한 전자회로 설계 해석 12 3일 Pspice를 이용한 회로 설계, 해석 고급 활용 13 2일 CadenceⓇ Virtuoso Schematic & Spectre 14 3일 Cadence Virtuoso Schematic&Layout
15 1일 아나로그 IC 설계
16 2일 XMODEL을 활용한 디지털 PLL 설계 및 시뮬레이션 17 3일 센서 신호 처리용 아날로그 프론트엔드 설계 기법 18 2일 Sentaurus TCAD Training(1)
19 1일 CMOS 공정 및 마스크 레이아웃
20 1일 생체신호수집을 위한 저잡음 바이오포텐셜 증폭기 설계
21 3일 고성능 데이터 변환기 설계
22 2일 시그마델타 ADC 설계 및 실습 23 2일 SoC Architecture
24 2일 HDL Debugging Training(Verdi3)
25 1일 XMODEL 모델링 및 시뮬레이션의 기초 26 3일 기가비트 이더넷제어기 설계와 응용설계 27 3일 RF IC 설계(1)
28 1일 Incisive Verilog Simulation 29 4일 RF IC 설계(2)
30 2일 Verilog HDL을 통한 Digital IP 구현 31 3일 AMBA AXI 기반 IP 설계와 검증
32 2일 디지털 신호처리를 위한 고성능 SoC설계 33 4일 [IDEC 연구원 교육]IDEC MPW 설계를 위한 교육 34 2일 Calibre xRC
35 2일 Sentaurus TCAD Training(2)
36 1일 Design of ESD Protection Circuits, Do It Yourself!
37 2일 [IDEC 연구원 강의]Full-Custom 설계 Flow 교육
다. 설계 교육 지원 내역
1) 교육 일정
No. 기 간 강 좌 명 38 1일 최신 비휘발성 메모리의 기본 동작 및 구조 이해 39 1일 직류/직류 전력변환기의 이해
40 1일 Wireless Communication system의 이해와 RF IC 설계 기초
2) 교육 과정의 운영
o 교육대상자: 시스템 반도체 산업체 재직자, 취업 희망자, 학생 등 o 교육 시간 : 09:00~18:00(8시간/일)
o 교육 장소 : KAIST IDEC
o 강사 : 국내외 산학연 최고 전문가 o 강사 및 수강생 평가제도
- 강사 평가 : 강의 내용 및 구성의 개선을 위해 반영
- 수강생 평가 : 평가 결과는 출결을 반영하여 수료증 발행 기준이 됨.
번호 수행기관 수행책임자
1 경북대 최준림 교수
2 광운대 김영민 교수
3 부산대 박주성 교수
4 성균관대 이강윤 교수
5 전남대 최수일 교수
6 전북대 이종열 교수
7 충북대 조경록 교수
8 한양대 신현철 교수
3. IDEC 캠퍼스 교육 운영
가. 운영 현황
1) 목표
o SoC 설계 이론 실습 교육 수행 : 50개 강좌, 800명 수강
o 설계 실습 교육 프로그램 개발 : 5개, IDEC 캠퍼스 공유하여 강좌 운영
(그림3.4.3) 수행 목표
2) 운영 현황
o 8개 지역의 IDEC 캠퍼스 운영
- 경북대, 광운대, 부산대, 성균관대, 전남대, 전북대, 충북대, 한양대 o 수행기간(1년) : 2015.03.01 ~ 12.31
o 지원 규모 : 약 4천만원/ 1개 센터당
구분 세부 사업 내용 대상 비고
칩 설계 집중 교육
o 학기별로 수준별 칩 설계 교육을 진행
o MPW 제작, 테스트 수행까지의 전체 과정을 단 계별로 이수하도록 운영
학부중심 IDEC 캠퍼스 수행
SoC 분야 교육 (기초~고급)
o H/W, S/W에 대한 체계적인 교육 프로그램을 통 한 교육 운영
o IDEC과 IDEC 캠퍼스간의 커리큘럼 제작 o EDA Tool 강좌 및 최신 동향 세미나 개최
대학(원)생, 산업체 참여
IDEC과 IDEC캠퍼스
공동 수행
