행정안전부 시험출제과장

(1)

계산기 사용가능 여부 가능

전자회로<선택> ³ ₃ 제 5 문. 다음 증폭기 회로에서 입력 VB 전압은 출력 DC 전압이 2.5 V가 되도록 바이어스

되어있다. 모든 트랜지스터들의

W/L

＝ 100이며, 공정 파라미터 값들이

__  ^, ^_ ^, ^ , ^{  }^ ^{ }^,

  ^과 같을 때 다음을 구하시오. (총 12점) (단, 모든 트랜지스터의 기생 커패시터는 무시하고 CC와 CL만 고려한다)

M5 5 V

M4 M 3

0 V M1

M2 CC＝ 2 pF

CL＝ 5 pF

_

_

VB

1mA

1) 소신호 저주파 전압증폭도 ^ _

_

를 구하시오. (4점)

2) 두 개의 극점(pole) 주파수를 구하시오. (8점)

행정안전부 시험출제과장

(2)

전자회로<선택> ² ₃ 제 3 문. 다음 2단 증폭기에서 모든 BJT에 대하여 ^ ＝ 200,

V

BE＝0.7[V]이고,

Q

1～

Q

3의

V

A＝

∞

,

Q

4～

Q

5의

V

A＝ 80[

V

]이다. 이 증폭기에 대하여 다음을 구하시오.

(총 13점)

_

1.15 kΩ RE

VEE＝－5V 4.65 kΩ

_

2 kΩ 2 kΩ

RC RC

VCC＝＋5V

Q1 Q2

Q5

Q3

Q4

_

1) 차동모드 및 공통모드 입력저항 (5점) 2) 공통모드제거비(CMRR) (8점)

제 4 문. 다음 회로에 대하여 답하시오. (총 7점)

(단,

Q

²의 에미터 면적은

Q

¹의 n배이고,

Q

²의 ^는

Q

¹의 n배라고 가정한다)

＋VCC

To load R

IC2

Q2

Q1

VBE1

_ _＝ _

＋

－

1)

I

^C2를

V

^CC,

V

^BE1,

R

, ^,

n

을 이용하여 구하시오. (5점)

2) Early 효과를 고려할 경우

I

C2가 어떤 영향을 받는지 설명하시오. (2점)

(3)

전자회로<선택> ¹ ₃

전자회로<선택>

2010년 시행 행정고등고시(기술직) 제2차시험

응시번호 : 성명 :

제 1 문. 이상적인 연산증폭기(OP-Amp)와 R, C로 구성된 회로에 대하여 답하시오.

(총 10점)

R7

e C₂

R6

c d b

a

R5

R4

R₃ C₁

V0

Va

R1

－＋

－

＋

＋－

IR5 I_C2

Z_a R2

1) 노드(node) a의 전압이 Va일 때 노드 b의 전압 Vb와 IR5, IC2를 구하시오. (3점) 2) 임피던스 Za를 구하시오. (4점)

3) 이 회로의 공진주파수를 구하시오. (3점)

제 2 문. 다음의 파형발생기 회로에 대하여 답하시오. (총 8점) V_CC＝ 4V

－

＋

－

＋

V5

V₆ V₄

V3

50 Ω 비교기1

비교기2 1kΩ

2kΩ

V2

V1

C

1kΩ

1kΩ 2kΩ

Q

1) V1, V2, V5 전압파형을 그리시오. (3점)

2) V1, V2, V5 전압 신호의 주기가 20 μsec가 되도록 C값을 구하시오. (5점)