Development of a Multi-Channel Ultrasonic Testing System for Automated Ultrasonic Pipe Inspection of Nuclear Power Plant

원전 배관 자동 초음파 검사를 위한 다채널 초음파 시스템 개발

Development of a Multi-Channel Ultrasonic Testing System for Automated Ultrasonic Pipe Inspection of Nuclear Power Plant

이희종*, 조찬희*, 조현준**

Hee-Jong Lee*, Chan-Hee Cho* and Hyun-Joon Cho**

초 록 국내 원전 가동중검사 기술은 대부분이 선진국에서 도입한 비파괴검사 장비를 진단현장에 적용하는 운영기술로 지금까지 선진 운영 기술의 습득에 중점을 두어, 검사 시스템 하드웨어 및 소프트웨어의 국내 제 작 기술은 매우 미흡하였다. 때문에 국산 고유모델의 원전 가동중검사용 진단장치 개발의 필요성이 끊임없이 제기되었다. 본 연구에서는, 원전 배관 자동 초음파검사 시스템의 핵심 기술인 고성능 다채널 초음파 펄서/

리시버와 A/D converter 보드, 디지털 제어보드를 개발하고 그 성능을 검증하였다. 검증 실험 결과는 개발된 시스템이 설계 목적에 부합하는 성능을 보이는 것으로 확인되었다.

주요용어: 자동 초음파 검사 시스템, 원자력 발전소, 파이프 용접부, 용접부 진단, 초음파 검사

Abstract Currently almost all in-service-inspection techniques, applied in domestic nuclear power plants, are partial

Keywords: Automated Ultrasonic Examination System, Nuclear Power Plant, Pipe Weld, Weld Inspection,

[논 문] - 비파괴 검사학 회지 Journal of the Korean Society for Nondestructive Testing Vol. 29, No. 2 (2009. 4)

[수일: 2009. 3. 6, 수정일 : 2009. 3. 30, 게재확정일: 2009. 4. 3] *한국전력연구원 비파괴평가센터, **품질안전기술원,

✝Corresponding Author: Advanced Institute of Quality and Safety, Advanced Institute of Quality and Safety, 234-6 Kochon-dong, Uiwang-city, Kyonggi-do, 437-801, Korea (E-mail: [email protected])

1. 서 론

한국의 원자력발전 수준은 세계적으로 그 기술력 을 인정받는 최고의 운영 능력을 자랑한다. 운용실 적의 대표적 평가지표인 이용률은 최근 92.3%대로 세계 최고이며 안전과 성능 우수성의 지표인 호기당 고장 정지 건수 또한 평균 0.5건으로 원자력발전 선

진국인 미국, 프랑스보다 훨씬 낮은 수치를 기록하 고 있다.

1970년대 국내에 도입되어 상업운전을 시작한 원

자력발전의 비중은 이후 35년여 동안 꾸준히 늘어나

현재는 국내 소비 전기의 40%이상을 공급하고 있는

데, 이렇듯 높은 수준의 운영 실적은 원자로 냉각재

계통 주요기기의 건전성 평가를 위한 가동중검사 기

Fig. 1 System constitution of an automated ultrasonic testing system for pipe inspection of nuclear power plant

술이 있어 가능했다고 해도 과언이 아니다[1].

국내에 적용되고 있는 원전 가동중검사 기술은 대부분이 선진국에서 도입한 비파괴검사 장비를 진단현장에 적용하는 운영기술로 지금까지는 선진 운영기술의 습득에 중점을 두어왔다. 때문에 가동 중검사에 사용되는 검사 시스템 하드웨어 및 소프 트웨어의 국내 제작 기술은 아직 미흡하고, 진단장 치의 대부분을 해외 수입에 의존하고 있어 해외 장치제작사에 대한 기술 종속이 심각한 수준이어 서 국산 고유 모델의 원전 가동중검사용 진단장치 개발 연구의 필요성이 지속적으로 제기되어 왔다.

원전 가동중검사는 기량검증을 통과한 진단장치 를 사용해야 하기 때문에, 가동중검사를 위한 진단 시스템의 개발은 시스템 자체의 개발과 기량검증 으로 이어지는 2단계의 과정을 거쳐야 한다.

초음파 기량검증이란 원자력발전소의 검사 부위 에서 발생 되는 실제 결함과 유사한 결함을 내포 한 시편을 검사 부위, 재료, 두께 및 형상별로 제 작하여 초음파검사자, 검사절차서 및 검사장비에 대해서 사전에 검사능력을 평가하는 것을 의미하 는데, 초음파탐상검사 시스템 (검사자, 검사절차서, 검사장비)에 대한 정확성을 평가하고 검증함으로써 원전 비파괴검사의 신뢰성을 제고하는데 목적을 두고 있으며, ASME B&PV Sec. Ⅺ, App. Ⅷ,

"Performance Demonstration for Ultrasonic Examination Systems" 요건에서 검사자, 검사절차 서 및 검사장비에 대한 총괄적인 기량검증을 요구 하고 있다[2].

본 연구는 국내에 자립된 비파괴검사장비 운영 기술을 기반으로 우리 고유모델의 원자력 발전소 검사용 초음파 비파괴검사장비를 개발하기 위해 수행되었다. 본 논문에서는 원전 배관의 자동 초음 파 진단에 활용 가능한 초음파 검사 시스템의 핵 심요소 기술개발에 대해 논한다.

2. 자동 초음파검사 시스템 설계

원자력 발전소의 가동중검사에 활용할 목적으로 개발에 착수한 자동 초음파검사 시스템은 Fig. 1에 보인 것과 같이 크게 4가지 구성요소로 설계하였 다. 1) main unit은 자동 초음파검사 장치의 핵심 모듈로 8채널의 초음파 펄서/리시버와 디지털 변 환장치(analog to digital converter, 이후 ADC) 그 리고 주제어모듈로 구성되는데 본 논문에서 논할

시스템 기술 개발의 핵심 내용이다. 2) 배관 스캐 너는 초음파 탐촉자의 장착과 자동 이송을 담당하 고 3) 기구 구동 장치(motion driving unit, 이후 MDU)는 파이프 스캐너의 이송 제어를 담당하며, 4) 신호취득 및 평가 소프트웨어는 장치제어를 통 한 신호취득과 평가를 담당하는데, 2)～3)의 구성 요소는 이전의 연구[3]를 통해 개발되었으므로 본 논문에서는 언급하지 않는다.

2.1. 초음파 펄서/리시버 설계

초음파 펄서/리시버는 자동 초음파검사 시스템 의 아날로그 신호 생성과 수신 및 후처리를 담당하 는데 자동 초음파검사 시스템의 성능을 결정하는 가장 중요한 모듈이기 때문에, ASME Sec. XI App.

VIII의 규정을 참조하여 주파수 밴드 특성, 펄스반 복주파수, 증폭선형성 등의 필수 변수[4]를 고려하 여 설계하였다.

전체 채널수를 8채널로 설정하고 각각의 아날로 그 채널이 독립적인 설정 하에 동작하도록 하기 위 해 독립된 1채널의 초음파 펄서/리시버를 병렬로 동작하도록 하고 펄서와 리시버를 물리적으로 분리 가능한 회로가 되도록 설계하였다. 펄서와 리시버 의 주파수 밴드폭은 최대 35MHz까지 지원이 가능 하도록 설계하였고, 스캐닝 속도를 고려해 펄스반 복주파수(pulse repetition frequency, 이후 PRF)는 외부로부터 입력을 받으며 0～10 kHz 까지 지원 가 능하도록 하였다. Table 1은 설계한 초음파 펄서와 리시버의 설계 사양을 나타낸 것이며, 설계한 초음 파 펄서/리시버 모듈의 블록 다이어그램을 Fig. 2 에 보였다.

검사 모드에 따라 선택이 가능한 trigger를 이용

해 high voltage square pulse를 생성하고, 탐촉자

Table 1 Design specification of ultrasonic pulser/receiver module

Pulser Receiver

Pulse type: square wave Bandwidth: 0.1MHz～35MHz

Rise time(10% to 90%): 15nS(20nS max) Phase: inverting

Available pulse voltage:400V(custom.) Gain selection: -20dB～60dB(10/1/0.1dB step) Pulse width: 25nS ~ 10uS(step:25nS) High pass filter: none/1/100/300K/1MHz Mode: pulse-echo, through-transmission Low pass filter: none/5/10/20/35MHz

Pulse repetition rate(Ext.): 0～100KHz Max signal output : ± 1.5V peak terminated in 50 ohms External trigger input: TTL/CMOS compatible, pulse

height(2.5 ～ 5V)

Input impedance: 500 ohms Output impedance: 50 ohms

Fig. 2 A block diagram of the developed ultrasonic pulser/receiver for an automated ultrasonic testing system

(a)

(b)

Fig. 3 Sample circuit diagrams of the developed ultrasonic pulser and receiver (a) circuit diagram of pulser part (b) circuit diagram of receiver part

의 특성에 맞도록 펄스 폭과, 전압 등의 설정옵션을 적용할 수 있도록 개발하였다. 피검체 내부를 진행 한 후 탐촉자로 수신된 초음파 신호는 receiver 입 력단의 limiter에 의해 high voltage pulse를 제거하 도록 설계하였다. pre-amp를 통해서 1차 증폭을 수 행하고 필터로 노이즈를 제거한 후 gain단에서 2차 증폭을 거치고 마지막으로 band pass filter(low pass, high pass) 필터를 통과한 아날로그 초음파 신호를 최종 출력단을 통해 출력할 수 있도록 설계 하였다. 드라이빙 펄스 생성을 위한 전압은 별도의 고전압 생성용 파워 서플라이를 설계하여 공급하도 록 했고, 출력단의 임피던스는 50 이 되도록 했다.

증폭과 스위칭, power fluctuation, 노이즈 등에

인한 신호대 잡음비 저하문제와 회로 제작상의 응

답특성을 고려해 회로제작에 사용되는 부품 성능의

70%이내에서 설계하였고, 부품성능의 80%를 넘겨

사용해야 할 경우 사전 테스트를 거쳐 특성을 확인

한 후 적용했다. Fig. 3에 설계된 초음파 펄서와

리시버의 일부 회로도를 보였다.

(a) (b)

Fig. 5 Sample circuit diagrams of the developed ADC module, (a) ADC FPGA configuration, (b) ADC DDR2-SDRAM memory

Fig. 4 A block diagram of the developed ADC and main CPU module

2.2 디지털 변환기 및 주제어기 설계

초음파 펄서/리시버 모듈에서 출력되는 아날로 그 초음파 신호는 ADC를 이용해 디지털 프로세싱 이 가능한 디지털 초음파 신호로 변환해야 한다.

ADC 모듈은 펄서/리시버에서 출력된 아날로그 신 호를 200 MSPS(mega samples per second, 이후 MSPS)의 속도와 12 bit의 수직 분해능(voltage resolution)을 가진 ADC에서 DDS clock(300 MHz) 과 동조시켜 디지털 데이터로 변환하고 변환된 데 이터를 FPGA(Xilinx Virtex-5)의 내부 고속 FIFO memory와 외부 SDRAM memory에 저장하여 100 base ethernet(TCP/IP)으로 host computer와 데이 터 송수신하도록 설계했다. 또한, FPGA(field programmable gate array) chip의 여분의 pin으로 펄서/리시버를 제어하고 local bus를 이용하여 데 이터를 송수신하도록 설계했다. ADC 채널의 샘플 링 주파수를 독립적으로 200 MSPS로 설정하고 유 지할 수 있도록 하기 위해, 8채널의 ADC는 초음파 펄서/리시버의 각 채널에 1대1 대응하도록 설계하 고 채널별 메모리 버퍼는 128 MB로 설계했다. 초 음파 진단에서 사용되는 encoder가 보통 1000 pulse/rev 내외임을 고려해, A/B상을 검출할 수 있는 간단한 타입의 카운터 회로를 ADC 모듈에 설계했다. 펄스의 입력속도는 10 MHz 내외로 하 고, 펄스 위치 재조정, 원점 설정 등의 명령은 ADC 모듈을 통해 전달받도록 설계했다.

디지털제어와 시스템 운영을 위한 주제어기 (main CPU 보드)는 임베디드 타입을 채용하도록

했다. PPC 440[5]을 사용하고, embedded linux를

OS로 사용하여 자체적인 부팅과 동작이 가능한 서

버형태로 설계하였으며 별도의 디스플레이는 지원

하지 않도록 하였다. ethernet, realtime OS, port

control, ROM control 등의 제어코어를 main CPU

에 탑재하고 RAM과 bus interface, motion control

interface 등의 주변장치 인터페이스를 배치하여 연

동하도록 설계하였다. CPU의 OS로는 embedded

linux를 적용하고, 8채널 확장을 위하여 자동 초음

파 검사와는 무관한 제반기능을 담당하는 부가코어

는 제거하거나 수정하여 코어용량을 넓힐 수 있도

록 설계하였다. Motion driving unit에 대한 명령

전달을 위해 RS232 제어 스트링의 바이패스가 가

능하도록 소프트웨어를 설계하였다. ADC와 디지털

주제어기 모듈의 주요 설계 사양은 Table 2에 보였

고, 블록 다이어그램은 Fig. 4에 보였으며 Fig. 5에

설계한 ADC의 일부 회로도를 보였다.

Fig. 6 A module stacking assembly drawing of the developed main unit

Fig. 7 The developed single channel ultrasonic pulser and receiver module

Table 2 Design specifications of ADC/Main CPU module

항 목 기 준

ADC 규격

Max sampling rate : 200MHz/Ch Resolution : 12 bit

Output type : LVDS/CMOS Input bandwidth(-3dB) : 700MHz Main FPGA/CPU 규격

Main FPGA : Virtex-5(Xilinx)

Main CPU(Processor) : PPC440(PowerPC) Main CPU Clock : 666MHz

Memory 규격

Program memory : Flash/SRAM Data buffer memory : DDR2-SDRAM Data buffer memory Size : 128MB/Ch Communication 규격 RS-232 : MDU Interface

Ethernet link(100Base-T) : user PC interface

P/R 컨트롤 규격 GPIO 출력 : 40 point

Trigger output & Trigger delay

3. 자동 초음파검사 시스템 제작

설계된 회로도와 시스템 사양에 따라 장치의 모 듈을 제작하였다. 제작이 완료되어 최종적으로 조 립될 때 모듈의 구성과 적층형태는 Fig. 6과 같다.

Fig. 6에 보인 것과 같이 초음파 펄서와 리시버 는 채널별로 1쌍씩 총 8쌍을 제작하여 base board 에 장착하고, 초음파 펄서/리시버의 base board와 동일한 크기의 8채널 AD 보드와 가장 작은 크기 의 main CPU board를 순차적으로 장착하며 별도 설계한 소켓을 통해 보드간 인터페이스를 해결하도 록 제작하였다.

3.1. 초음파 펄서/리시버 제작

초음파 펄서/리시버 모듈은 설계에 따라 펄서와 리시버로 나누어 제작하였다. 고전압 노이즈로 인

한 신호대 잡음비 문제를 최소화하기 위해 금도금 과 함께 routing(이후 라우팅) 층을 다층화 하는 아 트웍과 제작과정을 거쳤다.

제작된 초음파 펄서와 리시버는 자체적인 컨트롤

러를 가지지 않고 FPGA의 제어신호를 전송받아

작동하도록 설계/제작하였다. 탐촉자로부터의 아날

로그 신호 입력단은 lemo type의 단자를 고려해

제작하였으나, 실험과 테스트 편의를 위해 임시로

BNC 단자를 연결하였다. 개발한 초음파 펄서와 리

시버의 실제 모습을 Fig. 7에 보였다. 각 채널의 펄

서와 리시버는 Fig. 8에 보인 base board에 수직한

형태로 병렬 삽입되도록 하였고, main CPU 보드

로부터 전달되는 제어신호를 전달받고 채널별로 제

어하기 위해 별도의 컨트롤러를 채널별로 base

board에 장착했다.

Fig. 8 A base board for slotting the developed ultrasonic pulser/receivers: total number of channel is 8

Fig. 9 A front view of the developed ADC board

Fig. 10 A rear view of the developed ADC board 3.2. 디지털 변환기 및 주제어기 제작

ADC board는 Fig. 9에 보인 것과 같이 보드의 중앙에 main FPGA(Virtex-5)를 실장하고 주변으로 8개의 ADC 칩을 배치하였다. 라우팅 거리의 차이 에 의한 채널별 타이밍 딜레이와 트리거 딜레이 문 제를 없애기 위해 채널별로 모두 동일한 거리의 라 우팅 경로를 가지도록 했고, 발열을 고려하여 main FPGA 주변으로 4방향의 대칭 형태로 ADC 칩을 배치하였다. 주제어기 회로로부터 전달된 펄서/리 시버 제어신호의 전달을 위해 별도의 펄서/리시버 제어단자를 설치했다. ADC 칩을 실장한 후면에 Fig. 10에 보이는 것과 같이 채널별로 128 MB의 DDR2 SDRAM을 실장했고 main CPU 보드와의 인 터페이싱을 위한 고속제어용 소켓을 장착했다. 초음 파 펄서/리시버로부터 불시에 입력될 수 있는 고전 압 신호로 인해 발생할 수 있는 디지털 회로의 손 상을 방지하기 위해 입력단에 별도의 매칭 레이어 를 두었고, 초음파 펄서/리시버로부터의 아날로그 입력은 별도로 PCB 타입의 MCX단자를 설치해 신 호 손실을 최소화하도록 했다. ADC board내를 흐 르는 전류로 인한 전자기장의 영향으로 인해 발생 할 수 있는 신호의 손실이나 왜곡을 최소화하기 위 해 보드 내의 회로는 가능한 물리적으로 분리될 수 있도록 아트웍했고 그라운드 노이즈를 없애기 위해 별도로 분리된 파워입력을 사용하도록 했다. ADC board는 12층 라우팅 레이어를 가지도록 제작했다.

4. 다채널 초음파검사 시스템 성능 평가 실험

제작된 회로 모듈의 성능 테스트를 위해 모듈별 로 작동 실험을 실시하였다. 초음파 펄서/리시버의

성능점검을 위해, 단일 채널에 대한 신호패턴 확인 과 스파이크(spike) 타입 펄서/리시버와의 파형 비 교를 실시했고, ADC 및 주제어기의 성능점검을 위 해 주파수 발생장치가 생성한 사인파의 수집성능과 초음파 신호의 수집 성능을 점검했다.

4.1. 초음파 펄서/리시버 작동 시험

개발한 자동 초음파검사 장치용 8채널 초음파 펄 서/리시버는 자체적으로 트리거를 발생할 수 없기 때문에 별도의 트리거 소스가 필요하다. 개발한 자동 초음파검사 장치의 main CPU보드는 엔코더의 위치 신호에 따른 스텝거리를 계산하여 트리거를 생성하 거나 소프트웨어적인 콜사인을 통해 트리거를 생성 할 수 있지만, 실험의 간소화를 위해 자체적인 트리 거 발생이 가능한 별도의 펄서/리시버를 사용했다.

Fig. 11에 보인 것과 같이 17 mm두께의 연강 시

험편에 대해 5 MHz 접촉식 수직 탐촉자를 이용해

저면 반사에코를 수신했다. 300 V, 300 ns 스퀘어펄

스로 가진하고 PRF를 1 KHz, high pass filter를

1 MHz, low pass filter를 20 MHz, Gain을 11 dB

Fig. 11 Experimental setup to verify the performance of the newly developed ultrasonic pulser/receiver

(a)

(b)

Fig. 12 Comparison of reflected ultrasonic signals from the back surface using (a) spike pulse type pulser/ receiver and (b) square pulse type pulser/receiver

로 설정하고 수집한 A-scan 신호를 분석한 결과 노이즈로 인해 동일 위치에서의 신호오차는 ± 1 mV 이내로 측정되었다.

Fig. 12에 동일한 증폭범위에서 기존에 제작한 스파이크 펄스방식의 펄서/리시버와 새로 개발한 스퀘어 펄스방식의 펄서/리시버를 사용해 수집한 초음파 신호의 패턴을 비교하였다. 그림의 위쪽이 350 V 스파이크 펄스 방식의 펄서/리시버를 이용해 수집한 신호이고, 아래쪽이 300 V 스퀘어 방식의 펄서/리시버를 이용해 수집한 신호이다. 가진 (impulsing)을 수행한 전압이 낮음에도 불구하고 유사한 잡음 레벨에서 에코의 세기가 크고 오래 지 속되는 것을 확인할 수 있다.

4.2. 디지털 변환기 및 주제어기 작동 시험

ADC board와 main CPU보드는 함께 연결되어 야만 작동 실험이 가능하기 때문에, Fig. 13에 보인 것과 같이 함께 적층한 상태에서 별도의 주파수 발

생장치에서 발신한 신호와 스파이크 방식의 초음파 펄서/리시버가 발생한 초음파 신호를 입력신호로 주고 노트북 컴퓨터의 ethernet을 통해 ADC board 와 main CPU보드를 제어하고 신호를 수집하였다.

주파수 발생기의 사인파 주파수를 2 MHz, 전압세 기가 ± 500 mV로 설정하고 수신한 데이터의 수집 장면과 스파이크 방식 단일채널 펄서/리시버를 이 용해 수신한 초음파 신호의 수집 장면을 Fig. 14에 보였는데, 신호의 왜곡이나 손실없이 입력파를 정 확히 수신하는 것을 확인할 수 있다.

Fig. 13 An experimental setup to verify the performance of the developed multi- channel ADC board

Fig. 14 Result screen of sine wave acquisition test of the developed ADC and main CPU board

Fig. 15 Result screen of ultrasonic signal

acquisition test of the developed ADC and

main CPU board

충분한 논의와 추가적인 실험이 필요하지만, 초음 파 펄서/리시버 보드와 디지털 보드 모두에서 목 적한 성능의 개발에 매우 근접하여 성공한 것으로 판단되며, 계속해서 모션 제어와 동기화를 병행하 며 신호수집성능을 점검하는 실험을 추가로 진행할 것이다.

5. 결 론

본 연구에서는 원전 배관 자동 초음파검사 시스 템 개발 연구를 수행하여 원자력발전소 배관 진단 에 적용하기 위한 자동 초음파검사 시스템의 핵심 요소 기술을 개발하였다. 개발된 핵심 요소기술은 다채널 자동 초음파 검사 시스템용 초음파 펄서/

리시버와 디지털 변환장치, 주제어장치이다.

개발한 초음파 펄서/리시버와 디지털 변환장치 및 주제어장치의 작동 성능 점검을 위해 초음파 검 사와 데이터 수집 검증시험을 수행하였다.

초음파 검사 시험을 통해 얻은 초음파 신호의 신 호대 잡음비가 기존에 제작한 스파이크 펄스 방식 의 단일 채널 초음파 펄서리시버에 비해 1.5배 이 상 개선되었고, 주파수 필터링 특성이 설정치와 잘 일치함을 확인하였으며, 수집한 초음파 신호데이터 왜곡현상이 관찰되지 않는 것을 확인하였다.

주파수 발생장치를 사용해 입력한 2 MHz 대역 의 사인파와 5 MHz 초음파 탐촉자를 사용해 연강 에 대해 실시한 저면 반사에코 수집 실험을 통해 디지털보드의 데이터 수집 성능이 1 mV 내외의 오 차로 매우 정밀함을 확인하였다.

추후 초음파 펄서/리시버 보드와 디지털 보드의 통합을 통해 하나의 장치로 연동시킴과 함께 이전 연구에서 개발한 기구 구동 장치와 소프트웨어의

연동시험을 추가로 수행해야 할 것으로 판단되며, 설계 단계와 실험 단계에서 ASME 규정을 고려한 설계와 성능테스트를 실시하였으나, 통합된 시스템 의 구축과 함께 ASME 규정의 최종적인 부합 여부 확인과 설계요건서의 보완과 시스템 디버깅이 따라 야 할 것으로 사료된다.

후 기

본 연구는 한국전력연구원 비파괴평가센터가 수 행 중인 전력산업연구개발사업의 일환으로 수행되 었습니다. 연구와 개발을 위해 아낌없는 지원을 해 주신 성균관대학교와 (주)품질안전기술원에 감사드 립니다.

참고문헌

[1] 한국전력연구원 비파괴평가센터, 원전 주요기기 고속초정밀 가동중검사 고유기술개발-1차년도 결과보고서, 한국전력연구원, November (2008) [2] KHNP, Development of Performance Demon-

stration System for Non-Destructive Examina- tion of Nuclear Power Plant(Final Report), KHNP, 00NJ09, (2004)

[3] 한국전력연구원 비파괴평가센터, 원전 배관 자 동 초음파검사 신호 취득 평가 프로그램 개발- 최종보고서, 지식경제부, December (2007) [4] ASME B & PV Code Sec. XI, ASME, (2007) [5] AMCC, "440GP, PowerPC 440GP embedded

processor-data sheet Rev. 1.07", AMCC,

pp. 10-17, (2007)