Fault Analysis of Semiconductor Device

(1)

†To whom corresponding should be addressed.

KISTI, ReSEAT Program, Daejeon 305-806,KOREA Tel : 042-869-0767 E-mail : [email protected]

http://dx.doi.org/10.5855/ENERGY.2016.25.1.192

반도체 장치의 결함해석

박석준․최성배․오창섭^† 한국과학기술정보연구원

(2015년 9월 25일 접수, 2016년 2월 2일 수정, 2016년 2월 5일 채택)

Fault Analysis of Semiconductor Device

S.J.Park, S.B.Choi, C.S.Oh

^†

Korea Institute of Science and Technology Information

(Received 25 September 2015, Revised 2 February 2016, Accepted 5 February 2016) 요 약

새로운 재료가 개발되어 점점 반도체 디바이스의 적용으로 인해 반도체 장치 구조의 미세화를 촉진하고 있고 반도체 디바이스의 제조공정에서는 초기불량이나 일정시간 가동 후의 고장이 끊이지 않고 발생하고 있어 그 결함 에 대한 해석은 날이 갈수록 중요해지고 있다. 여기서는 반도체 디바이스의 전기적 고장 검출과 디바이스 결함부의 물리해석에 대해 서술한다. 물리해석에는 주사전자현미경이나 투과전자현미경, 집속이온빔가공장치와 같은 전자 나 이온을 이용한 장치가 사용되는데 여기서는 그 사용기술과 특성에 대해 서술하고자 한다.

주요어 : 반도체 디바이스, 반도체 결함해석, 주사전자현미경, 투과전자현미경, 집속이온빔

Abstract - We have surveyed on technical method of fault analysis of semiconductor device. Fault analysis of semiconductor should first be found the places of fault spots. For this process they are generally used the testers; EB(emission beam tester), EM(emission microscope), OBIRCH(optical beam induced resistance change method) and LVP(laser voltage probing) etc. Therefore we have described about physical inter- pretation and technical method in using scanning electron microscope, transmission electron microscope, focused ion beam tester and Nano prober.

Key words : semiconductor device, fault analysis of semiconductor, SEM, TEM, FIB.

1. 서 론

LSI(Large Scale Integrated circuit)의 구조는 미세 화가 급속하게 진전되고 있어 2000년에 150㎚ 정도이 던 게이트 길이가 2005년에는 65㎚ 정도까지 축소되 었고, 게이트 절연 막의 두께도 1㎚이하에 도달하게 되었다. 또한 새로운 재료도 개발되어 게이트 절연 막 은 SiO2로부터 HfO2, Al2O3, ZrO2 등의 고유전체 재료 로 바뀌고 전극재료도 폴리Si로부터 Ti, Mo, SiGe 등 으로, 그리고 배선재료는 더욱 저항이 작은 Cu로 대체

되고 있다. 또 디바이스의 다기능 화와 더불어 구조의 복잡화도 급속하게 진전되고 있으며 SOC(System On Chip)에서는 8층 이상의 다층배선도 가능하게 되었다.

이와 같이 새로운 재료가 점점 개발되어 신 재료의 적 용이 구조의 미세화를 촉진하고 있는 반도체 디바이 스의 제조공정에서는 초기불량이나 일정시간 가동 후 의 고장이 끊이지 않고 있어 그 결함의 해석은 날이 갈수록 중요성을 더해가고 있다. 여기서는 반도체 디 바이스의 전기적 고장 검출과 디바이스 결함부의 물 리해석에 대해 서술하고자 한다. 디바이스에 동작불량 이 발생하면 어떤 회로에서 단선이나 합선이 있는지 먼저 전기적인 고장을 조사한 다음에 광학검사 장치 로 고장장소를 줄여간다. 여기서는 고장부위의 근소한

(2)

저항치의 변화로 인한 전류량이나 자장의 변화를 검 출하는데 여기까지의 검사에 대충 어느 셀이 고장인지 를 추측할 수 있다. 그 다음 추측한 위치에 예측한 결 함이 있는지 물리적 해석을 수행하는데 물리해석에는 주사전자현미경(SEM: Scanning Electron Microscope) 이나 투과전자현미경(TEM: Transmission Electron Mi- croscope), 집속이온빔(FIB: Focused Ion Beam)가공 장치와 같은 전자나 이온을 이용한 장치가 사용된다.

이상이 디바이스의 전기적 고장부터 그 원인이 되는 디바이스의 구조나 조성의 결함에 대한 해석의 전반 적인 흐름이다.

2. 고장위치의 특정

디바이스의 결함해석은 우선 고장위치의 특정에서부 터 시작하며 고장위치의 특정에는 광, 전자, 자장 등을 이용한 장치가 사용된다. 현재 이용되고 있는 대표적 인 검사 장치와 방법의 원리 및 특징에 대하여 기술하 고자 한다.

1) EB(Emission Beam) 테스터

전자빔을 이용하여 회로의 신호파형을 얻는 방법으 로 관찰에 전위 콘트라스트 상을 활용하기 때문에 EB 리소그래프로 형성하는 150㎚ 이하의 패턴 평가에도 가능한 테스터이다. 전위를 인가하면서 측정하기 때문 에 치명적 결함을 가진 배선을 확실하게 검출할 수 있 다. 종래의 방법에서는 배선 중의 결함위치의 측정은 곤란하였지만 최근 결함위치로 전위콘트라스트에 휘 도변화가 일어나는 것을 이용하는 방법이 개발되어 배선 중의 결함위치의 식별도 가능하게 되었다.

2) EM(Emission Microscope)

이상 포톤발생으로 인한 이상발광을 이용하는 방법 으로 간편한 고장개소검출방법으로 널리 이용되고 있 다. 예로서 마이크로플라스마 발광을 이용한 게이트 산 화 막 누설 장소의 검출이나 트랜지스터의 소수캐리어 재결합에 의한 발광검출이 있다. 최근에는 디바이스 의 다층화로 인해 표면에서의 관찰이 어렵기 때문에 이면에서의 방사관찰이 주류를 이루고 있다. 이면관찰 에서 분광감도는 430~1030㎚ 정도이고 또한 열전자 (hot electron)을 검출하여 PN 접합 관찰도 가능하게 되었다.

3) 레이저빔 조사가열저항변화 검출법(OBIRCH: Opti- cal Beam Induced Resistance Change method) 레이저빔을 디바이스에 조사하여 조사 후의 저항변 화를 검출하는 방법이다. 누설전류경로의 특정과 배선 내의 공동(void) 발생장소의 특정, Si의 석출장소의 특 정, 저항이상 검출에 의한 접속구멍(contact hole)의 이상 장소 검출 등에 이용되고 있다. 배선의 합선부분 이 고저항의 천이금속일 경우 강한 콘트라스트를 나 타낸다. 동작 상태에 있는 디바이스의 배선부분 등을 레저 빔을 조사하여 저항변화를 일으키어 그 저항변 화에 따른 전류변화를 검출하는 방법이다. 누설전류경 로의 특정과 배선내의 공동이나 Si의 석출장소의 특정 검출에 유효하다. EM에서는 곤란한 천이금속계통인 고저항합금의 출력을 높이는 개량을 통하여 100㎚ 이 하의 미소결합의 검출도 가능하게 되었다. 파장 633㎚

의 IR(Infrared)을 광원으로 하면 칩 이면으로부터의 관찰도 가능하다.

4) LVP(Laser Voltage Probing)

반도체의 광 흡수율이 전계강도에 의해 변화하는 현 상(Franz-Keldysh Effect)을 이용한 결함장소 특정법 이다. 칩 이면으로부터 트랜지스터에 레이저빔을 조사 하여 채널면의 전계에 의존하는 반사광강도로부터 트 랜지스터의 전위파형을 측정하는 것으로 90㎚ 세대의 인버터소자의 LVP 측정 등에 이용된다.

5) 주사레이저 SQUID(Scanning laser Supercon- ducting Quantum Interference Device) 레이저 조사의 결과 생기는 광 여기전류가 유기하는 자장을 초고감도의 초전도 양자 간섭 소자(SQUID)로 검출하여 전류의 경로를 포착하여 합선장소 등을 가 시화하는 방법이다. 베어 실리콘(bare Si) 웨이퍼 내에 서의 불순물농도의 불균일성평가, 확산길이의 측정 등 에 이용된다. 이물질해석에서는 X선 관찰에 의해 발 견된 기판배선찌꺼기로 인한 누설이나 X선 관찰에서 는 탐색되지 않은 배선간의 금속위치를 특정한 예도 있다. 다층배선 화에 대비한 기술개량도 진전되고 있 으며 웨이퍼 이면에서 관찰하여 서브마이크론의 공간 분해능을 가진 장치도 개발되고 있다. 또 기존의 자장 강도 이미지뿐만 아니라 자장위상 이미지에 의한 이 상 부위 검출감도의 향상도 추진하고 있다.

(3)

[Fig. 1] SEM image of the Nano-probers contacted to

circuit of a Si device.

6) 나노탐침기술

65㎚ 세대이후의 디바이스에 대응목적으로 최근 개 발된 장치로 전단직경 100㎚ 정도의 프로브(probe)를 여러 개 갖고 있다[Fig. 1]. 디바이스표면을 연마하고 디바이스로부터 끌어 올린 전극이나 배선 등에 프로 브로부터 전기적 특성을 직접 측정할 수 있다. 관찰 장치로서 저 가속전압의 고 분해능 SEM을 활용하기 때문에 디바이스에 손상을 주지 않고 정확하게 측정 지점을 설정할 수 있다. 먼저 축소된 메모리비트 등의 불량 장소에 대하여 MOS 디바이스 특성을 측정하여 오픈, 쇼트 등의 전기적인 고장을 추출할 수 있다. 소 스 드레인(source-drain)간의 누설, 마스크 ROM 싱글 비트의 불량 장소의 식별 등에도 응용이 가능하다.

이상이 현재 실용화되고 있는 주요한 디바이스 고 장위치의 측정법이다. 이들 외에도 트랜지스터의 스위 칭 시의 발광현상을 이용한 PICA(Pico-second Imaging Circuit Analysis)법이나 근적외선을 이용하는 IR-방사 (emission) 현미경법 등도 이용되고 있다. 배선이 다층 화 된 최근의 디바이스에는 표면에서 고장장소를 발견 하는 것은 어렵게 되어 그 대책으로서 Si기판의 이면 에서 고장장소를 식별하는 방법이 개발되고 있다. 그 러나 Si기판의 경우 사용할 수 있는 광파장이 약 1㎛

이상으로 제약되어 있기 때문에 상 분해능에 난점이 있고 충분한 위치의 특정은 어렵다. 최근 파장을 짧게 하지 않고도 높은 분해능을 얻을 수 있는 고침렌즈 (solid immersion lens) 등이 개발되고 있지만 디바이 스 구조의 미세화에 충분히 대응할 수 없어 실제로는 각 반도체 디바이스 메이커에서 각각 독자적인 해석

기술을 개발하고 있다.

3. 시료제작

고장위치가 정해지면 그 부분의 구조 및 조성의 결 함을 물리 및 화학해석에 의해 밝혀야 한다. SEM이나 TEM의 전자현미경을 이용한 해석을 바르게 수행하기 위해서는 고장위치에서 변질, 변형이 일어나지 않도록 시료를 제작하지 않으면 안 된다. 그러나 고장위치의 특정에 이용되는 장치의 고장 성능과 시료제작에 요구 되는 위치정도에는 차이가 있기 때문에 특정위치로부터 정확하게 시료를 제작하는 것이 쉽지 않기 때문에 이에 대한 여러 가지 연구가 이루어지고 있다. 가장 많이 이용되는 방법은 레이저빔을 갖춘 광학현미경에 의한 고장위치의 표시(marking)이다. 표시를 잘 수행하면 광학검사 장치로 찾은 고장장소를 FIB 가공장치 등의 시료제작 장치 내에서 쉽게 알아낼 수 있다. 단 레이저 빔 등을 이용한 표시의 위치정밀도는 약 수 ㎛ 정도이 다. 따라서 서브마이크로 정밀도의 박막가공이 필요한 TEM 관찰에는 표시에 의존하여 한 번에 시료를 제작 하는 것은 어렵다. 최근 수십 ㎛ 각의 시료를 고장장 소로부터 적출하여 그 추가가공과 TEM 또는 STEM 관찰을 교대로 수행하는 방법이 개발되고 있다.

1) 기계연마법

연마지를 부착한 회전연마기를 이용하여 고장장소 의 단면 또는 평면관찰용의 시료를 제작하는 방법이 다. 시료는 절삭기(dicing saw) 등을 이용하여 적당한 크기로 잘라낸 후 틀을 이용하여 특수 장치에 접착하 여 고정한다. 보통 최초의 조연마지(rough emery pa- per)는 관찰영역의 10㎛ 정도까지 600번 정도의 연마 를 수행한다. 그 후 약 1200번 정도의 연마지로 연마 한 후 최후에 유리 등의 평탄한 회전반을 써서 경면을 마무리한다. 단면관찰위치를 정확하게 단면이 나오도 록 하는 것은 어렵지만 ㎜ 단위의 넓은 영역을 균일하 게 평면가공 할 수 있는 것이 이 방법의 특징이다.

2) 화학연마법

디바이스 구성 재료 중에 불필요한 것은 제거하고 특정재료의 형상이나 그중에 존재하는 불순물을 가시 화하는 경우에 사용한다. HF 등의 용액을 이용하는 습식에칭(wet etching)법이나 플라스마 상태의 이온을

(4)

[Fig. 2] Features of FIB milling system.

이용하는 건식에칭(dry etching)법 등이 있다. 습식에 칭 법은 배선표면을 관찰할 때의 산화 막 제거나 P/N 접합 관찰 시의 확산 층 제거에, 건식에칭 법은 칩 단 면구조평가 시의 질화 막 제거 등에 이용된다.

3) 이온밀링(Ion Milling)법

전술한 두 가지 방법은 광학현미경이나 SEM을 활 용한 단면관찰 용 시료가공법인 반면, 이온밀링 법은 디바이스 내부에 존재하는 결함을 TEM으로 관찰하기 위한 시료제작법이다. 이온으로는 Ar을 이용하고 서브

㎜ 정도의 비교적 넓은 영역을 균일하고 청정하게 박 막 화 할 수 있는 것이 이 방법의 특징이다. 웨이퍼로 부터 절단되어 나온 시료를 층상으로 쌓아 겹쳐 부친 후, 슬라이스 하여 링에 접착 고정한다. 링마다 평면 연마 후 딤플 그라인더로 중앙부를 엷게 한 후 다시 Ar 이온조사에 의해 시료중앙부에 구멍을 낸다. 이 경 우 관찰영역은 구멍의 주변부분이다. 이 방법에서는 시료를 잘라 내거나 예비가공용으로 정밀가공기기를 이용한다. 웨이퍼의 시료절단에서 이온밀링에 의한 최 종 마무리까지는 20~40시간이 걸린다. 저각도로부터 저 에너지의 이온조사 및 가공으로 인한 시료손상이 적은 고 분해능 TEM 관찰시료의 제작에 적합하다.

박막가공위치의 정밀한 제어가 어렵기 때문에 구조가 미세화한 최근의 디바이스결함해석에는 부적합하다.

4) FIB 가공법

FIB 가공법은 반도체 디바이스의 구조평가나 결함 해석에 가장 많이 사용되는 단면 및 박막시료제작법 이다. 일반적으로 FIB 가공장치는 관찰(microscopy), 가공(sputtering) 및 금속증착(metal deposition)의 세 가지 기능을 갖는다[Fig. 2]. 관찰기능은 가공위치의

설정이나 가공시료의 두께 확인에 쓰이고 금속증착기 능은 이온빔조사손상부터 시료표면을 지키기 위한 보호 층으로서 이용된다. FIB 가공장치의 기능은 특정장소 로부터 정확하게 시료를 제작해야하는 디바이스 결함 해석에 중요하다. FIB 가공에서는 미리 절삭(dicer) 등 으로 두께 수 10㎛로 잘라 낸 시료를 가공한다. FIB 가공영역의 깊이는 10~20㎛, 폭 10~20㎛ 정도로 가공 시간은 1.8~3.6ks 정도이다. FIB 가공법의 특징은 서브 마이크론 정도의 가공위치정밀도로 박막가공이 가능 하고 특정영역에서의 박막시료가 항상 요구되는 디바 이스 결함해석에 중요한 요소이다.

최근 수㎛~수10㎛ 정도의 시편을 벌크시료로부터 직 접 적출하는 방법이 개발되어 디바이스의 결함해석에 널리 이용되고 있다. 이 방법은 해석 장소의 주변을 홈 으로 가공한 후(grooving) 저부를 절단하여 기계 탐침 (mechanical probe)을 시료상부에 접착하여 시료를 끌 어 올려 추가가공용의 시료내로 이동시켜 고정하는 방 법이다. 이 방법은 정밀가공기기에 의한 시료의 절삭 이나 예비가공이 필요 없다. 또한 작은 시료의 적출로 끝나기 때문에 시료가공시간도 약1.8ks로 아주 짧다.

4. 결함해석 장치와 해석법

결함관찰에는 Ga 이온을 광원으로 하는 FIB 가공 관찰 장치, 전자선을 광원으로 하는 SEM, TEM, STEM 등이 있고 이 들은 모두 반도체 디바이스의 결함해석 에 반드시 필요한 장치이지만 구조가 미세화한 최근의 반도체 디바이스의 결함해석에서는 이들의 장치가 서로 보완적으로 이용되는 경우가 많은데 다음에 이들의 기능과 특징에 대하여 서술하고자 한다.

1) FIB 가공장치를 이용한 해석

FIB 가공장치는 가공과 관찰의 두 기능을 갖기 때 문에 디바이스 내부에 존재하는 결함을 FIB 단면가공 에 의해 노출시켜 관찰할 수 있다. 관찰에는 Ga이온조 사로 여기 된 2차전자를 이용하며 이온의 가속전압은 10~40kV이다. FIB로 관찰하는 이미지는 주사이온(SIM:

Scanning Ion Microscopy)상이다. SIM 상은 전자상 보다도 훨씬 커서 중금속 이온으로 여기 된 2차전자를 이용하기 때문에 채널링 효과(channeling effect)가 크 고, SEM으로 관찰하는 2차전자상보다도 시료의 원자 밀도나 결정방위를 반영한 상이다. SIM 상은 이온조사 에 의해 발생한 2차전자를 이용하기 때문에 관찰에는

(5)

[Fig. 3] SEM images of W-plug in Si-device(SRAM)

(a) secondary electron only

(b) secondary electron + back scattered electron 시료의 스퍼터링(sputtering)이 발생한다. 이 문제를 해 결하기 위해 전자총을 가진 FIB 가공장치가 개발되고 있다.

2) SEM을 이용한 해석

SEM은 디바이스의 미세구조나 결함의 관찰에 가 장 많이 이용되는 장치 중의 하나이다. 종래 SEM에 서는 시료표면의 토포그래픽(topographic) 정보를 가 진 2차 전자상과 조성정보를 포함하는 반사전자상이 단독으로 이용되었다. 그러나 최근에는 이들의 상 신 호를 합성하는 기능을 가진 SEM이 증가하여, 표면 요철과 조성분포의 두 가지 정보가 동시에 얻어지게 되었다. 이에 따라 원소분석 없이 금속배선이나 플러 그 등의 형상을 평가할 수 있게 되었다. [Fig. 3]은 그 일례로서 2차전자만의 SEM 상(a)의 배선부에는 에지 효과(edge effect)에 기인하는 이상 밝기, 절연 막에는 차지 업(charge up)에 기인하는 불균일한 콘트라스트 가 관찰되고 있다. 이에 대하여 2차전자에 반사전자를 가한 SEM 상(b)에서는 그와 같은 상 장애는 없고 결 정입자가 선명하게 관찰된다. SEM의 경우 가속전압 이 낮을수록 더 확실하게 시료표면의 구조가 반영된 상이 나타난다. 그러나 가속전압의 저하는 분해능의 저하도 동시에 발생한다. 최근 이런 문제를 극복하기 위한 기술로서 시료조사 전자속도(energy)를 시료조사 직전에 감속하는 방법(retarding method)이 개발되고 있다. 이 기능을 이용하면 가속전압 1kV의 분해능을 손상하지 않고 시료조사 전자 에너지 200V를 관찰할 수 있다. 또 STEM 검출기를 가진 SEM도 최근 개발 되고 있다. 이에 따라 대형 STEM이나 TEM을 이용 하지 않고 디바이스 내부 미세구조를 SEM으로도 관 찰할 수 있게 되었다. 관찰에는 10~30kV의 가속전압

을 이용하는데 분해능은 수㎚정도이고, 디바이스 내부 구조평가나 결함장소의 해석에는 충분히 응용할 수 있 다. FIB 가공기능을 가진 SEM도 디바이스의 결함해 석에 이용될 수 있는데 결함해석에서 국부영역의 조 성정보는 대단히 중요하기 때문에 디바이스결함해석 에 이용되는 SEM에는 에너지 분산 형 X선 분석 장치 (EDX: Energy Dispersive X-ray analyzer)나 파장 분산 형 X선 분석 장치(WDX: Wavelength Dispersive X-ray analyzer) 등의 원소분석장치가 많이 있다.

3) TEM을 이용한 해석

게이트 절연 막의 두께가 1㎚ 이하로 가까워지고 있 는 현재 TEM이 가진 고 분해능관찰기능과 미소 분석 기능은 대단히 중요하다. TEM의 특징은 원자레벨의 고 분해능관찰기능이지만 이런 우수한 관찰기능은 Si 단결정을 기판으로 한 디바이스의 고장해석에는 특히 중요한 의미를 가진다. 그러므로 정확한 관찰방위의 설정이나 서브나노미터 정도의 정확한 계측이 가능하 다. 또한 EDX나 전자선 에너지 손실 분광기(EELS:

Electron Energy Loss Spectrometer)등을 가진 TEM 에서는 원자레벨의 고 분해능관찰과 서브나노미터 영 역의 원소분석이나 상태분석이 가능하다. 디바이스의 고장해석에는 이들의 기능이 서로 보완적으로 이용되 고 있다. TIN은 낮은 저항접촉을 얻기 위해 증착된 Ti 와 배선재료로서 이용되고 있는 Al의 반응을 방지하 기 위한 장벽층이기 때문에 결함해석에는 장벽층의 두께나 Al과 Ti의 반응 유무를 명확하게 하는 것은 대 단히 중요하다. 그러나 TiN과 Ti의 구별은 EDX 분석 의 에너지 분해능에서는 어렵고 Ti와 TiN 계면을 정 확하게 이끌어 내는 것은 거의 불가능하다. 이와 같은 재료의 결함해석에는 TEM에 의한 결정격자 상 관찰 기능과 서브나노미터 정도의 극 미소 프로브를 이용 한 EELS 분석의 조합이 유일한 해석방법이다.

4) STEM을 이용한 해석

일반적인 STEM은 TEM의 부속기능으로서 개발되 어 주로 원소분석, 원소분포 상, 라인분석 등에서 분석 시야의 확인과 기록에 이용되었다. STEM 상은 SEM과 같이 세밀하게 축소된 전자선을 이용한 주사 상 때문에 국부영역의 분석에 적절하고 조작도 용이하다. 최근에 는 복수의 상 신호검출기를 가진 STEM 전용기도 개발 되어 반도체 디바이스의 평가와 결함해석에 널리 활 용되고 있다. 또 STEM과 FIB 가공장치와의 연결도

(6)

진전되고 있고 시료가공과 관찰이 서로 수행하도록 되었다. 이 기능은 박막시료제작위치의 특정이 곤란한 디바이스 결함해석에는 대단히 유용하고 그 응용은 급속하게 확대되고 있다. 최근 컴퓨터 화상처리기술을 이용한 전자선 토모그래피의 응용도 시도되고 있으나 화상획득과 그 재구축 상 계산에 많은 시간이 필요하 기 때문에 신속한 해석결과의 제출이 요구되는 디바 이스결함 해석에는 거의 이용되지 않고 있다. 기존의 TEM 해석용 시료는 전부 박막 화 하여 관찰하였지만 최근 시료를 주상(기둥모양)으로 가공하고 그 내부의 3차원 미세구조를 직접 관찰하는 방법도 개발되고 있 다. Si 디바이스의 결함해석은 시료를 두께 약 10㎛ 정 도로 가공 관찰하여 결함위치의 줄여나감과 그 3차원 미세구조해석을 일거에 수행하는 방법이다. 시료내부 구조관찰에는 가속전압 200kV의 밝기, 암시야 STEM 상을 이용하고, 주상시료의 단면구조관찰에는 2차전 자 상을 이용한다. 이들의 상 관찰에 의해 정확하게 해 석위치를 특정하면서 추가가공과 구조해석 및 조성분 석을 수행할 수 있다. 이 방법을 이용하면 100㎚ 또는 그 이하의 위치 정밀도로 결함해석이 가능하다.

5. 결 론

최근 반도체 디바이스의 고장해석으로부터 고장부 의 구조 및 조성결함의 해석법과 그 응용 예에 대하여 서술하였다. 향후에는 디바이스 스피드의 고속화와 디 바이스 다기능화가 진행되어 디바이스의 구조는 더욱 미세화하고 사용재료도 더욱 복합화 될 것으로 전망 된다. 결함해석기술은 그와 같은 디바이스의 수율을 유지하는 것이 대단히 중요하고 또한 고정밀화, 신속 화가 요구된다. 최근에는 디바이스 국부영역을 원자레 벨의 높은 분해능으로 3차원적으로 직접 관찰하는 기 술도 개발되고 있어, 해석현장에서의 원자레벨의 결함 해석도 곧 이루어지게 되었다. 고장위치의 특정과 특 정한 위치를 시료제작 장치 내에서 정확하게 발견하 는 기술은 아직 미흡하다. 향후 디바이스 결함해석에 있어서 광, 이온 및 전자 등을 이용한 검사 장치와 해 석 장치의 역할이 대단히 중요하며 결함해석기술의 신뢰성을 더욱 향상시키기 위해서는 이들을 잘 융합 시키는 방법이 대단히 중요하다.

사 사

본 자료는 과학기술진흥기금 및 복권기금에 의해 지원된 KISTI ReSEAT프로그램으로 수행되었습니다.

References

1. Y. Mitsui etc. Ext. Abst. IEDM, (1988) 329-332 2. K. Nikawa: IEICE Trans. Electron., vol.E85-C, 3

(2002),746-751

3. Konno Takashi etc. "LSI Testing Symposium 2002 report" (2002), 189-194

5. Hatano Masakastu etc. "LSI Testing Symposium 2004 report" (2004) 335-340

6. Sikai Tetsya etc. "LSI Testing Symposium 2004 report" (2004), 341-345

7. Mizuno Takashi etc. "LSI Testing Symposium 2004 report" (2004) 359-362