논문 2014-51-8-5
Automotive Piezo-Resistive Type Pressure Sensor 신호 처리 아날로그 전단부 IC 설계
( A Design of Signal Processing Analog Front-End IC for Automotive Piezo-Resistive Type Pressure Sensor )
조 성 훈*, 이 동 수*, 최 진 욱*, 최 승 원*, 박 상 현*, 이 주 리*, 이 강 윤***
( Sunghun Cho, Dongsoo Lee, Jinwook Choi, Seungwon Choi, Sanghyun Park, Juri Lee and Kang-Yoon Lee
ⓒ)
요 약
본 논문은 Piezo Resistive Type(PRT) 압력 센서용 신호 처리 아날로그 전단부 IC 설계를 주제로 한다. 센서의 출력 전압 을 개선을 하기 위해 센서의 전류를 보상하는 Gauge Factor Calibration 회로, 같은 센서와의 오차가 있더라도 적용이 가능하 도록 설계한 Programmable Gain Amplifier (PGA), 클록 생성기에서 발생하는 EMI를 감소시키기 위한 확산 스펙트럼 클록 생 성기, 압력 센서의 분해능을 향상시키기 위한 10Bit ADC와 14Bit DAC 그리고 기존 아날로그 방식으로 처리하던 방식과는 달 리 디지털 신호처리 방식을 이용한 Calibration Microcontroller (CMC)를 설계하였다. 0.35 μm CMOS Process를 이용하여 설 계 하였으며, 설계된 IC의 공급 전압은 5V와 3.3V의 전원 분리를 통하여 아날로그 회로는 5V를 사용하고 디지털 회로는 LDO 로부터 3.3V를 공급 받도록 구성하였다. Gauge Factor Calibration 회로는 3.75uA부터 120uA까지 보상이 가능하며 PGA는 30dB부터 45dB까지 제어가 가능하고 확산 스펙트럼 클록 생성기는 2.13dB에서 -5.94dB로의 EMI를 감소시킬 수 있다. 공급 전압에 대한 ASIC 보호 회로는 800mV부터 6.4V를 제외한 나머지 전압은 차단이 가능하고 14Bit DAC는 0.305mV의 해상도를 가지고 있다. 총 전류 5.32mA를 소모하고 있으며, Die 크기는 1.94 mm x 1.94 mm 의 면적을 갖는다.
Abstract
In this paper, a design of Signal Processing Analog Front-End IC for Automotive Piezo-Resistive Type Pressure Sensor is presented. In modern society, as the car turns to go from mechanical to electronic technology, the accuracy and reliability of electronic parts required importantly. In order to improve these points, Programmable Gain Amplifier (PGA) amplifies the received signal in accordance with gain for increasing the accuracy after PRT Sensor is operated to change physical pressure signals to electrical signals. The signal amplified from PGA is processed by Digital blocks like ADC, CMC and DAC. After going through this process, it is possible to determine the electrical signal to physical pressure signal. As processing analog signal to digital signal, reliability and accuracy in Analog Front-End IC is increased. The current consumption of IC is 5.32mA. The die area of the fabricated IC is 1.94mm x 1.94mm.
Keywords : Pressure Sensor, Automotive Analog Front-End IC, Programmable Gain Amplifier, Calibration Microcontroller
* 학생회원 ** 평생회원 성균관대학교 전자전기컴퓨터공학과
(Department of Electronic Electrical Engineering, Sungkyunkwan university)
ⓒ Corresponding Author(E-mail: [email protected])
※ 본 연구는 미래창조과학부 및 정보통신산업진흥원의 대학IT연구센터육성 지원사업의 연구결과로 수행되었음.
(NIPA-2014-(H0301-14-1008))
※ 본 연구는 IDEC의 EDA Tool 또는 MPW 또는 IPC에서 지원하여 수행하였음.
접수일자: 2014년04월24일, 수정일자: 2014년07월09일, 수정완료: 2014년07월31일
Ⅰ. 서 론
최근 자동차는 기계식 부품 장치에서 전자식 부품 장 치로 빠르게 발전함에 따라 센서나 통신기술을 활용해 차량의 안전성과 신뢰성을 높이는데 사용되고 있으며 향후 그 활용 영역은 확대될 것이다. 자동차용 전장 부 품의 중요성이 커지고 있으며, 특히 모든 종류의 자동 차에 사용되는 센서의 역할이 증대되고 있다.
자동차에 사용되는 수십 개의 센서 중에서도 차량용 압력센서는 파워트레인제어, 주행안전제어, 보디제어 등 엔진 주변 중심으로 구동계 등에 확장 적용되고 있는 추세이며, 향후 연비 향상, 배기가스 클린화, 안정성 향 상 목적으로 활용도가 급격히 증가되고 있는 핵심 전장 부품으로 이를 제어하는 자동차용 IC의 중요도가 확대 되고 있다.
이에 따라 외부에서 받아들인 압력센서 신호의 정확 한 전달이 필요하며 환경변화에도 신호의 왜곡이 없어 야하는 문제가 현존하고 있다.
기존에 사용하던 PRT 압력 센서 아날로그 전단부 구조는 압력센서로부터 전달 받은 전압을 고정된 이득 의 증폭기를 통하여 증폭을 한 후 Differential to Single 출력으로 압력을 판단하도록 되어 있다. 기존에 사용된 구조는 아날로그 증폭기로만 구성하여 노이즈나 외부 간섭에 취약할 뿐만 아니라 정확성이 떨어지게 된 다[1].
이보다 향상된 구조에서는 증폭기로부터 증폭된 신 호를 ADC와 DAC를 사용하여 정확성을 증가시켰다.
기존 사용된 구조에서는 디지털 변환을 통하여 정확성 을 증가시켰으나 고정된 이득 증폭기로 인하여 센서 간 에 발생하는 특성 오차를 보완하기 힘들 뿐만 아니라 센서의 선형성 또한 보상하기 힘든 구조로 구성되어 있 다[2].
이러한 문제점을 보완하고자 본 논문에서는 PGA (Programmable Gain Amplifier)를 사용하여 센서 간에 발생하는 오차를 보완하여 어느 센서에도 적용 가능하 도록 하였고 Gauge Factor 회로를 설계하여 센서의 선 형성 또한 보상할 수 있도록 하였다. 자동차용 압력센 서 IC의 신뢰성을 증대시키고자 높은 해상도의 ADC와 DAC를 사용하고 더불어 정확성을 향상시키기 위해 디 지털 신호를 처리할 수 있는 CMC (Calibration Microcontroller) 블록을 제안하여 기존에 발생하는 문
제를 감소시킬 수 있도록 설계하였다.
Ⅱ. 본 론
그림 1은 자동차용 PRT(Piezo Resistive Type) 압력 센서 신호 처리 아날로그 전단부를 나타내며 제안하는 구조는 크게 아날로그 전단부와 디지털 블록으로 구성 되어 있다. 그리고 원하는 출력 범위를 내기 위해서는 원하는 전압에 맞는 공정 선택이 중요하며 자동차에 사 용되는 제품은 요구되는 특정 기준의 품질과 신뢰성을 기대할 수 있어야 한다. 그 기준이 AEC-Q100으로 반 도체 공정 선택시 필수적으로 고려되어야 한다.
그림 2는 센서의 입출력 관계 그래프를 나타내고 PRT 압력 센서의 민감도와 오프셋을 가지는 것을 보여 준다. 센서마다 압력에 따른 저항의 변화량이 다르게 되는데 Gauge Factor Calibration 회로를 사용하여 민 감도와 오프셋을 보상해 주도록 설계하였다. 식 (1)은 Gauge Factor의 관계식을 나타내고 있다.
그림 1. 제안하는 자동차용 PRT(Piezo Resistive Type) 압력 센서 신호 처리 아날로그 전단부 IC의 블 록 다이아 그램
Fig. 1. Proposed automotive PRT(Piezo Resistive Type) pressure sensor signal processing Analog Front-End IC Block Diagram.
그림 2. 센서 입출력 그래프 Fig. 2. Sensor Input/Output Graph.
그림 3. 제안하는 Gauge Factor Calibration 회로 Fig. 3. Proposed gauge factor calibration circuit.
∆
∆
(1)
식(1)에서 R, L은 각각 압력이 존재하지 않을 때의 저항 값과 저항의 길이이고 △R, △L은 압력이 주어졌 을 때의 변화량이며 그 때의 비율을 나타내는데 이 때 비율을 Gauge Factor라 한다.
그림 3은 Gauge Factor Calibration 회로를 나타내고 있다. 제안하는 구조는 센서 부분에 연결되어 전류를 제어하여 보상이 가능하도록 구성되어 있다.
Sensing Element 부분이 Wheatstone Bridge의 구조 로 이루어져 있으며 출력 전압은 다음 식 (2)와 같다.
∆
(2)
∆
(3)
식(2)를 풀어쓰게 되면 식(3)과 같이 되는데 이때 저 항의 변화량(∆R)은 센서마다 Gauge Factor차이 때문 에 다르게 되는 문제를 전류를 제어하여 출력전압을 맞 추도록 설계하였다. 본 회로는 Current Bank를 4Bit으 로 구성하여 스위치 컨트롤에 따라 Binary로 전류를 보 상할 수 있도록 하였다. 컨트롤에 따라 최대 465uA에서 최소 15uA 까지 변화할 수 있도록 구성하였다.
그림 4는 Programmable Gain Amplifier(PGA) 의 구 조를 나타낸다. 본 구조는 압력 센서의 ∆R 값의 극성 에 상관없이 신호 처리가 가능하도록 1x2 MUX를 이용 하여 Vout의 출력 방향을 선택이 가능하도록 하였다
[3]. Mode 0일 경우에는 ∆R 값이 양의 값을 갖는 경우
그림 4. Programmable Gain Amplifier (PGA) 블록 다이 어그램
Fig. 4. Programmable Gain Amplifier (PGA) Block Diagram.
이득 (dB) 30 31 32 33
출력 범위(mV) 621 698 785 881
이득 (dB) 34 35 36 37
출력 범위(mV) 999 1110 1248 1401
이득 (dB) 38 39 40 41
출력 범위(mV) 1571 1793 1980 2221
이득 (dB) 42 43 44 45
출력 범위(mV) 2489 2793 3136 3516
표 1. PGA 이득에 따른 출력 범위
Table 1. Output range of PGA with respect to gain setting.
에 선택되고 Mode 1일 경우에는 ∆R 값이 음의 값을 갖는 경우에 선택된다. MUX를 이용하여 센서의 저항 변화량의 극성이 달라져도 출력은 같은 방향을 가지도 록 설계하였다.
제안하는 PGA 구조는 증폭기를 3개를 이용하여 Differential 입력을 선택된 이득만큼 증폭시켜 출력하 게 된다. 증폭되는 값은 식(4)와 같이 센서로부터 출력 된 Vp와 Vn 값을 PGA의 이득에 맞게 증폭하도록 되 어 있고 식(5)와 (6)은 PGA의 이득 값을 그림 4에 사용 된 저항 비로 나타내었다. 이 때 선택하는 이득 값은 식 (6)와 같이 RG와 R1, R2에 의해서 제어할 수 있게 되어 있다. 식 (5)에 기반해서 본 구조는 30dB 부터 45dB까 지 1dB step 단위로 제어할 수 있도록 표 1과 같이 설 계하였다.
압력 센서 신호 처리용 아날로그 전단부에 사용되는 PGA는 압력 센서로부터 전달받은 전압을 증폭을 통하 여 분해능을 높여 ADC의 디지털 변환 처리를 용이하 게 해준다. 또한 센서마다 압력에 따른 전압이 조금씩 다르게 되는데 이 부분을 이득이 조절 가능하게 하여 보상이 되도록 하였다.
×
(4)
×
×
(5)
∆×
×
(6)
그림 5는 그림 4에서 PGA의 VREF 노드에 인가해 주 기 위한 Reference 전압 생성기의 구조를 나타낸다.
PRT 압력 센서로부터 전달받은 전압을 PGA에서 증폭 하게 되는데 이 때 출력되는 공통 전압 레벨을 조절하 여 ADC의 입력 범위가 Clamping이 되지 않도록 본 구 조에서 Calibration을 하게 된다. 제안한 Offset Calibration 구조는 전압을 생성시켜 주는 저항 Array부 분이 PGA 블록에 Loading으로 보이지 않으면서 원하 는 Reference 전압을 공급 받기 위하여 Unity Gain 버 퍼를 이용하였다.
본 구조에서 전원 VDD 변화가 있더라도 일정한 전 압을 가질 수 있는 이유는 저항 Array 부분의 공급 전 압을 5V가 아니라 LDO에서 생성하는 3.3V를 공급받기
그림 5. Offset Calibration 블록 다이어그램 Fig. 5. Offset calibration block diagram.
그림 6. Rail-to-Rail 증폭기 회로도 Fig. 6. Rail-to-Rail amplifier circuit.
때문이다. 공급 전압이 변하더라도 일정 전압을 출력하 는 LDO의 특성을 이용하여 설계하였다.
그림 6은 PRT 압력 센서용 아날로그 전단부 구조에 서 사용된 증폭기의 구조를 나타낸다. 기존에 사용된 NMOS Type 혹은 PMOS Type의 Op-Amp.와는 달리 입력 단에 NMOS와 PMOS를 통하여 동시에 입력을 받 는 Rail-to-Rail 증폭기를 설계하였다. PRT 압력 센서 용 아날로그 전단부에 사용된 모든 증폭기는 입력의 범 위와 출력 부분에서 Clamping되는 Blind 부분을 최대 한 없애기 위해서 제안하는 Rail-to-Rail 증폭기를 사용 하였다.
자동차용 IC에서 보호 회로는 중요도가 높아지고 있 다. 자동차에 전장부품의 이용이 늘어나고 외부의 충격 으로부터 신뢰성을 필요로 한다. 특히 자동차용 인버터 에서 고전류로 고전압을 스위칭할 때 음전압 스파이크 가 발생하게 되는데 이 음전압이 자동차용 IC에 영향을 미칠 우려가 있다. 그러므로 자동차용 IC는 과전압에 대 한 보호도 필수적이지만 음전압 범위에서 보호도 중요 하다. 이에 따라 원하는 공급전압 범위만 통과하고 나머 지 전압 범위에서는 차단하는 보호 회로가 필요하다.
그림 7은 일정 범위 이외의 전압은 차단해 주는 Over and Reverse 전압 보호 회로를 제안한다. 제안하 는 본 구조는 PAD에 원하지 않는 공급 전압이 인가되 었을 경우 전체 ASIC을 보호 할 수 있는 기능을 한다.
VIN노드는 외부 전압과 연결되는 부분으로 저항분배를 통한 MOSFET의 ON/OFF 동작에 의하여 전압을 보 호하게 되어있다.
그림 8은 제안하는 Over and Reverse 전압 보호 회 로의 시뮬레이션 결과를 나타낸다. 입력전압을 -20V부 터 20V까지 인가하며 보호되는 범위를 확인한 결과이
그림 7. Over and Reverse 전압 보호 회로 Fig. 7. Over and Reverse voltage protection circuit.
그림 8. 보호 회로 DC 모의 실험 결과 Fig. 8. DC simulation of protection circuit.
Reverse Voltage Protection
Normal Operation
Over Voltage Protection
M1 OFF ON ON
M2 OFF ON OFF
M3 OFF OFF ON
M4 OFF ON OFF
표 2. Protection 회로 동작 테이블 Table 2. Protection circuit operation table.
다. 현재 설계된 보호 회로는 800mV에서 6.4V 이외의 전압에서는 보호하도록 설계되었다.
제안하는 Over and Reverse 전압 보호 회로는 6.4V 이상일 경우와 800mV이하에는 다른 동작으로 Protection을 하게 된다. 6.4V이상의 전압이 인가될 경 우 R1과 R2의 저항 값에 의하여 M3 MOSFET이 ON되 고 이 때 M4의 Gate 전압이 Low로 내려가게 되어 M4
는 OFF가 된다. M4의 OFF로 인해 M2도 OFF가 되어 ASIC에 6.4V이상은 전달을 하지 않게 된다[4]. 800mV 이하의 전압 및 음전압이 VIN 노드에 인가된 경우 Body Biasing 된 PMOS의 M1이 Diode 역할을 하여 800mV 이하 및 음전압을 차단해주게 된다[5]. M5는 ESD MOSFET으로 보호 동작에 영향을 주지 않는 노 드에 연결하여 외부 전기 충격을 방지하도록 하였다.
표 2는 보호 회로의 각 모드에 따른 MOSFET의 동작 을 나타낸다.
자동차용 IC는 어떠한 환경 변수에 의해서도 신뢰성 이 높아야 한다. 그 중에서도 IC가 동작하는데 있어서 각각의 블록에 영향을 주어 오동작을 일으킬 우려가 있 는 Electromagnetic Interference (EMI)를 줄여야한다.
본 논문에서는 발진기에서 방사되는 EMI를 감소시켜 다른 블록의 오동작을 방지하고자 확산 스펙트럼 클록 생성기를 제안한다.
그림 9. 확산 스펙트럼 클록 생성기 블록 다이어그램 Fig. 9. Block Diagram of Spread Spectrum Clock
Generator (SSCG).
그림 9는 확산 스펙트럼 클록 생성기의 블록 다이어 그램을 나타낸다. 설계된 Spread Spectrum Clock Oscillator는 자체적으로 클럭을 피드백 받아 카운터 신 호를 생성하여 Relaxation Oscillator의 주파수를 제어 하는 구조이다. 제어하는 주파수를 너무 빠르게 하게 되면 Jitter 성분이 많이 생길 수 있으므로 16분주된 클 록을 사용하여 카운터를 동작시킨다. 회로 내에서 쓰이 는 클록은 4분주 된 클록을 사용한다. 클록 생성기에서 는 커패시터나 전류를 제어하여 주파수를 조절 할 수 있는데 Cap bank는 4-bit 으로 구성하여 발진주파수를 조절하고 6bit으로 구성된 PMOS Current bank는 외부 카운터 블록에서 받는 신호에 따라 전류를 조절하여 스 펙트럼을 확산하는 역할을 한다.
그림 10은 확산 스펙트럼 클록 생성기에 사용된 Relaxation Oscillator의 구조를 나타낸다. 제안하는 발 진기의 구조는 커패시터의 전류를 충․방전을 반복하며
그림 10. Relaxation 발진기 블록 다이어그램 Fig. 10. Relaxation Oscillator Block Diagram.
(a) 고정 주파수 스펙트럼
(b) 확산 스펙트럼
그림 11. (a) Fixed Frequency (b) SSCG를 가지고 있는 Relaxation 발진기의 Fast Fourier Transform (FFT) 결과
Fig. 11. Fast Fourier Transform (FFT) of Relaxation Oscillator with (a) fixed frequency (b) SSCG.
주파수를 생성한다. 충․방전은 SR 래치를 이용하여 셋 -리셋을 반복하며 발생하게 되고 커패시터의 충․방전 전압은 비교기에 입력되어 그 출력이 다시 SR 래치로 인가되는 구조를 갖는다[6].
이 구조는 로직을 이용하여 주파수를 발생하는 방식 으로 다른 발진기와 달리 적은 전류를 소모하며 낮은 주파수를 발생시키는데 적합한 구조이다.
그림 11 (a)와 (b)는 확산 스펙트럼 클록 생성기의 Fourier Transform을 나타낸다. 그림 11의 (a)는 그림 9 에 나타난 카운터가 고정된 디지털 코드를 인가하는 경 우 일반 발진기처럼 고정된 주파수를 생성하는 모습을 나타내어 준다. 그림 11의 (b)는 카운터에서 변화하는 디지털 코드를 인가하는 경우 주파수가 변화하면서 스 펙트럼이 확산되는 것을 알 수 있다.
제안하는 확산 스펙트럼 클록 생성기는 ADC에서 클 록으로 사용된다. 클록 생성기의 주파수 흔들림으로 인 해 정확성이 낮아지는 것을 방지하고자 확산 스펙트럼 의 범위는 중심 수파수의 848kHz의 5% 범위 이내가 되도록 설계하여 자동차용 IC에서 요구되는 정확성과 클록 생성기의 EMI 감소를 달성할 수 있다[7].
제안하는 Calibration Microcontroller (CMC)의 10Bit ADC에서 14Bit DAC로의 Mapping 기법은 디지 털 신호 처리를 통하여 기존에 아날로그 증폭기만을 이용한 방법보다 정확성을 향상시킨다. 또한 아날로그 신호를 10Bit ADC로 신호 처리를 하였으나 14Bit DAC로의 Mapping을 통하여 최종 출력 단의 해상도를 증가시켜 압력 센서로부터 받은 정보의 분해능을 증가 시킬 수 있다.
그림 12는 Calibration Microcontroller(CMC) 의 Mapping 개념도를 나타낸다. 아날로그 신호를 디지털 신호로 바꾸는 ADC블록으로부터 디지털 코드 신호를 인가 받아 CMC 블록에서 DAC로 Code를 Mapping 하 게 된다. 이 때 10-Bit ADC에서 14-Bit DAC로 Mapping을 하게 되는데 ADC와 DAC의 Bit수의 차이 로 인해 Code Error가 발생하게 된다. 본 구조에서는 디지털 코드를 아날로그 전압으로 바꿨을 경우 한 Step 당 20mV의 전압 차이를 허용한다. 이 전압 차이를 디 지털 코드로 바꾸었을 경우 ADC에서 DAC로 Mapping 시 65코드 에러까지 허용하게 된다.
식 (7)은 현재 ADC의 코드(ADCCUR)가 DAC의 어떤 코드에 Mapping이 되는지를 나타낸다. 식(6) 에서와 같 이 ADC의 최대, 최소 값이 DAC의 최대, 최소 값으로 Mapping하게 되는데 ADC와 DAC의 해상도가 각각 10Bit과 14Bit으로 다른 부분을 극복하고자 식(7)과 같 은 수식을 제안하였다.
10-Bit ADC Code를 14-Bit DAC로 Mapping시
그림 12. Calibration Microcontroller(CMC)의 Mapping 개념 도
Fig. 12. Mapping Conceptual Diagram of Calibration Microcontroller (CMC).
ADC의 Minimum Code는 DAC의 0.5V로 Mapping을 하고 ADC의 Maximum Code는 DAC의 4.5V로 Mapping을 한다. Maximum과 Minimum Code 사이의 ADC의 나머지 코드들은 수식에 맞춰 Mapping을 하게 된다.
∆
×∆
(7)
∆ ∆
식 (9)는 PGA 출력 범위를 설계할 때의 CMC블록을 고려한 수식을 나타낸다. DAC의 출력이 각 Step당 20mV 이하가 되기 위해서는 PGA 블록에서 적절한 증 폭량이 필요하다. 그 값을 계산하기 위하여 식(7)에 따 라 PGA 출력은 DAC 출력 단에서 20mV이하의 값을 가지기 위해서는 최소한 600mV의 PGA 출력 범위가 필요함을 알 수 있다. 이에 따라 PGA 블록은 그림4와 같이 설계하였다.
(8)
최대
(9)
그림 13은 Calibration Microcontroller(CMC)의 block diagram 을 나타낸다. ADC블록으로부터 10-Bit 를 받 아 뺄셈기, 곱셈기, 나눗셈기를 거쳐서 DAC로 보내기 위한 14-Bit를 출력하게 된다. 그리고 calibration 하기 위해서 최저압력일 시, ADC_MIN_SAVE을 통해서 최 저압력일 때의 ADC값을 저장하고, 최고 압력일 시
그림 13. Calibration Microcontroller(CMC)의 블록 다이어 그램
Fig. 13. Calibration Microcontroller(CMC) Block Diagram.
ADC_MAX_SAVE을 통해서 최고압력일 때의 ADC값 을 저장하여 Calibration을 지정하도록 구성하였다.
그림 14는 ADC를 저전력으로 설계하기 위해 10 Bits SAR ADC로 설계를 진행하였다. Basic 한 구조보다 면 적을 줄이기 위해서 Dual-Sample SAR ADC 구조를 채택하였으며 이로 인해 Cap bank(CDAC) 블록에서의 MSB 의 커패시터를 줄일 수 있어, 면적을 1/2로 줄일 수 있으며 전력소모를 감소시킬 수 있는 장점을 가지고 있다.
SAR ADC의 동작은 다음과 같다. Sample cap. 블록 에서는 입력전압을 Sample & Hold 하는 기능을 수행 하고 Cap. bank 는 입력전압의 크기를 판단하기 위한 reference를 생성해주는 기능을 한다. 비교기는 앞 단의 출력을 받아 High, Low를 결정해주며 SAR 로직에서는 비교기 출력을 받아서 Cap. bank 의 전압 스위칭과 Sample cap. 의 Sample & Hold timing 을 결정하며 10-Bit 의 코드를 CMC 블록으로 전달하여 결과적으로 DAC의 입력으로 Calibration 되어 변환하도록 설계하 였다.
그림 15는 CMC 블록에서 디지털 신호를 입력 받아 아날로그 신호로 변환시켜주는 DAC 블록을 나타낸다.
본 구조는 두 개의 버퍼와 Coarse Selection 부분의 저
그림 14. SAR ADC 블록 다이어그램 Fig. 14. SAR ADC Block Diagram.
그림 15. DAC 블록 다이어그램 Fig. 15. DAC Block Diagram.
항 Array 와 Fine Selection 부분의 저항 Array로 설계 하였고 Coarse의 저항 Array와 Fine의 저항 Array선택 에 따라 DAC 출력이 16384의 Step으로 각각 300uV 의 해상도를 가지도록 구성하였다[8].
CSEL<127:0>에 의해 코드를 입력 받아 Top과 Bottom을 설정하고 이 범위 내에서 FSEL<127:0>의 코드를 입력 받아 DAC_OUT으로 최종 출력을 하게 되 어있다.
설계된 14Bit DAC는 Coarse 저항 Array 부분과 Fine 저항 Array 부분으로 나뉘어 디지털 신호를 아날 로그 신호로 변환시켜줌으로써 변환 속도를 증가시킬 수 있으며 14Bit Mapping 시 정확성을 증가시킬 수 있 는 장점이 있다.
Ⅲ. 실 험 결 과
그림 16은 설계된 IC의 칩 레이아웃을 나타내며, 0.35 um CMOS 공정에서 설계되었고 Die 크기는 1.94mm x 1.94mm이다. 내부 블록으로는 PGA, Offset Calibration, SSCG, CMC가 포함되어 있다.
그림 17은 낮은 압력에서부터 높은 압력까지 증가시 켜가며 Calibration을 하였을 경우와 하지 않았을 경우 를 측정을 통하여 나타낸 그래프이다. Calibration을 하기 전에는 압력에 따라 일정하지 않은 출력을 보이지
그림 16. 칩 레이아웃 Fig. 16. Chip layout.
만 Calibration Mapping을 통하여 선형적인 출력 전압 을 가지게 된다.
그림 18은 Calibration Microcontroller(CMC) 의 시뮬 레이션 결과이다. ADC블록으로부터 10-Bit을 받는데, 먼저 ADC의 최소 값이 현재 값에 저장이 되고, 그 값 은 DAC의 0.5V에 해당하는 코드에 저장이 된다. 그 후 ADC의 최대 값이 현재 값에 저장이 되고, 그 값은 DAC의 4.5V에 저장이 된다. 따라서 ADC의 범위를 만 들고, 그 값을 통하여 DAC의 코드 값을 Calibration 하 게 된다.
식 (7)에서와 같이 DAC 코드를 수식과 같이 나타내 기 위해서는 ADC의 최대 최소값과 DAC의 최대 최소 값을 저장한 후 ADC에서 출력되는 코드 값을 Mapping하게 된다. 그림 18의 시뮬레이션은 식(7)의 Transient 시뮬레이션을 나타낸다.
그림 19는 압력센서의 아날로그 전단부 전체 동작 시 뮬레이션을 나타낸다. 그림 8에서 제시하는 보호회로가 5V 전압은 통과시켜 아날로그 전단부 전체에 인가되고
그림 17. 압력에 따른 출력 측정 결과 그래프
Fig. 17. Output Measurement Results in response to the Pressure
그림 18. Calibration Microcontroller(CMC)의 시뮬레이션 결과
Fig. 18. Calibration Microcontroller (CMC) Simulation Result.
그림 19. 압력 센서 아날로그 전단부 시뮬레이션 결과
Fig. 19. Analog Front-End for Pressure Sensor Simulation Results.
LDO 및 BGR의 바이어스 블록들의 정상 동작 유무도 그림 19의 시뮬레이션을 통해 알 수 있다. PGA 출력은 압력 센서로부터 전달받은 전압을 증폭한 후 증폭된 전 압은 ADC로 인가되어 디지털 코드로 변환하게 된다.
이 변환된 코드는 CMC 블록에서 식(7)과 같이 계산을 하여 DAC에 Mapping을 하게 된다.
제시하는 시뮬레이션 결과는 센서로부터 전달받은 아날로그 신호를 디지털 신호 처리를 통하여 자동차용 아날로그 전단부 IC의 정확성과 신뢰성을 향상시킴을 확인할 수 있다.
그림 20은 Gauge Factor Calibration 회로의 시뮬레 이션 결과이며 5uA에서부터 120uA까지의 Gauge Factor의 전류 보상이 가능함을 나타낸다. 자동차의 차 실온도와 엔진 룸의 온도를 가정하고 -40℃부터 135℃
까지 변화하며 전류의 변화량을 나타낸다. 온도가 변화 하더라도 적은 전류 변화량으로 일정한 전류를 보상할
그림 20. Gauge Factor Calibration 회로 시뮬레이션 결과 Fig. 20. Gauge Factor Calibration Circuit Simulation
Result.
VDD Gain(dB) 30 34 38 42 45
5.5V Offset(V) 2.4430
Out(V) 2.4996 2.4854 2.5099 2.5482 2.591
5V Offset(V) 2.4416
Out(V) 2.4691 2.4845 2.5088 2.5470 2.590
4.5V Offset(V) 2.4408
Out(V) 2.4678 2.4830 2.5069 2.5446 2.5871
표 3. 전원 변화에 따른 Offset Calibration 출력 전압 Table 3. Offset Calibration output voltage by supply
voltage variation.
수 있음을 알 수 있다.
표 3은 Offset Calibration 회로의 시뮬레이션 결과를 나타낸다. Offset Calibration 회로는 공급하는 전압을 기준으로 PGA에서는 압력센서로부터 전달 받은 신호 를 증폭한다. 하지만 공급 전압에 따라 기준 전압이 바 뀌게 되면 같은 압력센서의 신호를 PGA에서 처리하더 라도 다른 결과를 얻게 되므로 기준 전압의 항상성은 중요하다. 이에 따라 표 3은 전원 VDD가 ±10%의 변화 를 가지더라도 항상 일정한 Reference 전압 생성에 대 한 결과를 나타낸다.
그림 21에서는 DAC에 사용된 버퍼의 Signal-to- Noise 시뮬레이션으로 FFT를 취한 결과이다. DAC의 해상도를 만족하기 위해서는 사용되는 버퍼의 SNR이 식 (10)을 만족해야 한다. SNR 시뮬레이션을 통하여 약 86dB 이상을 만족함을 확인할 수 있다.
×
(10)
그림 21. DAC에 사용된 버퍼 SNR 시뮬레이션 결과 Fig. 21. Buffer in DAC SNR Simulation Result.
그림 22. DAC 시뮬레이션 결과 Fig. 22. DAC Simulation Result.
Process 0.35μm CMOS Supply Voltage 5V, 3.3V Gauge factor Calibration
Current Range 3.75uA ~ 120uA Protection Range 800mV - 6.4V Oscillator EMI -5.94dB
Output Resolution 14Bit (0.305mV Steps) Current Consumption 5.32mA
Die Area 1.94mm x 1.94mm 표 4. 성능 요약
Table 4. Performance Summary.
그림 22에서는 DAC의 시뮬레이션 결과를 나타낸다.
시뮬레이션 파형은 DAC의 5638코드에서 5661코드의 일부분만을 나타내며 0.305mV의 해상도를 가지며 출력 함을 알 수 있다.
Ⅳ. 결 론
본 논문에서는 자동차용 Piezo-Resistive Type 압력 센서 구동용 IC 설계를 보여주었다. 압력 센서로부터 입력받은 전압을 PGA를 통해 증폭하여 10Bit ADC로 전달하고 디지털 코드로 변환된 아날로그 신호를 CMC
블록을 통해 14Bit DAC로 Mapping을 하게 된다. 아날 로그 신호를 디지털 신호로 변환을 통하여 압력 센서 신호의 분해능의 정확성을 높였으며 14Bit DAC로의 Mapping을 통해 해상도를 높여 출력단의 Blind Spot을 최소화 하여 Piezo-Resistive Type 압력센서 신호처리 아날로그 전단부 IC를 설계하였다.
Piezo-Resistive Type 압력센서 신호처리 아날로그 전단부 IC는 5V와 3.3V의 공급 전압으로 동작하며, 전 체 전류 소모는 5.32mA, 칩 면적은 1.94mm x 1.94 mm 이다.
REFERENCES
[1] M.Santosh, Kanhu, S C Bose “Design of an On Chip Read-out Circuit for Piezo-Resistive MEMS Pressure Sensor”, International Conference on Devices, Circuits and Systems (ICDCS), page. 94-98, Hong Kong, China, Mar.
2012
[2] Hu-Min Jung, Sang-Bock Cho, Jong-Hwa Lee,
“Design of Smart Piezoresistive Pressure Sensor”, The Fifth Russian-Korean International Symposium on Science and Technology, 2001, KORUS '01, Vol.1, page. 202-205, Tomsk, Russia, Jul. 2001
[3] Dongsoo Lee, SangYoon Kim, Juri Lee, SungHun Cho, Hyung-Gu Park and Kang-Yoon Lee “A Design of High Accuracy Analog Front-End with Temperature Compensation for Capacitive Pressure Sensor in CMOS 0.35μm”, International Conference on Electronics, Information and Communication (ICEIC), Kota Kinabalu, Malaysia, Jan. 2014
[4] Texas Instrument Application Report “AN-1533 Over Voltage Protection Circuit for Automotive Load Dump”, SNVA190B-Dec. 2006-Revised May. 2013
[5] Texas Instrument Application Report “Reverse Current/Battery Protection Circuits”, SLVA139 - Jun. 2003
[6] Sang Yun Kim, Ju ri Lee, Dong Soo Lee, Hyung Gu Park, Hong Jin Kim and Kang-Yoon Lee “A Design of 18MHz Relaxation Oscillator with ±1% Accuracy Based on Temperature Sensor”, Journal of Korean Industrial Information System Society, Vol.18, No. 5, page. 39-44, Oct.
2013
저 자 소 개 조 성 훈(학생회원)
2013년 홍익대학교 전자전기 공학부 학사 졸업.
2013년～현재 성균관대학교 정보 통신 대학 석사과정
<주관심분야 : DC-DC Converter, Pre. Sensor>
이 동 수(학생회원)
2012년 건국대학교 전자공학과 학사 졸업.
2012년～현재 성균관대학교 정보 통신 대학 석박통합과정
<주관심분야 : RF Transceiver, Pre. Sensor>
최 진 욱(학생회원)
2014년 세종대학교 전자공학과 학사 졸업.
2014년～현재 성균관대학교 정보 통신 대학 석사과정
<주관심분야 : RF Transceiver, Pre. Sensor>
최 승 원(학생회원)
2014년 성균관대학교 전자공학과 학사 졸업.
2014년～현재 성균관대학교 정보 통신 대학 석박통합과정
<주관심분야 : ADC, Pre. Sensor>
박 상 현(학생회원)
2014년 명지대학교 전자공학과 학사 졸업.
2014년～현재 성균관대학교 정보 통신 대학 석사과정
<주관심분야 : RF Transceiver, Pre. Sensor>
이 주 리(학생회원)
2013년 건국대학교 전자공학과 학사 졸업.
2013년～현재 성균관대학교 정보 통신 대학 석박통합과정
<주관심분야 : RF Transceiver, VCSEL Driver >
이 강 윤(평생회원)
2003년～서울대학교 전기공학부 박사 졸업.
2000년～2005년 ㈜ 지씨티리써치 책임 연구원.
2005년～2012년 건국대학교 전자공학부 부교수 2012년～현재 성균관대 정보통신대학 부교수
<주관심분야 : RF・아날로그 집적회로설계, 아날 로그/디지털 Mixed Mode 설계>
[7] Jaehong Ko, Seungjung Lee, Doyoon Kim, Kijoon kim, Kye-Eon Chang “Spread Spectrum Clock Generator for reducing Electromagnetic Interference (EMI) Noise in LCD Driver IC”, 50th Midwest Symposium on Circuit and System, MWSCAS 2007, page. 1106-1109, Montreal, Canada, Aug. 2007.
[8] Dae Hyun Kwon, HyungGu Park, SeongHo Lee, Joon-Sung Park, YoungGun Pu, Chul Nam, Kang-Yoon Lee, “A Design of Low Power 12-bit Two-Step Resistor String DAC in 0.18 μ m CMOS Process”, ITC-CSCC, pp. 195-196, Gyeongju, Korea, Jun. 2011.
