Synchronized Sampling Structure applied HW/SW platform for LAN-based Digital Substation Protection

* Dept. of Electrical Engineering, Myongji University

** L-SAM Anti-Air/Missile Defence System team, LIG Nex1

*** Dept. of Electrical and Electronics Engineering, Chung-Ang University

★ Corresponding author

E-mail：[email protected], Tel：+82-2-820-5318

※ Acknowledgment

This research was supported by Korea Electric Power Corporation. (Grant number: R17XA05-02) Manuscript received Mar. 6, 2020; revised Mar. 17, 2020; accepted Mar. 18, 2020.

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited

LAN 기반 디지털 변전소 보호를 위한 동기 샘플링 구조적용 HW/SW 플랫폼 기술

Synchronized Sampling Structure applied HW/SW platform for LAN-based Digital Substation Protection

손 규 정

^*

^**

^**

^{*** ★}

Kyou Jung Son

^*

^**

^**

^{*** ★}

Abstract

This paper proposes precise time synchronization-based synchronized sampling structure applied HW/SW platform for LAN-based protection of future digital substations. The integrated software of the proposed platform includes IEC 61850 protocol, IEEE 1588 precision time protocol and synchronized sampling structure. The proposed platform expected to provide a basis of an application of future distributed sensing data-based protection and control methods by providing synchronized measurement among IEDs. The implementation of the proposed HW/SW platform technique was performed using TMDXIDK572 multi-core/multi-processor evaluation module and its time synchronization performance and synchronized sampling function were confirmed through the performance tests.

요 약

본 논문에서는 미래 LAN 기반 디지털 변전소 보호를 위하여 정밀 시각동기 기반 동기 샘플링 구조를 적용한 계통 구성 IED(Intelligent Electronic Device)의 HW/SW 플랫폼을 제안하였다. 제안한 플랫폼은 전력계통 자동화를 위한 표준인 IEC 61850 프로토콜 및 IED 간 정밀 시각동기를 위한 IEEE 1588 Precision time protocol 통합 소프트웨어가 적용되었으며, Synchronized reference signal을 이용한 IED 간 동기 샘플링 구조를 적용하였다. 이는 미래 IEC 61850 기반 디지털 변전소 에 적용될 네트워크 기반 데이터 송수신 환경에서 IED 간 동기 측정된 계전 데이터를 제공하게 함으로써, 네트워크 기반 분 산 측정 데이터를 이용한 새로운 보호 및 제어방식을 적용할 수 있는 토대를 제공할 것으로 기대된다. 제시한 플랫폼 기술의 타당성 및 성능을 측정하기 위하여 TMDXIDK572 멀티코어/멀티프로세서 EVM(Evaluation Module)을 기반으로 구현하였으 며, 성능 시험 환경을 구성하여 제시한 플랫폼의 시각동기 성능 및 동기 샘플링 기능의 동작을 확인하였다.

Key words ： Precision time protocol, Synchronized sampling structure, Digital substation, IEC 61850-based power system, Substation protection

178

Ⅰ. 서론

미래의 디지털 변전소는 IEC 61850 전력 유틸리 티 자동화 표준[1]을 기반으로 구성되어, 계통을 구 성하는 기기들이 네트워크 버스 기반의 데이터 전 송방식을 사용할 것으로 기대된다. 네트워크를 이 용한 통신 방식은 기기의 위치에 상관없이 인접한 네트워크 허브와 연결함으로써 동일 네트워크상에 있는 모든 기기들과의 데이터 통신이 가능하여, 다 양한 데이터를 임의의 위치에서 자유롭게 수집하 고 제공하는 분산 측정 환경의 구성을 가능하게 한 다. 이러한 분산 측정 환경에서는 고정된 지점에서 수집된 정보만으로 보호 및 제어를 수행하였던 기 존의 방식을 뛰어넘는, 넓은 지역의 데이터에 기반 한 새로운 보호 및 제어 방식을 적용할 수 있는 토 대를 제공할 것으로 기대된다.

시각동기 기술은 넓은 지역에 대하여 수집된 데 이터 간의 시간적 전후 관계를 명확히 정리 해줄 수 있다는 점에서 분산 측정 데이터에 기반 한 보 호 및 제어를 수행하는데 필수적인 요소라고 할 수 있다. 네트워크 기반의 정밀 시각동기 표준인 IEEE 1588 PTP(Precision Time Protocol) 표준[2]은 동 일 네트워크상에 있는 PTP 지원 기기들 간의 동기 알고리즘 수행에 의하여 최대 마이크로초 이하의 시각동기 정밀도를 보장한다. IEEE 1588 PTP는 1-PPS, IRIG-B 등의 시각 동기 기술들의 문제였 던 추가적인 하드웨어 설비의 요구, 시각 정보 전 송 delay 보상 문제[3]를 해결함으로써 미래 LAN 기반 디지털 변전소에서 기기간의 정밀한 시각동 기를 제공할 것으로 기대된다.

본 논문에서는 IEEE 1588 PTP 표준[2] 기반의 시각 동기 기술이 적용된 IEC 61850 기반 IED(Intelligent Electronic Device)의 HW/SW 플랫폼 구조 및 Synchronized reference signal을 이용한 IED 간 동기 샘플링 구조를 제안하여 LAN 기반 디지털 변전소 보호를 위한 IED 플랫폼을 제시하고자 하 였다. 이는 PTP 시각동기 기술을 직접적으로 활용 하여 분산된 IED 들에서 Synchronized reference signal을 생성하게 함으로써 동기 샘플링 기능을 수행하도록 한다는 점에서 새로운 플랫폼 기술이 라 할 수 있다. 제안한 플랫폼 기술을 바탕으로 미 래 분산 측정 환경에서의 광역 데이터 기반 협조 보호 기능들의 효과적인 동작을 위한 기초를 제공

하고자 한다.

본 논문에서 제안하는 정밀 시각동기 기반 동기 샘플링 구조 적용 HW/SW 플랫폼 기술을 멀티코 어/멀티프로세서 Evaluation module(EVM)을 대상 으로 적용하였다. Linux RT OS 상에 IEC 61850, IEEE 1588 PTP 통합 소프트웨어를 적용하여 GOOSE 등 IEC 61850 통신 기능 수행 지연시간을 최소화 하고자 하였고, HW timestamping 기반 시각동기 를 수행함으로써 정밀도를 극대화 하고자 하였다.

구현한 정밀 시각동기 기반 동기 샘플링 구조 적용 HW/SW 플랫폼에 대하여 시각동기 성능 및 동기 샘플링 기능 시험을 수행하였다. TI사의 TMDXID K5728 EVM을 대상으로 HW/SW 플랫폼을 적용 하였으며, 성능 시험의 결과로 시각동기 정밀도가 1㎲ 이하를 유지함을 확인하였고, IED 간 동기 샘 플링 기능의 동작을 확인하였다.

Ⅱ. 정밀 시각동기 기반 동기 샘플링 구조적용 HW/SW 플랫폼 기술

본 논문에서 제안하는 정밀 시각동기 기반 동기 샘플링 구조적용 HW/SW 플랫폼은 ARM/DSP 가 통합된 형태의 하드웨어 구성을 기초로 하였으며, IEC 61850, IEEE 1588 PTP, IED 간 동기 샘플링 기능 등이 통합된 소프트웨어를 기반으로 하는, 미 래 LAN 기반 디지털 변전소 보호 및 제어를 위한 플랫폼 기술이라 할 수 있다. 본 장에서는 제안한 플랫폼 기술의 핵심 요소라 할 수 있는 IEEE 1588 PTP 시각동기 기술 및 정밀 시각동기 기반 동기 샘플링 구조에 대하여 기술하였다.

1. IEEE 1588 PTP 기반 정밀 시각동기

IEEE 1588 PTP는 Ethernet 네트워크 디바이스 간 정확한 시각 동기화를 가능하게 하는 표준 시간 전송 프로토콜로서[2], 표준에서 요구하는 하드웨 어 및 소프트웨어 조건을 만족할 시, 유, 무선 네트 워크에 대하여 최대 나노초 단위까지의 정밀도를 보장한다[4], [5]. 이는 NTP(Network Time Protocol), SNTP(Simple Network Time Protocol) 등 기존의 네트워크 시스템에서 밀리초 단위의 정밀도를 제 공하였던 시각동기 기술에 비하면 매우 향상된 것 으로, 전력 시스템 분야와 같이 기기 간 정밀한 시 각동기가 필요한 분야에서 적극적으로 활용될 것

으로 기대된다[6], [7].

PTP 기반 시각동기 기술은 그림 1과 같이 Reference clock 정보를 제공하는 Master clock과, 제공받은 정보를 기준으로 하여 자기 시각을 보정하는 Slave clock 간의 양방향 통신에 의하여 수행된다[2]. Slave clock에서는 Master clock과의 메시지 교환을 통하 여 Master의 메시지 송신 및 수신 시각









 _{  }





 

  

 



(1)

     



 

 

 



(2)

Fig. 1. Basic synchronization message exchange [2].

그림 1. PTP 기반 시각동기를 위한 메시지 교환 순서도 [2]

Fig. 2. Hardware assisted timestamp generation model [2].

그림 2. PTP 표준에서 제시하는 Hardware 지원 Timestamp 생성모델 [2]

IEEE 1588 PTP 시각동기 기술의 효과를 극대화하 기 위하여는 그림 2[2]와 같은 Timestamp generation model 이 하드웨어 및 소프트웨어 적으로 지원되 어야 한다. 이는 PTP 패킷의 생성 시 Timestamp 정보를 Physical 계층에 최대한 근접하여 수행할 수 있도록 함으로써, 각 계층에서의 데이터 처리 과정으로부터 발생하는 Latency로부터 받는 영향 을 최소화 한다.

PTP 기반 시각 동기는 네트워크에서 가장 높은 class의 clock을 Master로 설정하여 동일 네트워크 에 있는 clock들의 시각을 동기 시킨다. 그러나 충 분히 높은 class의 clock이 존재하지 않을 경우에는 절대시각에 대한 동기성능이 떨어져 넓은 규모의 여러 네트워크에 속한 기기들과의 시각동기 정밀 도 성능이 저하될 우려가 있다. 특히, 전력 계통과 같이 넓은 지역에 대한 정보를 기반으로 보호 및 제어를 수행할 수 있는 분야의 경우, 시각동기 오 류가 심각한 문제를 발생시킬 수 있다[8], [9]. 미래 의 안정적인 전력 계통 운영을 위해서는 시각동기 오류 상황에 대하여 IED 자체 및 협조를 기반으로 대응할 수 있는 기술들이 개발되어야 할 것이다.

2. 정밀 시각동기 기반 동기 샘플링 구조적용 HW/

SW 플랫폼

본 논문에서 제안하는 정밀 시각동기 기반 동기 샘 플링 구조 적용 HW/SW 플랫폼의 구성은 그림 3과 같이 ARM/DSP가 통합된 형태의 하드웨어 및 Linux RT 시스템 소프트웨어를 기반으로 하는 통합 응용 소프트웨어로 구성된다. 통합 응용 소프트웨어는 IEC 61850 기반 통신 알고리즘, IEEE 1588 PTP 기반 시각동기 알고리즘, Synchronized reference signal 생성 기능, 전력 시스템 보호 알고리즘 등 LAN 기 반 디지털 변전소 보호를 위하여 필수적으로 필요 한 기능들을 포함한다.

본 논문에서는 PTP 시각동기 기술을 직접적으로 활용하여 분산된 IED 들에서 Synchronized reference signal을 생성하게 함으로써 동기 샘플링 기능을 수행 하도록 하는 새로운 플랫폼 기술을 제시하였다. 제안한 동기 샘플링 구조는 IED 간 샘플링 수행 시작 시간의 오차를 최소화하기 위하여 software적 처리요소를 최 대한 줄이고자 하였다. 이를 위하여 ARM 프로세서에 서는 PTP 기반 시각동기 환경에서 일정 시간마다 Hardware interrupt에 의한 Synchronized reference

Fig. 3. Structure of the proposed PTP-based sampling synchronization applied HW/SW platform.

그림 3. 본 논문에서 제안하는 정밀 시각동기 기반 동기샘플링 구조적용 HW/SW 플랫폼의 구성도

Fig. 4. Flow chart of time synchronization and synchronized sampling function of the proposed platform.

그림 4. 본 논문에서 제안한 플랫폼의 시각동기 및 동기 샘플링 기능 수행 순서도

DSP 프로세서에서는 생성된 signal을 Hardware interrupt로 처리하여 IED 간 동기 샘플링 기능이 극대화 되도록 하였다.

다채널 ADC 정보는 DSP 의 보호 및 제어 알고 리즘의 요구에 따라 순시치 또는 Phasor로 변환되 어 이용되며, 계전 정보 및 알고리즘 수행 결과는 IPC(Inter-Processor Communication) 기능을 통해

ARM 프로세서에 전달된다. ARM 프로세서는 IPC 를 통해 수신한 정보를 GOOSE 및 SV 패킷에 맞 게 변환 후 네트워크를 통하여 송신한다. 본 논문 에서 제안한 플랫폼의 시각동기 및 동기 샘플링 기 능 수행의 순서도를 그림 4에 나타내었다.

본 논문에서 제안한 정밀 시각동기 기반 동기 샘 플링 구조적용 HW/SW 플랫폼은 추가적인 장비 없이 IED 간 정밀하게 동기 된 계전정보를 제공함

Classification Specification Remark

ARM core

Clock speed 1.5GHz

Dual Cortex

A15 L1 cache 32 KiB L1I and

32KiB L1D

L2 cache 2 MiB

unified cache

DSP Core

Fixed point

32x32 MACs 8 per cycle

2 Advanced

VLIW CPU Floating point

single precision MACs

8 per cycle

L1 Memory component

32 KiB L1P and 32KiB

L1D

Periphe rals

GMAC

Two 1Gbps Ethernet

Support

-

PRU-ICSS

Four 100Mb Ethernet

Support

-

Hardware Timestamping CPTS module

IEEE 1588 PTP support

Table 1. Specification of EVM for implementation of the proposed IED platform

표 1. 제안한 IED 플랫폼 구현 대상 EVM 사양 정보

터 기반 보호 및 제어 기능들을 효과적으로 수행할 수 있는 기초를 제공한다. 이는 PTP 기반 상대적 시각동기가 이루어진 변전소 내의 환경에서 뿐만 아니라, GPS 기반으로 절대 시각동기가 이루어진 다수의 변전소 간의 동기 샘플링을 가능하게 하여, 미래 IEC 61850 기반 디지털 변전소에서의 광역 데이터 기반 협조 보호 기능을 제공할 수 있다.

Ⅲ. 정밀 시각동기 기반 동기 샘플링 구조적용 HW/SW 플랫폼 구현 및 성능 시험

본 논문에서 제안한 정밀 시각동기 기반 동기 샘 플링 구조적용 HW/SW 플랫폼 기술을 TI사의 TMDXIDK572 멀티코어/멀티프로세서 보드를 대 상으로 구현하였다. 구현한 IED 플랫폼을 기반으 로 실험환경을 구성하고, IED 간 시각 동기 성능 및 동기 샘플링 성능 시험을 진행하였다. 성능 시험은 구현한 IED 플랫폼을 Master IED와 Slave IED로 구성하여 각 IED 간 시각 동기 정밀도를 측정하였 고, Master IED에서 수집된 Slave IED들의 계전정 보를 비교하여 동기 샘플링 기능의 동작을 확인하 였다.

1. 정밀 시각동기 기반 동기 샘플링 구조적용 HW/

SW 플랫폼 구현

본 논문에서 제안한 IED 플랫폼은 실시간으로 데이터의 수집과 분석을 동시에 수행해야 하고, 정 밀 시각 동기 및 IEC 61850 프로토콜 등 고부하의 네트워크 트래픽 처리를 요구하기 때문에 멀티 DSP 및 ARM 코어 기반의 고성능 EVM 플랫폼을 대상 으로 구현되어야 한다. TI 사의 TMDXIDK572 멀 티코어/멀티프로세서 보드는 2개의 Floating point 연산 지원 DSP와 2개의 ARM cortex A15 등의 프로 세서를 갖는 고성능 EVM으로, 제안한 IED 플랫폼을 구현하는데 적합하다 할 수 있다. 표 1에 TMDXIDK572 EVM의 사양을 요약하여 나타내었다.

제안한 IED 플랫폼 구현 대상 EVM은 미래 LAN 기반 디지털 변전소의 보호를 위한 기반 플랫폼으 로서, 차세대 전력 시스템을 위한 IED로서 요구되 는 고성능 프로세서, 기가비트 급 이더넷, 정밀 시 각동기 지원 기술 등을 만족한다. 또한, 고속 시리 얼 통신 기능을 지원하여 다채널 ADC 보드와 연

동한 계전 기능의 구현이 가능하고, Linux RT 기 반 OS를 지원하여 신속한 응답을 요구하는 IEC 61850 기반 GOOSE 패킷 등의 처리를 수행할 수 있다.

본 논문에서 제안한 IED 플랫폼은 Linux RT OS를 기반으로 IEEE 1588 PTP 및 IEC 61850 구현 소프 트웨어인 mmslite를 통합 구현하였다. ARM-DSP 연계한 동기 샘플링 기능으로 IED 간 계전 정보 수 집의 시각 오차를 최소화 하였다. 최대 8 채널을 지 원하는 ADC EVM과 연동하여 다채널 계전정보를 수집할 수 있는 시리얼 인터페이스를 구현하였다.

구현한 IED 플랫폼을 Master IED와 Slave IED로 나누어 시각 동기 성능 및 동기 샘플링 기능을 시 험한 내용을 다음 장에서 기술하였다.

2. 시각 동기 성능 및 동기 샘플링 기능 동작 시험 본 논문에서 구현한 정밀 시각동기 기반 동기 샘 플링 구조적용 IED 플랫폼의 성능 시험을 그림 5 와 같은 실험 환경을 대상으로 진행하였다. 구현한 IED 플랫폼을 한 대의 Master IED와 세 대의 Slave IED로 구분하였으며, Master IED는 Master clock

및 계전 정보 수집 장비, 세 대의 Slave IED를 Slave clock 및 계전 정보 송신 장비로 설정하였다. 실험 의 진행은 신호 발생기로부터 출력된 신호를 세 대 의 Slave IED가 샘플링하여 Master IED로 보내주 도록 하면서, IED 간 시각동기 성능 및 동기 샘플링 성능을 측정하였다. Synchronized reference signal 의 생성 주기는 1초로 설정하였다.

Fig. 5. Test environment of the implemented IED platform.

그림 5. 본 논문에서 구현한 IED 플랫폼의 성능 시험 환경

본 논문에서 구현한 IED플랫폼 간 시각동기 성능 측정 결과를 표 2에 나타내었다. Master IED와 Slave IED1～IED3 간의 offset 표준편차가 약 30 정도의 값을 갖는 것을 확인하여 구현한 IED 플랫폼의 시 각동기 성능이 정밀도 1us 이하로 잘 유지되는 것 을 확인할 수 있다. 주파수 보정 성능 지표 역시 표 준편차가 30 내외로 나타나며, 이를 통해 각 IED의 clock frequency가 큰변화 없이 유지되고 있음을 확인할 수 있다. IED 간 시각동기 프로토콜 수행 중 Path delay는 HW timestamping에 의하여 프로 토콜 스택처리에 의한 latency를 최소로 하는 값을 얻을 수 있었으며, 이는 시각동기의 성능을 극대화 하여 준다.

Synchronized reference signal을 이용한 동기샘 플링 기능의 성능을 평가하기 위하여 Synchronized reference signal 미적용 플랫폼과의 동기 샘플링 기 능 수행결과를 비교하였다. 그림 6은 IED 2대에 대하여 샘플링 시작 명령 수신 타이밍을 비교한 결과이다. 그림 6의 (a)는 샘플링 시작 명령을 Synchronized reference signal을 통하여 수신한 것이고, (b)는 software 구 조를 활용하여 샘플링 시작 명령을 수신한 것이다.

그림에서 볼 수 있듯이, Synchronized reference signal을 적용한 플랫폼의 샘플링 시작 명령 수신 타이밍이 동기가 잘 된 것을 확인할 수 있다.

Time sync.

repeat：100 times

Performance

Remark IED1 IED2 IED3

Offset (nsec)

Average -0.85 1.22 1.13

Master -Slave Standard

deviation 25.26 30.62 28.37 Freq.

compen -sation (ppb)

Average 2382 777 2758

ppb: parts per billion Standard

deviation 29.14 30.35 27.8

Path delay (nsec)

Average 3970 3924 3976 HW

timestam- ping supported Standard

deviation 7.41 6.96 9.85

Table 2. Time synchronization performances among the implemented Master and Slave IEDs.

표 2. 본 논문에서 구현한 Master 및 Slave IED들의 시각동기 성능

(a)

(b)

Fig. 6. Experiment results of synchronized sampling function for 2 IEDs. (a) synchronized reference signal applied platform, (b) software structure applied platform.

그림 6. IED 2대에 대한 동기 샘플링 성능 비교.

(a) sychronized reference signal 활용 플랫폼,

(b) software 구조 적용 플랫폼

정밀 시각동기 기반 동기 샘플링 기능의 동작 결과 예시를 그림 7에 나타내었다. 세 대의 Slave IED들 로부터 취득된 Phasor의 크기 및 위상 정보를(IED_

mag, IED_phs) Master IED에서출력하게 하였다.

IED 들 간의 위상정보 확인결과 최대 위상오차는 약 0.24˚로, 60Hz 신호를 대상으로 한 것을 고려할 때 약 10㎲ 내의 오차범위를 갖는 것을 확인할 수 있다. 오차의 요인으로는 Synchronized reference signal 생성 시간 오차, Hardware interrupt에 의한 ADC 수행 시작시간 오차, ADC 수행 시의 양자화 에러 등이 있을 수 있다.

Fig. 7. An example of the operation of synchronized sampling function among the implemented IEDs.

그림 7. 본 논문에서 구현한 IED 플랫폼의 동기 샘플링 기능 동작 결과 예시

Ⅳ. 결론

미래의 전력 계통은 IEC 61850 등의 계통 자동화 표준 요건에 맞추어 디지털화 될 것이며, 네트워크 기반 통신 방식을 사용함에 따라 다양한 데이터를 임의의 위치에서 자유롭게 수집하고 제공하는 분 산 측정 환경이 구성될 것이다. 본 논문에서는 자 유롭게 수집된 데이터를 이용한 새로운 보호 및 제어 방식의 적용을 위하여 필수적으로 요구되는 IED 간 시각동기 및 동기 샘플링 구조를 적용한 HW/SW 플랫폼을 제시하여 미래 협조 보호 기능들의 효과 적인 동작을 위한 기초를 제공하고자 하였다. 성능 시험 결과, 본 논문에서 제시한 플랫폼 기술이 구 현된 IED의 마이크로초 이하 시각동기 정밀성을 확인하였으며, IED 간 동기 샘플링 기능의 동작 결

과 최대 위상오차는 약 0.24˚, 60Hz 신호를 대상으 로 한 것을 고려할 때 약 10㎲ 내의 오차범위를 갖는 것을 확인할 수 있었다. 추후 Realtime 프로그래밍, 하드웨어 인터럽트에 의한 ADC 시작 routine 최적 화 등을 통한 오차범위 최소화 연구를 진행할 계획 이다.

계통 운영 중 발생할 수 있는 다양한 고장 상황은 정밀하게 동기 된 IED들의 정상 동작을 방해하여 계전 정보의 동기성을 깨트릴 수 있다. 추후에는 다양한 동기 오류 환경에서도 시각동기를 정밀하 게 유지할 수 있는 기술 및 동기 수준에 맞게 보호 알고리즘을 재구성하는 등 미래 자동화된 계통의 안정적인 운영을 위한 기법들을 연구할 계획이다.

References

[1] IEC Standard for Communication Networks

and Systems for Power Utility Automation, IEC

[2] IEEE

Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems, IEEE Std 1588™, 2008.

DOI: 10.1109/ieeestd.2008.4579760

[3] Stastny, Ladislav, et al., “Time synchronization in power-line communication,” IFAC-Papers On

Line, Vol.48, pp.83-88, 2015.

DOI: 10.1016/j.ifacol.2015.07.012

[4] Garg, Ayush, Yadav, A., Sikora, A. and Sairam, A. S., “Wireless Precision Time Protocol,” IEEE

Communication Letters, Vol.22, pp.812-815, 2018.

DOI: 10.1109/Icomm.2017.2781706

[5] Hyuntae Cho, Jeonsu Jung, Bongrae Cho, YoungwooJin, Seung-Woo Kee and YunjuBaek.

“Precision time synchronization using IEEE 1588 for wireless sensor networks,”

International Conference on Computational Science and Engineering (CSE), 2009. DOI: 10.5772/13869

[7] Yoon-Hyun Kim, et al. “The Application of IEEE 1588 Precision Time Protocol System to

Protection of Power System,” Conference on

Information and Control Systems (CICS), pp.374-375,

[8] Y. Q. Liu. “Study on principle and implementation technology of substation-area backup protection in intelligent substation,” Ph.D. dissertation, Shandong University, Jinan, China, 2012.

[9] Novosel, Damir., Bartok, G., Henneberg, G., Mysore, P., Tziouvaras, D. and Ward, S.. “IEEE PSRC report on performance of relaying during wide-area stressed conditions,” IEEE Transactions

on Power Delivery, Vol.25, No.1, pp.3-16, 2010.

DOI: 10.1109/tpwrd.2009.2035202

BIOGRAPHY

Kyou Jung Son (Member)

2012：BS degree in Electronics and Electrical Engineering, Chung-Ang University.

2014：MS degree in Electronics and Electrical Engineering, Chung-Ang University.

2019：Ph.D degree in Electronics and Electrical Engineering, Chung-Ang University.

Kyung-Deok Nam (Member)

2017：BS degree in Electronics and Electrical Engineering, Chung-Ang University.

2019：MS degree in Electronics and Electrical Engineering.

Gi Sung An (Member)

2017：BS degree in Electronics and Electrical Engineering, Chung-Ang University.

2020：MS degree in Electronics and Electrical Engineering, Chung-Ang University.

Tae Gyu Chang (Member)

1979：BS degree in Electrical Engineering, Seoul National University.

1981：MS degree in Electrical Engineering, Korea Advanced Institute of Science and Technology.

1987：PhD degree in Electrical Engineering, University of Florida.

1981～1984：Systems Design Engineer, Hyundai Engineering/Electronics.

1987～1990：Research Assistant Professor, Tennessee State University, Nashville.

1990～：Professor, Chung-Ang University