Design of 77 GHz Radar Transmitter Using 13 GHz CMOS Frequency Synthesizer and Multiplier

Frequency Synthesizer and Multiplier

송의종․강현상․최규진*․ChenglinCui․김성균․김병성 Ui-Jong Song․Hyun-Sang Kang․Kyu-Jin Choi*․Chenglin Cui․

Seong-Kyun Kim․Byung-Sung Kim 요 약

본 논문에서는 77 GHz 차량용 레이더 시스템에 필요한 레이더 송신기를 설계하였다. 130 nm RF CMOS 공정

을 이용하여 설계한 13 GHz 주파수 합성기로 6 체배기를 내장한 상용의 화합물 전력 증폭기를 구동하여 77

GHz 송신 신호를 발생시켰다. 13 GHz 주파수 합성기는 6 체배용 전력 증폭기를 구동하기 위해 4 dBm 출력을 내는 주입 잠금 버퍼를 내장하고 있다. 제작한 77 GHz 레이더 송신기 모듈은 주파수 조정 범위 내에서 출력 전력이 최소 13.99 dBm이고, 중심 주파수 대비 기준 스퍼의 크기는 —36.45 dBc이다. 또한, 76.5 GHz 중심 주파 수의 1 MHz 오프셋에서 —81 dBc/Hz의 위상 잡음 특성을 보인다.

Abstract

This work presents a 77 GHz radar transmitter for the automotive radar system. An integrated 13 GHz frequency synthesizer fabricated using 130 nm RF CMOS process drives a commercial W-band compound semiconductor monoli- thic multifunction amplifier(MPA), which includes a frequency multiplier by six to generate 77 GHz transmitting signal.

The 13 GHz frequency synthesizer includes a high efficiency injection buffer of 4 dBm output power to drive the MPA.

The output power of 77 GHz radar transmitter is higher than 13.99 dBm and the magnitude of the reference spur relative to the carrier is —36.45 dBc. The phase noise is —81 dBc/Hz at 1 MHz offset frequency from the carrier.

Key words : 77 GHz Car Radar, Frequency Synthesizer, CMOS, FMCW(Frequency Modulated Continuous Wave)

「본 논문은 지식경제부 출연금으로 수행한 ETRI SW-SoC 융합 R & BD 센터에서 수행한 시스템 반도체 설계인력양성사업의 연구 결과임.」

성균관대학교 정보통신대학(College of Information and Communication Engineering, Sungkyunkwan University) *삼성전기(SAMSUNG Electro-Mechanics)

․Manuscript received July 19, 2012 ; Revised October 8, 2012 ; Accepted October 8, 2012. (ID No. 20120719-088)

․Corresponding Author : Byung-Sung Kim (e-mail : [email protected])

Ⅰ. 서 론

최근CMOS 공정 기술의 발전으로 밀리미터파 분 야에서도CMOS 공정을 이용한 차량용 레이더 시스 템의 개발이 진행되고 있다. 특히 차량용 FMCW 레

이더는 송신파와 반사파 사이의 도플러 주파수 편이 와 시간차를 이용해 차량 간 거리 및 상대속도를 판 별하는 장치로 저가의 레이더 시스템을 구현하기 위 한 연구가 활발히 진행 중이다^[1]. FMCW 레이더는 탐지 거리에 따라 단거리 및 장거리 레이더로 분류

그림 1. 77 GHz 레이더 송신기 모듈의 블록도

Fig. 1. Block diagram of 77 GHz radar transmitter module.

된다. 단거리 레이더는 10～40 m의 거리와 30～60°

의 방향을 탐지하여Stop-and-Go 시스템에 이용되며, 24 GHz 대역에서 개발되고 있다. 이에 반해 적응형 순항 제어(Adaptive cruise control, ACC) 시스템에 이 용되는 장거리 레이더는 100～150 m의 거리와 16°

의 방향을 탐지하며 77 GHz 대역에서 개발되고 있 다^[2]. 본 논문에서는 77 GHz 레이더 시스템에 적용 할77 GHz 레이더 송신기의 설계 및 모듈 제작에 대 해 논의한다. 77 GHz 차량용 레이더 송수신기를 CM- OS로 집적화하기 위해서는 65 nm 이하의 초미세 공 정이 요구되기에 초기 개발 비용의 부담이 크다. 본 연구에서는130 nm RF CMOS 공정을 이용해 Ku-밴 드 내의13 GHz 주파수 합성기를 집적화 하고, 77 GHz 대역의 송신 신호를 얻기 위해서는 상대적으로 특성이 우수하며, 입력 주파수를 6 체배할 수 있는 상용 화합물 반도체 칩셋의 전력 증폭기를 사용한 다. 13 GHz 주파수 합성기는 출력 단으로 주입 잠금 버퍼를 채용하여 고효율로 체배기를 구동시켜 77 GHz 레이더 송신기 구현을 가능하게 한다.

레이더 송신기는 송신 신호의 출력 전력 및 잡음 성능 면에서 우수할수록 수신기를 통해 기저 대역 신호를 얻기 유리하다. 현재 CMOS 공정을 통한 77 GHz 차량용 레이더는 연구가 진행 중이며, 송신 신 호의 특성을 개선하기 위한 연구가 지속되고 있다.

본 논문은 Ⅱ장에서 설계된77 GHz 레이더 송신 기의 개별 블록에 대한 설명과 모듈 제작 및 측정 결 과를 보이고, Ⅲ장에서는 결론을 맺는다.

Ⅱ. 본 론

그림1은 77 GHz 레이더 송신기 모듈의 블록도이 다. 집적화된 13 GHz 주파수 합성기는 Integer-N 방 식의 위상 고정 루프(Phase Locked-Loop: PLL) 구조 이다. 13 GHz 전압 제어 발진기(Voltage Controlled Oscillator: VCO), 주입 잠금 버퍼(Injection Locked Bu- ffer), CML(Current Mode Logic) 및 TSPC(True Single Phase Clock) 주파수 분주기, 위상 주파수 검출기(Pha- se Frequency Detector: PFD), 전하펌프(Charge Pump), 그리고 외부의 루프 필터로 구성된다. 발진기의 출 력 주파수는 총256 분주되어 위상 주파수 검출기를 통해50 MHz 대역의 기준 신호와 비교하여 고정하 며, 직접 디지털 주파수 합성기(Direct Digital Frequ- ency Synthesizer: DDFS)를 통해 기준 신호를 가변함 으로써 FMCW 신호를 발생시킨다.

제작된13 GHz 주파수 합성기를 6 체배용 전력 증 폭기와 함께 모듈화 하여 최종적으로 77 GHz 레이

그림 2. LC 전압 제어 발진기의 회로도

Fig. 2. Schematic of LC VCO.

그림 3. 주입 잠금 버퍼의 회로도 Fig. 3. Schematic of injection locked buffer.

더 송신기를 구현한다.

2-1 13 GHz 전압 제어 발진기

전압 제어 발진기는 주파수 조정범위, 위상 잡음 지수를 나타내는 출력 스펙트럼의 순도 그리고 회로 의 집적도와 적은 전력 소모 등을 고려해야 한다.

LC 공진형의 전압 제어 발진기는 대역 통과 특성을 이용하여 좋은 위상 잡음을 가지며, 적은 전력 소모 를 가진다는 장점이 있다^[3].

그림2는 본 논문에서 설계한 발진기의 회로도이 며, NMOS 및 PMOS 교차 결합 쌍 그리고 LC 병렬 공진기로 구성된다. 그림 2의 능동 소자 M1과

M

M

2-2 주입 잠금 버퍼

77 GHz 송신 신호 생성을 위한 6 체배용 전력 증 폭기를 구동하기 위해서 13 GHz 주파수 합성기는 최소0 dBm 이상의 출력을 제공해야 한다. 본 논문 에서는 고효율로 원하는 출력을 얻기 위해 주입 잠 금 버퍼를 사용하였다. 주입 잠금은 외부에서 입력 된 정현파 신호로 발진기의 출력 주파수를 고정하는 기술^[4]로 주파수 분배기 등에 사용된다. 그림 3은 본

그림 4. 부하 저항 부스팅 단의 회로도

Fig. 4. Schematic of load impedance boosting stage.

논문에서 설계한 버퍼의 회로도이며, 전압 제어 발 진기의 출력은 버퍼의 공통 소스 증폭기로 입력된 다. 그림 4는 부하 저항 부스팅 단으로서 NMOS 교 차 결합 쌍과 LC 병렬 공진기로 구성되며, 출력은 발룬(Balun)을 사용하여 단동 입력을 가지는 6 체배 용 전력 증폭기를 구동할 수 있도록 하였다. 식 (1)과 (2)는 주입 잠금 버퍼가 자가 발진하지 않고 전압 제 어 발진기의 출력 주파수에 의해 동작하는 조건으로 LC 병렬 공진기는 전압 제어 발진기의 출력 주파수 부근에서 공진하도록 설계하여 버퍼의 출력 주파수 가 전압 제어 발진기의 출력 주파수에 고정되도록 한다^[5].



^

 

^{ }



   



 



(2) 위 식에서















Q가 너무 낮아지면 버퍼의 출력이 작아지는 단점이

그림 5. CML 주파수 분주기의 회로도 Fig. 5. Schematic of CML frequency divider.

6 체배용 전력 증폭기를 구동하기 위해 주입 잠금 버퍼를 사용하는 경우, 능동 소자의 부성 저항에 의 해 고효율로 출력을 얻을 수 있는 장점이 있다^[6].



_{ }



 ║ 

_{ }

   







(3)



 

║ 

만일 버퍼가 발진하지 않는 주입 잠금 조건에서 소신호 동작을 가정하면, 식 (3)과 같이 최종 부하 저 항은











M



2-3 CML 주파수 분주기

높은 주파수 대역에서 동작하는 전압 제어 발진 기의 출력을 외부 신호원과 비교하여 주파수를 고정 시키기 위해서는 높은 주파수대의 분주가 가능한 분 주기의 설계가 필요하다. 본 논문에서는 그림 5와 같이 빠른 속도와 넓은 동작 범위를 가지는CML 구 조를 사용하여 전압 제어 발진기의 출력을 분주할 수 있는2:1 분주기를 설계하였다^[7].

CML 분주기는 마스터와 슬래이브 D-래치로 구성 되며, 슬래이브 래치의 출력을 반전시켜 마스터 래 치의 입력으로 인가하는 구조이다. 동작속도 및 전

그림 6. TSPC 주파수 분주기의 회로도 Fig. 6. Schematic of TSPC frequency divider.

그림 7. 전하 펌프의 회로도 Fig. 7. Schematic of charge pump.

력 소모는 드라이브 및 래치 능동 소자

M

본 논문에서는2:1 CML 분주기를 2 단 사용하여 3 GHz 대역의 신호를 출력한다.

2-4 TSPC 주파수 분주기

TSPC 구조의 분주기는 디지털 회로로 CML 주파 수 분주기에 비해 동작 속도가 느리지만 간단한 회 로구조와 적은 전력 소모를 갖기 때문에CML 분주 기 단의 출력인3 GHz 대역의 주파수를 분주하기 위 하여 적합하다^[8].

그림 6은 설계된 TSPC 분주기를 나타낸다. 일반 적인 TSPC 구조로 출력에는 인버터 버퍼를 사용하 여 다음 단의TSPC 분주기를 충분히 구동시킬 수 있 도록 하였다. 본 논문에서는 2:1 TSPC 분주기를 6 단

그림 8. 제작된 13 GHz 주파수 합성기의 칩 사진 Fig. 8. Chip microphotograph of the 13 GHz frequen-

cy synthesizer.

사용함으로써 분주단의 최종 출력은 위상 주파수 검 출기에서 기준 신호 50 MHz와 비교한다.

2-5 위상 주파수 검출기, 전하 펌프, 루프 필터 위상 주파수 검출기는 일반적인3 상태 구조로 설 계하였다^[9]. 전하 펌프는 그림 7과 같이 전류 스티어 링 방식으로 설계하여 빠른 스위칭 동작이 가능하도 록 하였다. 루프 필터의 대역폭은 선형적인 FMCW 신호를 얻기 위해1 MHz로 결정하였으며, 3차 수동 형으로 COB(Circuit on Board) 상에서 구현하였다^[2].

2-6 77 GHz 레이더 송신기 모듈 제작

그림8은 130 nm RF CMOS 공정을 이용해 제작 된13 GHz 주파수 합성기의 현미경 사진이며, 패드 를 포함한 크기는900×960 μm²이다. 그림 9는 6 체 배용 전력 증폭기를 사용하여 제작한77 GHz 레이 더 송신기 모듈을 나타낸다. 6 체배용 전력 증폭기는 UMS(United Monolithic Semiconductors) 社의 ‘CHU- 3377^[10]’칩셋이며, 0～8 dBm의 입력 전력으로 12.67

～12.83 GHz의 신호를 인가하면 출력으로 76～77 GHz의 신호를 얻을 수 있다. 이 때 출력 전력은 12

～17 dBm이다.

그림 9(b)와 같이 모듈은 알루미늄 금속 함체 안 에 제작하였다. FR-4 기판 위에 13 GHz 주파수 합성 기, 루프 필터 그리고 바이어스 회로를 구현하고, 전 력 증폭기는 함체에 실장하였다. 그림 10의 마이크 로스트립-도파관 트랜지션은 적은 손실을 고려하여

하기 위해 레귤레이터를 이용한 바이어스 회로를 구 현하였다. 대부분의 전압 레귤레이터들은 귀환 루프 구조를 통해 일정한 출력 전압을 얻는 구조이기 때 문에, 루프의 안정성을 고려하여 레귤레이터의 출력 단은 적절한 캐패시터의 ESR(Equivalent Series Re- sistance) 및 용량이 요구된다^[11].

(a) 모듈 사진 (a) Photograph

(b) 블록도 (b) Block diagram

그림 9. 제작된 77 GHz 레이더 송신기 모듈 Fig. 9. The fabricated 77 GHz radar transmitter mo-

dule.

그림 10. 마이크로스트립-도파관 트랜지션

Fig. 10. μ-Strip to waveguide transition.

그림 11. 레귤레이터 단순 등가 회로 Fig. 11. Simple equivalent circuit of regulator.

그림 12. 캐패시터의 ESR 영향 Fig. 12. ESR effect of output capacitor.

그림11은 전압 레귤레이터의 등가 회로이다.

 

 















 

^

 

^



(5a)



  





(5b)



  





(5c)

(a) 출력 스펙트럼 (a) Output spectrum

(b) 출력 전력 (b) Output power

(c) 위상 잡음 특성 (c) Phase noise characteristic 그림 13. 13 GHz 주파수 합성기의 측정 결과 Fig. 13. Measurement results of 13 GHz frequency syn-

thesizer.

그림 14. 측정 장비 구성 Fig. 14. Measurement setup.



  





(5d) 식(5)를 통해 출력 캐패시터(







제작된 모듈의 레귤레이터는 ANALOG DEVICE 社의 ‘ADP123^[13]’이며, 출력 캐패시터에 요구되는 ESR, 정전용량 그리고 온도 특성을 고려하여 X5R 규격의 1 μF 세라믹 캐패시터를 사용하였다.

2-7 측정 결과

그림 13은 13 GHz 주파수 합성기의 시뮬레이션 과 측정 결과이다. 시뮬레이션의 경우 11.79～13.09 GHz의 주파수 조정 범위를 가지며, 50 Ω 부하 조건 에서 출력 전력은2.86～6.62 dBm이다. 측정 결과는 12.37～13.43 GHz의 주파수 조정 범위를 가지고 동 일 부하에서 출력 전력이 최소2.67 dBm 이상이다.

시뮬레이션 대비 측정된 값은 소자 모델, 공정 변화 등에 기인하여 주파수 조정 범위 및 출력 전력이 차 이를 보인다. 그러나 13 GHz 주파수 합성기는 0～8

음 특성을 확보하면서, 주입 잠금 버퍼에 의해 높은 출력 전력을 낸다^[14]～[16]. 전력 소모는 1.2 V 전압에 서 53.64 mW이다.

그림 14는 제작된 77 GHz 레이더 송신기 모듈의 측정을 위한 장비 구성이며, 송신 신호의 정확한 출 력 전력을 측정하기 위해 방향성 결합기를 사용하였 다. 스펙트럼 및 위상 잡음 특성은 그림 14와 같이 주파수 분석기와 하모닉 믹서를 통해 측정하였다.

하모닉 믹서는 발진 주파수를 확인하는 용도이며, 믹서의 변환 손실에 의해 정확한 출력 전력을 파악 하기 힘들기 때문에 파워미터로 출력 전력을 측정하 였다. 그림 15(a)는 76.5 GHz의 위상 고정 상태에서 출력 스펙트럼을 나타내며, 그림 15(b)에서는 76～77 GHz 범위내의 50 Ω 부하 조건에서 출력 전력을 도 시한 것으로 6 체배용 전력 증폭기에 의한 출력이 전 주파수 범위에서 최소13.99 dBm 이상임을 알 수 있다. 위상 고정 상태에서 주파수 조정 범위는 76～

77 GHz로 77 GHz 대역의 FMCW 레이더 주파수 조 정 범위를 만족시킨다. 그림 15(c)는 기준 신호원인 50 MHz에 대한 기준 스퍼의 크기를 나타내며, 중심 주파수 대비 —36.45 dBc이다. 또한, 그림 15(d)는 76.5 GHz 중심 주파수의 1 MHz 오프셋에서 —81 dBc/Hz의 위상 잡음 특성을 보여준다. 이는 기존 연 구된77 GHz 차량용 CMOS 레이더 송신기들의 위상 잡음 특성을 고려했을 때 유사한 결과이다[2],[17],[18].

Ⅲ. 결 론

본 논문에서는 130 nm RF CMOS 공정을 이용하 여13 GHz 주파수 합성기를 설계한 후 6 체배용 전 력 증폭기를 사용함으로써77 GHz 레이더 송신기를 구현하였다. 77 GHz 레이더 송신기는 50 Ω 부하 조 건에서 최소13.99 dBm 이상의 출력 전력을 가지며,

(a) 출력 스펙트럼 (b) 출력 전력

(a) Output spectrum (b) Output power

(c) 기준 스퍼 크기 (d) 위상 잡음 특성

(c) Magnitude of reference spur. (d) Phase noise characteristic 그림 15. 77 GHz 레이더 송신기의 측정 결과

Fig. 15. Measurement results of 77 GHz radar transmitter.

위상 고정 상태에서 76～77 GHz의 주파수 조정 범 위를 가진다. 또한, 76.5 GHz 중심 주파수의 1 MHz 오프셋에서 —81 dBc/Hz의 위상 잡음 특성을 보인다.

77 GHz 차량용 레이더는 비약적 발전과 양산성이 우수한CMOS 공정을 통해 국내외적으로 연구가 활 발히 진행 중이다. 때문에 송신기의 특성은 점차 좋 아질 것으로 기대된다. 본 논문의 77 GHz 레이더 송 신기 또한 연구 과정으로서 의미를 부여할 수 있으 며, 잡음 영향 연구와 지속적인 최적화는 앞으로 우 수한 차량용 레이더 개발을 위한 토대가 될 것이다.

제작된77 GHz 레이더 송신기는 integer-N 방식이 며, 기준 신호원으로 DDFS를 사용하여 주파수를 가 변함으로써FMCW 신호를 생성할 수 있다. 이를 통 해 향후77 GHz 차량용 레이더의 송수신 시스템의 구현이 가능하다.

참 고 문 헌

[1] 홍주연, 강동민, 윤형섭, 심재엽, 이경호, "전방감 지용 밀리미터파 레이더 기술 동향", 전자통신동 향분석, 22(5), pp. 33-36, 2007년 10월.

[2] Jri Lee, Yi-An Li, Meng-Hsiung Hung, and Shih- Jou Huang, "A fully-integrated 77-GHz FMCW ra- dar transceiver in 65-nm RF CMOS technology",

IEEE J. Solid-State Circuits, vol. 45, no. 12, pp. 2746-

[3] J. Rogers, C. Plett, and F. Dai, Intergrated Circuit

Design for High-Speed Frequency Synthesis, Artech

[6] 최규진, 송재훈, 김성균, Chenglin Cui, 남상욱, 김 병성, "77 GHz 자동차용 레이더 센서 응용을 위 한Q-밴드 LC 전압 제어 발진기와 주입 잠금 버 퍼 설계", 한국전자파학회논문지, 22(3), pp. 399- 405, 2011년 3월.

[7] C. Cao, K. K. O, "A power efficient 26-GHz 32:1 static frequency divider in 130-nm Bulk CMOS",

IEEE Microw. Wireless Compon. Lett., vol. 15, no.

11, pp. 721-723, Nov. 2005.

[8] X. P. Yu, M. A. Do, W. M. Lim, K. S. Yeo, and J. -G. Ma, "Design and optimization of the extend- ed true single-phase clock-based prescaler", IEEE

Trans. Microw. Theory Tech., vol. 54, no. 11, pp.

3828-3835, Nov. 2006.

[9] J. Rogers, C. Plett, and F. Dai, Intergrated Circuit

Design for High-Speed Frequency Synthesis, Artech

[10] United Monolithic Semiconductors(ums), CHU- 3377 W-band Multifunction : Multiplier/MPA, http://

module-csums.cognix-systems.com/telechargement/

12-9-1.pdf, 2007.

[11] Everett Rogers, Stability analysis of low-dropout linear regulators with a PMOS pass element, www.

[14] T. K. K. Tsang, M. N. El-Gamal, "A high figure of merit and area efficient low voltage (0.7～1 V) 12 GHz CMOS VCO", in Proc. IEEE RFIC Symp., pp. 89-92, Jun. 2003.

[15] Y. Han, L. E. Larson, and D. Y. C. Lie, "A low voltage 12 GHz VCO in 0.13 μm CMOS for OF- DM applications", in Topical Meeting Silicon Mo-

nolith. Integr. Circuits RF Syst., pp. 1-4, Jan. 2006.

[16] L. Huang, S. Yuan, R. Zhang, and W. Li, "A 15 GHz CMOS low phase noise VCO using coupled coplanar waveguide", in Proc. Int. Conf. Comp.

Res. Development (ICCRD)., vol. 3, pp. 310-313,

[17] Toshiya Mitomo, Naoko Ono, Hiroaki Hoshino, Yoshiaki Yoshihara, Osamu Watanabe, and Ichiro seto, "A 77 GHz 90 nm RF CMOS Transceiver for FMCW radar applications", IEEE J. Solid-

State Circuits, vol. 45, no. 4, pp. 928-937, Dec.

2010.

[18] Y. Mitomo et al., "A 77 GHz 90 nm CMOS tr- ansceiver for FMCW radar applications", IEEE J.

Solid-State Circuits, vol. 45, no. 4, pp. 928-937,

송 의 종

2011년 2월: 성균관대학교 정보통신 대학 (공학사)

2011년 3월～현재: 성균관대학교 이 동통신전력전자공학과 석사과정 [주 관심분야] RFIC 설계

강 현 상

2011년 2월: 광운대학교 전파공학 과 (공학사)

2011년 3월～현재: 성균관대학교 IT 융합학과 석사과정

[주 관심분야] RFIC 설계

최 규 진

2010년 2월: 성균관대학교 정보통신 대학 (공학사)

2011년 8월: 성균관대학교 이동통신 공학과 (공학석사)

2011년 9월～현재: 삼성전기 [주 관심분야] RFIC 설계

Chenglin Cui

2009년 7월: Nanjing Univ. of Posts and Telecommunications 정보통신 공학과 (공학사)

2011년 8월: 성균관대학교 정보통신 대학 (공학석사)

2011년 9월～현재: 성균관대학교 정 보통신대학 박사과정

[주 관심분야] RFIC 설계

김 성 균

2007년 2월: 성균관대학교 정보통신 대학 (공학사)

2009년 2월: 성균관대학교 정보통신 대학 (공학석사)

2009년 3월～현재: 성균관대학교 정 보통신대학 박사과정

[주 관심분야] RFIC 설계

김 병 성

1989년 2월: 서울대학교 전자공학 과 (공학사)

1991년 2월: 서울대학교 전자공학 과 (공학석사)

1997년 2월: 서울대학교 전자공학 과 (공학박사)

1997년 3월～현재: 성균관대학교 정 보통신대학 교수

[주 관심분야] RFIC 설계, RF 소자 모델링