Development of Next-Generation Radar 3D Module Based on ESSOP CUBE Technology

1

2014년 12월

14ZB1400-01-8084P

ESSOP CUBE 기술 기반

차세대 레이더 3D 모듈 개발

Development of Next-Generation Radar 3D Module

Based on ESSOP CUBE Technology

2014년

12월

14ZB1400-01-8084P

50

ESSOP CUBE 기술 기반

차세대 레이더 3D 모듈 개발

Development of Next-Generation Radar 3D Module

Based on ESSOP CUBE Technology

i

인 사 말 씀

레이더 모듈은 정보통신기술의 급격한 수요 증대에 따라 주파수

대역과 속도면에서 비약적으로 발전해 왔으며 군수용 뿐만 아니라

민수용으로도 다양한 응용 분야를 가지고 있다. 최근 고속/고주파용

화합물 반도체 기반의 전자소자와 삼차원 집적 기술이 필수적으로

사용되는 경향을 보이고 있으며 기술의 고난이도와 국가적 기술

전략성 때문에 국내외적인 많은 관심을 받고 있습니다.

화합물반도체

기반의

초고주파부품은

우리나라

관련기업의

영세성과 낮은 기술 수준 등으로 국제 경쟁력이 극히 취약하고

전량을 수입에 의존하는 구조적인 문제를 내포하고 있으며, 초고속

RF를 위한 삼차원 집적 기술은 국내 관련 기술 개발이 미진하여

소재, 공정, 부품 원천기술이 해외에 비해 빈약한 수준입니다. 따라서

화합물 반도체 기반의 초고주파부품 기술과 초고속 RF를 위한

삼차원 집적 기술을 융합하여 관련 업계의 기술 수준을 강화하고,

소재, 부품, 시스템을 망라하는 레이더와 관련된 생태계의 경쟁력을

효과적으로 강화할 수 있는 국가주도의 종합적인 연구 개발이

절실한 시점입니다. 본 연구사업을 통해서 차세대 레이더 모듈에

필요한 핵심 소재, 부품, 시스템의 핵심기술을 개발하고 전주기적

연구수행 체계를 구축함으로써 국내 레이더 부품 산업의 활성화를

통한 국제적 경쟁력 강화에 크게 기여할 것으로 기대됩니다.

끝으로, 본 연구과제 수행을 위해 후원을 해주신 연합이사회

산업기술연구회 관계자 및 한국전자통신연구원 관계자 여러분께

깊은 감사를 드리며, 아울러 본 연구과제를 성실히 수행한

연구원들의 노고를 치하하는 바입니다.

2014년 12월

한국전자통신연구원 원장 김 흥 남

ii

본 문서에서 음영처리된 부분은 ( ) 정보공개법 제 9조의 비공개대상정

보와 저작권법 및 그 밖의 다른 법령에서 보호하고 있는 제3자의 권리가 포함

된 저작물로 공개대상에서 제외되었습니다.

iii

제 출 문

본 연구보고서는 일반사업 연구과제인 "ESSOP CUBE 기술 기반

차세대 레이더 3D 모듈 개발"의 결과로서, 본 과제에 참여한 아래의

연구팀이 작성한 것입니다.

2014년 12월

연구책임자 : 책임연구원 이진호 (IT 부품산업기술연구부)

연구참여자 : 책임연구원 엄용성 (IT 융합부품연구실)

책임연구원 문석환 (IT 융합부품연구실)

책임연구원 최광성 (IT 융합부품연구실)

책임연구원 여순일 (IT 융합부품연구실)

책임연구원 임정욱 (태양광기술연구실)

책임연구원 박영배 (RF 융합부품연구실)

책임연구원 주철원 (RF 융합부품연구실)

책임연구원 윤형섭 (RF 융합부품연구실)

책임연구원 이경호 (RF 융합부품연구실)

책임연구원 김해천 (RF 융합부품연구실)

책임연구원 임종원 (RF 융합부품연구실)

책임연구원 김동영 (RF 융합부품연구실)

책임연구원 이상흥 (RF 융합부품연구실)

책임연구원 민병규 (RF 융합부품연구실)

책임연구원 강동민 (RF 융합부품연구실)

책임연구원 이종민 (RF 융합부품연구실)

선임연구원 배현철 (IT 융합부품연구실)

선임연구원 이규성 (태양광기술연구실)

선임연구원 안호균 (RF 융합부품연구실)

선임연구원 김성일 (RF 융합부품연구실)

연구원 이학선 (IT 융합부품연구실)

iv

연구원 조규준 (RF 융합부품연구실)

전문연구원 이복형 (삼성탈레스㈜)

vi

요 약 문

Ⅰ. 제 목

ESSOP CUBE 기술 기반 차세대 레이더 3D 모듈 개발

Ⅱ. 연구목적 및 중요성

화합물반도체 기반의 초고주파부품은 우리나라 관련기업의 영세성과 낮은 기술 수준 등으로 국제 경쟁력이 극히 취약하고 전량을 수입에 의존하는 구조적인 문제를 내포하고 있으며, 초고속 RF를 위한 삼차원 집적 기술은 국내 관련 기술 개발이 미진하여 소재, 공정, 부품 원천기술이 해외에 비해 빈약한 수준이다. 따라서 화합물 반도체 기반의 초고주파부품 기술과 초고속 RF를 위한 삼차원 집적 기술을 융합하여 관련 업계의 기술 수준을 강화하고, 소재, 부품, 시스템을 망라하는 레이더와 관련된 생태계의 경쟁력을 효과적으로 강화할 수 있는 국가주도의 종합적인 연구 개발이 절실하다 본 연구사업을 통해서 차세대 X-band (9 GHz ~ 10GHz) 레이더 3D 모듈에 필요한 핵심 부품인 GaN 화합물 반도체 기반 전력 증폭기 MMIC를 개발하고 레이더 모듈의 삼차원 집적화에 필요한 ESSOP (Extremly Small System-on-Packaging) 기술을 개발함으로 레이더 모듈 관련 소재, 부품의 핵심기술을 개발한다. 이는 EL (Export License) 등을 통한 판매 또는 기술 공개가 제한된 기술을 국산화하는데 큰 의미가 있다. 수요기업인 삼성탈레스㈜와 개발된 레이더 모듈을 적용하여 시스템 수준의 핵심 기술을 개발함으로써 차세대 레이더 모듈과 관련된 전주기적 핵심 기술을 개발하여 우리나라의 레이더 모듈 관련 소재, 부품, 시스템 업체의 산업 경쟁력을 강화한다.

vii

Ⅲ. 연구내용 및 범위

본 연구는 차세대 레이더 X-band 3D (9 GHz ~ 10 GHz) 모듈 개발을 위한 GaN 화합물 반도체 기반 전력증폭기 MMIC 및 ESSOP (Extremely Small System-on-Packaging) 기술 개발에 기여하기 위한 연구내용 및 범위는 다음과 같다.

- 차세대 X-band 레이더 3D 모듈 설계 기술 개발 - 0.25 um GaN MMIC Library 개발

- 두께 1.5 mm 평판형 방열소자 기술 개발 - 고 열전도성 소재 개발 - 배열 구조 기본 설계

Ⅳ. 연구결과

본 연구과제의 1차년도 주요 연구결과는 다음과 같다 1. 차세대 X-band 레이더 3D 모듈 설계 기술 개발

- Through Silicon Via (TSV) 기반 실리콘 인터포저 3D 라이브러리 설계 - Through Silicon Via (TSV) 기반 레이더 3D 모듈 설계

- 레이더 3D 모듈의 송수신 격리도 해석 결과 - 레이더 3D 모듈 측정을 위한 테스트 베드 구축 - TSV 기반 실리콘 인터포저 3D 라이브러리 제작 - TSV 기반 실리콘 인터포저 3D 라이브러리 측정 결과 - 레이더 3D 모듈용 공정 개발 결과

viii - GaN HEMT 에피 구조 설계

- GaN HEMT 소자 구조 설계 - GaN HEMT 소자 제작 공정

- GaN HEMT on SiC 후면공정 기술 개발 - GaN HEMT 소자 측정

- 0.25 um GaN 능동소자(GaN HEMT) 모델링 및 설계변수 추출 - 0.25 um GaN 기반 수동소자 라이브러리 개발 3. 두께 1.5 mm 평판형 방열소자 기술 개발 - 모세관력 극대화를 위한 모세관구조 및 형상 설계 - 다 채널 reservoir 내 작동유체 동시 충전기술 개발 4. 고열전도성 소재 개발 - 고분자 수지의 열반응 특성 - 고분자 수지의 열반응 특성 및 열전도도 측정 결과 - 재료연구소에서 제작한 솔더를 적용한 HCP 소재 특성 평가 - 서울과기대에서 제작한 Ag coated Cu를 적용한 HCP 소재 특성 평가 결과 - 위탁과제명: 고열전도성 접착 페이스트용 저융점 솔더 입자 제조 기술 - 위탁과제명: 고열전도성 접착 페이스트용 은도금 구리 나노 입자 제조 기술 - 위탁과제명: 플럭싱 언더필 소재를 이용한 인터포저 플립칩 본딩 기술 5. 타일형태 송수신 모듈의 배열 방안 기본 설계 - 송수신 모듈의 배열 적용 가능성 및 성능 검토 - 삼각 배열과 사각 배열 구조에 대한 구조 검토 및 기본 설계 진행

ix

Ⅴ. 기대성과 및 건의

본 연구는 GaN 화합물반도체 기반 전력증폭기 MMIC와 삼차원 집적 기술인 ESSOP CUBE 기술 개발을 통해 차세대 X-band 레이더 3D 모듈을 개발함으로 국내 레이더 관련 소재, 부품, 시스템 업체의 산업 경쟁력을 향상시킬 수 있으며 EL 규제로 인한 부품 및 기술의 종속에서 벗어나 레이더 기술의 국산화 및 수입대체를 도모할 수 있을 뿐만 아니라 관련된 제품의 해외 수출 효과도 가져올 수 있다.

xi

ABSTRACT

Ⅰ. TITLE

Development of Next-Generation Radar 3D Module Based on ESSOP

CUBE Technology

Ⅱ. THE OBJECTIVES

High-frequency components based on the compound semiconductor have a lower advantages compared with the other nations because of the small-size companies and technical backgrounds. They are imported due to the lack of domestic manufacturing basis for devices and integrated circuits(ICs’). The 3D integration technology for the high-frequence RF in Korea have low-level research records so that the basic techmologes related with materials, process, and components should be developed. This current domestic situation calls this government’s attention for a comprehensive invigorating move that can improve technological level of industry by connecting materials, components and systems related with the radar systems in order to make the their supply chains mature.

In this context, this study is aimed for the vitalization of the basic technologies related with the materials, components for the radar systems by developing GaN-based PA MMIC and the ESSOP (Extremely Small System-on-Packaging) technology for the 3D radar module, which are crucial for the implementation of the next-generation X-band (9 GHz ~ 10 GHz) radar 3D module. This study can at the same time overcome the EL (Export License) issuss so that the key technologies can be made real in Korea. With Samsubng Thales, this study can provoke country-wise industry-academia-research cooperation system to help medium-to-small enterprises in this industry establish the thrust for the market penetration.

xii

Ⅲ. THE CONTENTS AND SCOPE OF THE STUDY

The contents and scope of this study is listed below:

- Development of design technology for next-generation X-band radar 3D module - Development of 0.25 um GaN MMIC Library

- Development of technology for 1.5 mm-thick flat heat-dissapating component - Development of high thermal conductive material

- Basic design of radar array

Ⅳ. RESULTS

The results of the first year of this study are listed below:

1 Development of design technology for next-generation X-band radar 3D module - Design of silicon interposer 3D library based on through silicon via (TSV) - Design of radar 3D module based on through silicon via (TSV)

- Simulation results of isolation performance between transmitter and receiver of radar 3D module

- Establishment of test bed for measurement of radar 3D module

- Fabrication of silicon interposer 3D library based on through silicon via (TSV) - Measured results of silicon interposer 3D library based on through silicon via (TSV) - Results of process developments of radar 3D module.

2. Mask design of 0.25 um GaN active device (GaN HEMT) - Design of GaN HEMT epi structure

xiii - Design of GaN HEMT device structure - Fabrication of GaN HEMT device

- Development of backside process of GaN HEMT on SiC - Measured Resutls of GaN HEMT device

- Modeling and parameter extraction of 0.25 um GaN active device (GaN HEMT) - Library development of passive devices based on 0.25 um GaN

3. Development of technology for 1.5 mm-thick flat heat-dissapating component - Design of capillary structure and morphology for maimal capillary force

- Development of simulataneous filling of operating fluid in multi-channel reservoir

4. Development of high thermal conductive material - Thermal reaction characteristics of polymer resins

- Measured results of thermal reaction characteristics of polymer resins and their theral conductivity

- Evaluations of HCP material characteristics based on solder fabricated by Korea Institute of Materails Science

- Evaluations of HCP material characteristics based on Ag coated Cu fabricated by Seoul National University of Science and Technology

- Commisioned project: Fabrication of low melting point solder powder for high thermal conductive adhesive paste

- Commisioned project: Fabrcation of Ag-coated nano Cu powder for high thermal conductive adhesive paste

- Commisioned project: Flip bonding technology of interposers using fluxing underfill

xiv - Feasibility and adaptation of radar module array

- Characteristics and basic design of triangular and squre array of radar

Ⅴ. EXPECTED RESULT & PROPOSITION

This study is to develop the next-generation X-band radar 3D module with the power amplifier MMIC based on GaN compound semiconductors and the ESSOP CUBE technology, that is, 3D integration technology in order to enhance the international competiveness of the domestic companies related with the materials, components and systems for the radar and to overcome the EL issues. Eventually, the market demand will be self-supplied domestically and further result in the minimizing of import expenses and the maximizing of export profits.

xvi

CONTENTS

CHAPTER 1. Overview of the reseatch ...３

Section 1 Need for the Research

... ３

Section 2 Objectices or the Research

... ４

CHAPTER 2. Development of design technology for

next-generation x-band radar 3d module………８

Section 1

Design of silicon interposer 3D library based on through

silicon via (TSV)

... ８

Section 2

Design of radar 3D module based on through silicon via (TSV)

... １５

Section 3

Simulation results of isolation performance between

transmitter and receiver of radar 3D module

... ２２

Section 4

Establishment of test bed for measurement of radar 3D module

... ２３

Section 5

Fabrication of silicon interposer 3D library based on

through silicon via (TSV)

... ２４

Section 6

Measured results of silicon interposer 3D library based on

through silicon via (TSV)

... ３１

Section 7

Results of process developments of radar 3D module.

. ３６

CHAPTER 3. Mask design of 0.25 um gan active device (GaN

HEMT)………４２

xvii

Section 1

Design of GaN HEMT epi structure

... ４２

Section 2

Design of GaN HEMT device structure

... ４３

Section 3

Fabrication of GaN HEMT device

... ４６

Section 4

Development of backside process of GaN HEMT on SiC

.... ５０

Section 5

Measured Resutls of GaN HEMT device

... ５７

Section 6

Modeling and parameter extraction of 0.25 um GaN active

device (GaN HEMT)

... ５９

Section 7

Library development of passive devices based on 0.25 um GaN

... ７７

CHAPTER 4. Development of technology for 1.5 mm-thick flat

heat-dissapating component………８７

Section 1 Design of capillary structure and morphology for maimal

capillary force

... ８７

Section 2 Development of simulataneous filling of operating fluid in

multi-channel reservoir

... １００

CHAPTER 5. Development of high thermal conductive material

………１０５

Section 1 Thermal reaction characteristics of polymer resins

１０５

Section 2 Measured results of thermal reaction characteristics of

polymer resins and their theral conductivity

... １０７

Section 3 Evaluations of HCP material characteristics based on solder

fabricated by Korea Institute of Materails Science

... １０８

xviii

coated Cu fabricated by Seoul National University of Science and

Technology

... １１２

Section 5 Commisioned project: Fabrication of low melting point

solder powder for high thermal conductive adhesive paste

... １１５

Section 6 Commisioned project: Fabrcation of Ag-coated nano Cu powder

for high thermal conductive adhesive paste

... １２５

Section 7 Commisioned project: Flip bonding technology of interposers

using fluxing underfill

... １２９

CHAPTER 6. Basic design of radar array

………１３８

Section 1

Feasibility and adaptation of radar module array

... １３８

Section 2

Characteristics and basic design of triangular and squre

array of radar

... １３９

CHAPTER 7. Conclusions………１４３

Abbreviations ………１４５5

xix

목 차

제 1 장 서론

………３

제 1 절 연구의 필요성 ... ３ 제 2 절 연구의 목적 ... ４

제 2 장 차세대 X-BAND 레이더 3D 모듈 설계 기술 개발 .８

제 1 절 THROUGH SILICON VIA (TSV) 기반 실리콘 인터포저 3D 라이브러리 설계 . ８ 제 2 절 THROUGH SILICON VIA (TSV) 기반 레이더 3D 모듈 설계 ... １５ 제 3 절 레이더 3D 모듈의 송수신 격리도 해석 결과 ... ２２ 제 4 절 레이더 3D 모듈 측정을 위한 테스트 베드 구축 ... ２３ 제 5 절 TSV 기반 실리콘 인터포저 3D 라이브러리 제작 ... ２４ 제 6 절 TSV 기반 실리콘 인터포저 3D 라이브러리 측정 결과 ... ３１ 제 7 절 레이더 3D 모듈용 공정 개발 결과... ３６

제 3 장 0.25UM GAN 능동소자(GAN HEMT) 마스크 설계…４２

제 1 절 GAN HEMT 에피 구조 설계 ... ４２ 제 2 절 GAN HEMT 소자 구조 설계 ... ４３ 제 3 절 GAN HEMT 소자 제작 공정 ... ４６ 제 4 절 GAN HEMT ON SIC 후면공정 기술 개발 ... ５０ 제 5 절 GAN HEMT 소자 측정 ... ５７ 제 6 절 0.25 ㎛ GAN 능동소자(GAN HEMT) 모델링 및 설계변수 추출 ... ５９ 제 7 절 0.25 ΜM GAN 기반 수동소자 라이브러리 개발 ... ７７

xx

제 4 장 두께 1.5 MM 평판형 방열소자 기술 개발 ……８７

제

1

절

모세관력

극대화를

위한

모세관구조

및

형상

설계 ... ８７

제

2

절

다

채널

RESERVOIR

내

작동유체

동시

충전기술

개발... １００

제 5 장 고열전도성 소재 개발

………１０５

제 1 절 고분자 수지의 열반응 특성 ... １０５ 제 2 절 고분자 수지의 열반응 특성 및 열전도도 측정 결과 ... １０７ 제 3 절 재료연구소에서 제작한 솔더를 적용한 HCP 소재 특성 평가 ... １０８ 제 4 절 서울과기대에서 제작한 AG COATED CU를 적용한 HCP 소재 특성 평가 결과 ... １１２ 제 5 절 위탁과제명: 고열전도성 접착 페이스트용 저융점 솔더 입자 제조 기술 ... １１５ 제 6 절 위탁과제명: 고열전도성 접착 페이스트용 은도금 구리 나노 입자 제조 기술 ... １２５ 제 7 절 위탁과제명: 플럭싱 언더필 소재를 이용한 인터포저 플립칩 본딩 기술 ... １２９

제 6 장 타일형태 송수신 모듈의 배열 방안 기본 설계

………１３８

제 1 절 송수신 모듈의 배열 적용 가능성 및 성능 검토 ... １３８ 제 2 절 삼각 배열과 사각 배열 구조에 대한 구조 검토 및 기본 설계 진행１３ ９

제 7 장 결 론 ………１４３

xxi

약어표

………１４５

5

xxii

표목차

[표 2-1] 레이더 3D 모듈의 BOM 목록...………...……… 17 [표 2-2] 제어 보드의 규격...………...…..……… 23 [표 2-3] TSV 인터포저 공정 관찰 결과...………...………..……… 24 [표 2-4] TSV 의 전기 저항...………..……...… 27 [표 2-5] 10GHz 의 전송선로 길이별 삽입손실...………...……… 32 [표 2-6] 인터커넥션 종류에 따른 S21 비교 결과...…………...……..……… 35 [표 2-7] 전송손실을 포함하는 레이더 3D 모듈의 power budget...……...…………36 [표 3-1] Angelov-GaN modeling 을 위한 DC 측정조건(W8533EP)...………...…61 [표 3-2] Angelov-GaN modeling 을 위한 RF/CV 측정조건(W8533EP) ...…62 [표 3-2] Angelov-GaN modeling 을 위한 RF/CV 측정조건(W8533EP)...62 [표 3-3] 원형 스파이럴 인덕터 모델링 결과 ..…...80 [표 3-4] MIM 커패시터 모델링 결과 요약...…80

xxiii

그림목차

[그림 2-1] TSV 단면 구조...………...……… 7 [그림 2-2] TSV 공정도....…...… 8 [그림 2-3] 실리콘 인터포저 비저항에 따른 10GHz 에서 삽입 손실 (a) 모델링 (b) 해석 결과……...……….…………9 [그림 2-4] (a) Microstrip line 단면도 (b) 상면의 그라운드 층이 없을 때 신호선 폭에 대한 특성 임피던스의 변화 (c)상면의 그라운드 층과 MSL 의 거리가 320μm 일 때 신호선 폭에 대한 특성 임피던스의 변화 …...……...…...……… 10 [그림 2-5] 수직 전이를 위한 (a) TSV 비아 직경 50μm 일 때 (b) TSV 비아 직경 200μm 일 때 각각의 해석 결과 ……….…...………...………… 11 [그림 2-6] MSL 에서 TSV coaxial 비아를 통해 다시 MSL 로 수직 전이되는 모델링 (a) stand-off 가 하나인 경우, (b) stand-off 가 둘인 경우...……… 11 [그림 2-7] (a) 두께 1.5mm 기판의 coaxial model (b) 실리콘 인터포저와 1.5mm 두께 의 수직 전이 구조 (c) (b)의 삼차원 모델링 ………...…… 12 [그림 2-8] (a) GCPW 의 단면 구조 (b) GCPW 구조에 따른 특성 임피던스의 변화..13 [그림 2-9] (a) TSV 실리콘 인터포저 레이아웃 (b) Four-point prove 패턴 (c) TSV 직렬 저항 측정 패던 …….……...…… 14 [그림 2-10] 레이더 3D 모듈 제작을 위한 TSV 실리콘 인터포저 구조 …... …… 15 [그림 2-11] [그림 2-10]의 실리콘 인터포저 구조의 라이브러리 레웃...15 [그림 2-12] 레이더 3D 모듈의 Power Budget ……...…...… 16 [그림 2-13] 레이더 3D 모듈의 구조 (a)단면 구조 (b) 모듈 레이아웃 (c) 송신단 부분

xxiv

(d) 수신단 부분……….………...……… 18 [그림 2-14] 레이더 3D 모듈의 HFSS modeling ………...…...……19 [그림 2-15] 해석 결과 (a) core chip 과 외부 인터페이스와의 전송 특성 (b) 외부 인 터페이스-Limiter-LNA-core chip 과의 전송특성...………...………… 19 [그림 2-16] 8 인치 웨이퍼에 배치된 라이브러리와 레이더 3D 모듈용 실리콘 인터포 저………...……… 20 [그림 2-17] 레이더 3D 모듈의 송신단과 수신단의 격리도 해석 결과…....…...…… 21 [그림 2-18] 레이더 3D 모듈 측정을 위한 테스트 사진...……...……. 23 [그림 2-19] 형성된 TSV 단면 관찰 결과...……...……... .25 [그림 2-20] 도금 공정 후 TSV 단면 관찰 결과...……..…….. .25 [그림 2-21] Four point probe 기법을 이용한 TSV 의 저항 측정... .26 [그림 2-22] 삼차원 집적 공정 기술...……...……... 28 [그림 2-23] Fluxing underfill 을 이용한 삼차원 집적 공정 순서...……...…...… 28 [그림 2-24] 삼차원 적층 공정시 공정 조건에 따른 솔더 조인트 관찰 결과...….. 29 [그림 2-25] 일반적인 웨이퍼 상에 형성된 길이 0.56mm 전송선로의 삽입 손실 측 정 결과...……...…… 30 [그림 2-26] 제작된 고저항 (5000Ω·cm) TSV 기반 실리콘 인터포저에 형성된 microstrip lines...……...…… 30 [그림 2-27] 측정된 고저항 TSV microsrip line 의 S21 및 S11 (a) 길이 0.56mm (b) 길이

5.78mm, (c) 길이 16.21mm, (d) 20.56mm, (f) 25mm...……...…… 31 [그림 2-28] De-embedding 결과 (a) 특성 임피던스, (b) effective dielectric constant (c) 단 위 길이당 손실 (d) 표준편차...……...…… 32 [그림 2-29] TSV 를 이용한 수직 전이의 RF 손실을 측정하기 위한 적층 시료 사 진...33 [그림 2-30] (a) 수직 전이 구조의 측정된 S-parameters (b) de-embedding S21...….34

xxv [그림 2-32] 레이더 3D 모듈의 단면 그림………...……...…… 37 [그림 2-33] 레이더 3D 모듈 공정 그림...……...……... 37 [그림 2-34] 완성된 레이더 3D 모듈 시제품 (mechanical 시제품)...……...… 38 [그림 3-1] GaN HEMT 소자 에피 구조...……...…...… 41 [그림 3-2] GaN HEMT 소자 구조...…...…...…… 42 [그림 3-3] GaN HEMT 소자 마스크 레이아웃...…...…… 43 [그림 3-4] 기본 소자(좌)와 라이브러리용 소자(우)...…...…44 [그림 3-5] 소자의 특성을 추출하기 위한 De-embed pattern(OPEN/SHORT)...44 [그림 3-6] 라이브러리용 소자(2f100, 4f100, 8f100)………...…44 [그림 3-7] 0.25 um GaN HEMT 제작공정 순서도 …...45 [그림 3-8] 0.25 um GaN HEMT 제작공정 단면도 ……….…………47 [그림 3-9] T-게이트 단면 TEM 사진……..………...…..…47 [그림 3-10] 공정 완료된 4 인치 웨이퍼 ………48 [그림 3-11] 단위 게이트 폭 100 um, 게이트 2 개인 기본 소자(2f100)...48 [그림 3-12] GaN HEMT on SiC 소자에 형성된 후면 비아홀의 단면도 ………49 [그림 3-13] 비아홀 형성을 위한 PR 리소그라피 패터닝 후의 모습 …………..……50 [그림 3-14] 전면의 패턴과 정렬되어 seed metal 이 형성된 모습... 51 [그림 3-15] SiC 식각 기구의 단면도 ………..……52 [그림 3-16] SiC 식각 후 비아홀의 형상 및 바닥 성분 분석 ………53 [그림 3-17] 누적 식각 시간에 따른 비아홀 바닥의 변화 ……….…53 [그림 3-18] 인접한 두 소자의 소스 전극 패드 연결성 확인 ………...………54 [그림 3-19] 후면 비아홀을 갖는 GaN HEMT on SiC 기본소자 ……….…55 [그림 3-20] 후면 비아홀을 갖는 GaN HEMT on SiC 소자의 DC 특성 ………...55 [그림 3-21] 후면 비아홀을 갖는 GaN HEMT on SiC 소자의 RF 특성 ………….……56 [그림 3-22] 후면 비아홀을 갖는 GaN HEMT on SiC 소자의 power 특성 …...………56 [그림 3-23] 게이트 폭이 2 x 100 ㎛인 GaN HEMT DC 측정결과 ………57

xxvi

[그림 3-24] 게이트 폭이 2 x 100 ㎛인 GaN HEMT RF 측정결과 ……….…57 [그림 3-25] GaN FET/HEMT 소자의 주요 모델 비교………..…58 [그림 3-26] ADS 에서 Angelov-GaN model 과 파라미터 ………...…59 [그림 3-27] Angelov-GaN model 의 DC/RF/dispersion/temperature 파라미터 ………..…59 [그림 3-28] Angelov-GaN modeling 수행절차 ……….……60 [그림 3-29] IC-CAP 에서의 Angelov-GaN mode 파라미터 추출순서 ……….……61 [그림 3-30] Angelov-GaN modeling 을 위한 OPEN/SHORT pattern 측정결과 (W8533EP) ……….………63 [그림 3-31] Angelov-GaN modeling 을 위한 DC 측정결과(W8533EP)………..…64 [그림 3-32 Angelov-GaN modeling 을 위한 DC 측정결과(W8533EP)………...…65 [그림 3-33] Angelov-GaN modeling 을 위한 RF 측정결과(W8533EP)………..…66 [그림 3-34] Angelov-GaN model parameter extraction(id-vgs)…………...………67 [그림 3-35] Angelov-GaN model parameter extraction example(id-vgs)……….67 [그림 3-36] Angelov-GaN model parameter extraction(id-vds)………..….68 [그림 3-37] Angelov-GaN model parameter extraction example(id-vds)…………...…….69 [그림 3-38] Angelov-GaN model parameter extraction example(SP_vg_at_vd0_A1)……….70 [그림 3-39] Angelov-GaN model parameter extraction example(SP_vd_at_vgm2)……...….71 [그림 3-40] Angelov-GaN model parameter extraction example(SP_vd_at_vgm2)…...…….72 [그림 3-41] Angelov-GaN model parameter ………...….73 [그림 3-42] Angelov-GaN model DC simulation in ADS(id_vds)……...…….74 [그림 3-43] Angelov-GaN model DC simulation in ADS(id_vgs)……...…….74 [그림 3-44] Angelov-GaN model S-parameter simulation in ADS ……...…….75 [그림 3-45] 스파이럴 인덕터 등가회로……...….77 [그림 3-46] MIM 커패시터 등가회로……...….77 [그림 3-47] 내부반경 25 μm, 4.5 turn 스파이럴 인덕터 모델링. (a) S-파라미터 시뮬레 이션, (b) 인덕턴스 시뮬레이션 (ind1: measured, ind4: simulated).……...….78

xxvii

[그림 3-48] 내부반경 50 μm, 4.5 turn 스파이럴 인덕터 모델링. (a) S-파라미터 시뮬레 이션, (b) 인덕턴스 시뮬레이션 (ind1: measured, ind4: simulated).……...….79 [그림 3-49] 내부반경 100 μm, 4.5 turn 스파이럴 인덕터 모델링. (a) S-파라미터 시뮬 레이션, (b) 인덕턴스 시뮬레이션 (ind1: measured, ind4: simulated).………...79 [그림 3-50] 넓이가 10 x 10 um2인 MIM 커패시터 모델링. (a) S-파라미터 시뮬레이션, (b) 커패시턴스 시뮬레이션 (cap1: measured, cap4: simulated).……...….81 [그림 3-51] 넓이가 25 x 25 um2인 MIM 커패시터 모델링. (a) S-파라미터 시뮬레이션, (b) 커패시턴스 시뮬레이션 (cap1: measured, cap4: simulated). ……...…81 [그림 3-52] 넓이가 50 x 50 um2인 MIM 커패시터 모델링. (a) S-파라미터 시뮬레이션, (b) 커패시턴스 시뮬레이션 (cap1: measured, cap4: simulated)……….…….….82 [그림 3-53] GaN 기반의 박막 저항 (폭: 20 um)에 대한 모델링 결과 ………...83 [그림 3-54] GaN 기반의 메사 저항 (폭: 20 um)에 대한 모델링 결과 …...…….83 [그림 4-1] 설계된 모세관구조_Ver.1………....86 [그림 4-2] 제작된 모세관구조_Ver.1 ……… ………...….87 [그림 4-3] 증발부와 응축부 양 단 간 열저항 특성_Ver.1…………. ………88 [그림 4-4] 수직모드에서의 증발부와 응축부 양 단 간 열저항 특성_Ver.1………....89 [그림 4-5] 설계된 모세관구조_Ver.2………90 [그림 4-6] 제작된 모세관구조_Ver.2………90 [그림 4-7] 증발부와 응축부 양 단 간 열저항 특성_Ver.2………...…….92 [그림 4-8] 수직모드에서의 증발부와 응축부 양 단 간 열저항 특성_Ver.2……....…92 [그림 4-9] 경사각 변화에 따른 Ver.1 과 Ver.2 의 냉각성능 비교 ………...…….94 [그림 4-10] 수직모드하에서 Ver.1 과 Ver.2 의 냉각성능 비교 ………...94 [그림 4-11] 전체길이 250mm 와 200mm 의 냉각성능 비교@Ver.2……...…….95 [그림 4-12] 설계 및 제작된 전체 두께 4mm 의 모세관구조………...….97 [그림 4-13] 증발부와 응축부 양단 간 등온 특성@전체 두께 4mm …...……….97 [그림 4-14] 수직모드하에서 전체 두께 4mm 와 1.5mm 의 냉각성능 비교 ……...98

xxviii [그림 4-15] 경사각변화에 따른 전체 두께 4mm 와 1.5mm 의 냉각성능 비교 ….….99 [그림 4-16] 작동유체 동시 충전장치의 설계도 ……….100 [그림 4-17] 제작된 작동유체 동시 충전장치 ……….100 [그림 4-18] 다 채널 내 동시 주입 및 배출의 성능실험 결과 ……….101 [그림 5-1] 구리와 솔더 분말을 사용하는 고열전도성 소재의 반응 메카니즘 …..104 [그림 5-2] 고열전도성 소재의 승온 DSC 분석 결과 ………..105 [그림 5-3] 고열전도성 소재의 등온 DSC 분석 결과 ………...106 [그림 5-4] 고열전도성 소재의 열전도도 측정 결과 ………...107 [그림 5-5] 재료연구소에서 공급한 솔더 사진 ………...…108 [그림 5-6] 재료연구소에서 공급한 솔더의 DSC 측정 결과 ………...……108 [그림 5-7] 재료연구소에서 공급한 솔더의 SEM 측정 결과 ………...…108 [그림 5-8] 재료연구소에서 공급한 Sn/58BI 솔더 적용 HCP 소재 저항측정 결과.109 [그림 5-9] 재료연구소에서 공급한 Sn/27In/54Bi 솔더 적용 HCP 소재 저항 측정 결 과………..…….110 [그림 5-10] 서울과기대에서 공급한 Ag coated Cu 소재 사진 ……….…111 [그림 5-11] 서울과기대에서 공급한 Ag coated Cu 소재 SEM 사진 ...……...112 [그림 5-12] 서울과기대에서 공급한 Ag coated Cu 소재 광학 사진 비교 ……….…112 [그림 5-13] 서울과기대에서 공급한 Ag coated Cu 소재를 적용한 HCP 특성결과...113 [그림 5-14] 서울과기대에서 공급한 Nano Ag coated Cu 를 적용한 HCP 특성 결과.114 [그림 5-15] 솔더 분말 제조를 위한 공정 설계 ………...…114 [그림 5-16] Sn/Bi 합금분말 입도분포….………...115 [그림 5-17] Sn/In/Bi 합금분말 입도분포 ………...…115 [그림 5-18] Sn/Bi 및 Sn/In/Bi 합금분말 입도분포 ………...…116 [그림 5-19] XRD 분석 결과 ………...…116 [그림 5-20] DSC 분석 결과 …...………117 [그림 5-21] 고압 가스 아토마이저로 제조된 Sn-Bi 계 합금 분말의 미세구조 및 입

xxix 자 크기 분포 (a),(c): 1st

hopper (coarse powder), (b), (d): 2nd hopper (fine powder)…...…118 [그림 5-22] 건식분급법을 통해 분급된 Sn-Bi 계 합금 분말의 미세구조 (a) 38 ㎛ 이 상, (b) 20~38 ㎛, (c) 20 ㎛ 이하, (d) 20 ㎛ 이하 (2nd hopper)…...………119 [그림 5-23] 에어로졸 분급기를 이용해 분급된 Sn-Bi 계 합금 분말의 미세구조

(a)

20~38 ㎛, (b) 2~11 ㎛

……...……119 [그림 5-24] 제조된 Sn-Bi 계 합금 분말의 DSC 분석 결과 ……...……120 [그림 5-25] 고압 가스 아토마이저로 제조된 Sn-In-Bi 계 합금 분말의 미세구조 및 입자 크기 분포 (a),(c): 1st _{hopper (coarse powder), (b), (d): 2}nd _{hopper (fine powder)…..121}

[그림 5-26] 건식분급법을 통해 분급된 Sn-In-Bi 계 합금 분말의 미세구조 (a) 38 ㎛ 이상, (b) 20~38 ㎛, (c) 20 ㎛ 이하, (d) 20 ㎛ 이하 (2nd _{hopper)……...…122} [그림 5-27] 에어로졸 분급기를 이용해 분급된 Sn-In-Bi 계 합금 분말의 미세구조 (a) 20~38 ㎛, (b) 2~11 ㎛………...…122 [그림 5-28] 제조된 Sn-In-Bi 계 합금 분말의 DSC 분석 결과 …...………123 [그림 5-29] Sub-micron 급 Cu core 분말 제조 ………...…124 [그림 5-30] 최적의 환원제를 사용하여 15 wt%의 Ag 를 코팅시킨 Ag-coated Cu 분말 의 SEM 이미지 ………...…125 [그림 5-31]

SEM images of Ag-coated Cu (Cu@Ag) powders polyol-plated with

different initial Ag contents and reaction temperatures: (a) 5 wt.%, RT; (b) 5 wt.%,

150

o

C; (c) 5 wt.%, 180

o

C; (d) 15 wt.%, RT; (e) 15 wt.%, 150

o

C; and (f) 15 wt.%,

180

o

C.

………...….125 [그림 5-32]

XRD patterns of Cu@Ag powders polyol-plated with different Ag

contents and reaction temperatures]

………...…126 [그림 5-33] TG-DSC graphs of Cu@Ag powders prepared with different initial Ag contents and reaction temperatures]………...…126 [그림 5-34] 실리카 함량과 혼합 횟수에 따른 접합재 혼합 상태 …...………129 [그림 5-35] Au stud 범프 형성, 코이닝, 플립칩 본딩 후 결과 ………...…130

xxx

[그림 5-36] Au stud bump 형성공정 ………...…131 [그림 5-37] Au stud bump flip chip bonding………...…131 [그림 5-38] TRM 모듈 인터포저 공정 순서 ………...…131 [그림 5-39] 플럭싱 언더필 소재를 적용한 플립칩 본딩 공정 ………...…133

１

３

제 1 장 서론

제 1 절 연구의 필요성

최근 군수용 시스템의 다기능화, 소형화 및 경량화에 대한 요구가 증가함에 따라 과거의 2차원 구조의 레이더 송수신 모듈(Brick type T/R (Transmitter/Receiver) module)보다 최신 반도체 및 패키지 기술로 제작된 3D 모듈 형태의 레이더 송수신모듈(Tile type T/R module)의 개발 필요성이 증가하고 있다. 2차원 구조의 레이더 송수신 모듈은 하나의 기판 위에 MMIC (Monolithic Microwave Integrated Circuit), 수동소자 등의 부품을 평면적으로 배치하여 공간적인 효율성이 떨어지는 반면 3D 모듈 형태의 레이더 송수신모듈은 반도체 집적회로 기술과 3D-IC 기술을 접목하여 다수의 기판을 적층함으로 각 층마다 부품을 분산 배치하는 구조로 소형화, 경량화에 매우 유리한 구조이다.

소형화, 경량화에 있어 필요한 핵심 기술 중에 하나는 GaN Power amplifier (PA) MMIC 기술을 개발하는 것으로 이는 GaAs 기술 대비 높은 전력밀도, 기판의 열전도도, 효율을 보이기 때문이다. 국내 0.25um GaN 공정을 이용한 MMIC 개발은 기존의 아직 시도되지 않는 분야로 X-대역 RF 기술의 100% 국산화를 위해 반드시 확보되어야 하는 기술이다. 국내 고유의 GaN Transistor 소자 구조, 설계 및 공정 기술과 0.25um급 gate length 형성을 위한 e-beam lithography 공정을 활용해 국내 독자기술 개발이 가능하고, 이온주입 공정을 통한 소자 격리도 향상과 절연막 공정을 이용한 interface leakage 최소화 기술 보유로 외국 기술에 종속되지 않는 안정적 국내 개발로 X-대역 RF 기술의 국산화 및 기술독립이 필요한 시점이다. 레이더 3D 모듈 및 GaN PA MMIC 기술은 국방 분야 뿐 아니라 향후 민간부문에서 시장을 선도할 수 있는 고부가가치 부품기술로 새로운 성장 동력 기회를 제공할 뿐만 아니라 유망 부품산업을 주도적으로 육성할 수 있는 핵심 기술이므로 연구가 필요하다.

４

제 2 절 연구의 목적

차세대 경량 전투기용 레이더 모듈은 초소형, 초경량을 특징으로 하며 이와 관 련된 핵심 기술 개발이 매우 중요하게 받아들여지고 있다. 이를 구현하기 위해 기 존의 이차원 배열 위주의 레이더 모듈 기술에서 삼차원 구조를 적용함으로 레이더 모듈의 부피와 무게를 획기적으로 감소하고자 한다. 이러한 기술은 레이더 모듈 뿐만 아니라 디지털, RF/아날로그, 전력 반도체등 다양한 이종 소자를 패키지 수준 에서 통합하려는 미래의 system-on-packaging 기술의 교두보가 되고 이를 통해 관 련 기술을 선점할 수 있다. 더욱이 3D 모듈 개발에 필요한 초박형 냉각 소자, 고 열전도성 소재 등 다양한 부품과 소재 관련 핵심 기술을 개발함으로 군수 및 민간 분야에 파급효과가 높은 핵심 기술을 확보하고자 한다. 2011 년부터 착주된 다양한 레이더 시스템 개발에서 사용되는 반도체 송신 증폭 기는 GaN 소자를 채택하고 있으며 차세대 레이더 핵심 송신 부품도 모두 GaN 소자 를 채택할 것으로 예상된다. 본 연구를 통해 GaN PA MMIC 핵심 기술을 개발함과 동 시에 이를 레이더 모듈에 적용하여 검증하면 국제 경쟁력이 떨어지는 국방 관련 부품 업체에 차세대 먹거리 기술을 제공할 수 있을 것으로 기대된다. 특히 이와 관련된 제품이나 기술은 선진국의 EL (Export License) 규제를 받고 있어 국내 생 산이나 재수출에 어려움이 있으므로 반드시 국산화해야 하는 필요성이 제기되고 있는 실정이다. 차세대 레이더 모듈에 적용되는 부품•소재, 설계, 공정, 시스템 기술을 개발함 으로 부품과 소재를 검증함과 동시에 국내 개발 기술의 역량을 검증함으로 국산화 뿐만 아니라 EL 과 같은 규제를 뛰어넘어 관련 산업의 기술 경쟁력 강화 및 이를 통한 차세대 먹거리를 개발할 수 있을 것으로 기대된다. 또한, 군수용 뿐만 아니 라 민수용에서도 파급효과가 클 것으로 예상되는 부품•소재 기술을 연관된 국내 업체들과 밀접하게 연구를 수행함으로 개발 기술의 상용화의 시점을 앞당길 수 있 을 것으로 기대된다.

６

제 2 장 차세대 X-band 레이더

８

제 2 장 차세대 X-band 레이더 3D 모

듈 설계 기술 개발

제 1 절 Through Silicon Via (TSV) 기반 실리콘 인터포저 3D

라이브러리 설계

[그림 2-1]은 본 연구에서 설계된 TSV 단면 구조를 보여준다. 단면 구조

의 특징은

일반적으로 사용되는 구조와 공정이라는 것이 특징이다. TSV 직경은 50μm, 두께는 250μm 이다. 실리콘의 누설전류 특성으로 인해 oxide 를 TSV 안에는 1μm, 실리콘 상면에는 800nm, 하면에는 1μm 성장시킨다. 고주파 신호의 전송을 위 한 금속 재배선 (RDL, redistribution layer)를 실리콘 상면과 하면에 증착하고 추후 삼차원 접합을 위해 UBM (under bump mentalization)층을 웨이퍼 상면에 형성하며 하 면에는 솔더와의 접합에 필요한 UBM 층을 형성한다. 이 때 상면에는 충분한 두께 의 Cu 를 형성하여 접합 공정 중에 솔더의 무너짐으로 인한 단락이 발생하지 않도 록 하였다. 접합시 가장 염려되는 warpage 에 의한 접합 불량을 최소화하기 위해 Cu post 의 두께를 20μm 로 증가시키는 한편 Cu post 위에 솔더 두께를 20um 로 열 압착 본딩 공정을 통해 안정적인 접합 공정을 확보하도록 하였다.

９ [그림 2-2]은 TSV 실리콘 인터포저의 공정도이다. 실리콘에 하드 마스크를 형성 한 이후 DRIE 공정을 통해 비아를 형성한다. 그 후 실리콘과의 절연을 위해 산화 막을 형성한 다음 추후 전해 도금될 구리의 실리콘으로의 확산을 막기 위해 Ti/TiN 등의 barrier 층을 형성하고 구리 전해 도금을 위한 구리 층을 스퍼터링으로 입힌다. 전해 도금으로 Cu 층을 TSV 에 충진한 다음 실리콘 위로 추가적으로 도금 된 구리층를 CMP (chemical mechanical polishing) 공정을 통해 제거한 이후에 상면에 산화막층을 형성하여 실리콘과의 절연성을 확보한다. 그 이후 재배선을 형성한 다 음 3 차원 접합을 위해 UBM 과 범프를 전해 도금으로 형성한다. TSV 가 형성된 실 리콘 웨이퍼는 기계적으로 취약하기 때문에 후 공정시 깨지기 쉽다. 이를 방지하기 위해 temporary bonding 공정을 사용한다. 즉, carrier wafer 에 접착제를 사용하여 TSV 가 형성된 웨이퍼를 접합한 이후 TSV 가 노출되도록 웨이퍼 후면을 가공한다. TSV 가 노출되면 후면에도 재배선 공정을 적용하여 금속 재배선을 Cu 로 형성하고 접 합에 필요한 UBM 공정을 수행한다. 그 이후 de-bonding 공정을 적용한 이후 sawing 공정을 통해 실리콘 인터포저를 확보한 이후 열 압착 본딩 공정을 사용하 여 원하는 구조의 접합 구조를 확보한다. [그림 2-2] TSV 공정도

１０

(a) (b)

[그림 2-3] 실리콘 인터포저 비저항에 따른 10GHz 에서 삽입 손실 (a) 모델링 (b) 해석 결과 실리콘은 conductance 를 가지고 있어 누설 전류를 야기시킨다. 이러한 누설 전류 에 의한 효과를 최소화하기 위한 방편으로 실리콘 자체의 비저항을 증가시키는 설 계 기법을 적용하였다. 적절한 실리콘 비저항값을 찾기 위해 실리콘 인터포저 상에 GCPW (Grounded Coplanar Waveguide)를 설계하였고 그 길이는 1mm 였다. [그림 2-3] (a)는 HFSS 모델링을 보여주고 (b)는 10GHz 에서 해석된 삽입 손실을 보여준다. 실 리콘의 비저항이 증가함에 따라 삽입손실이 감소함을 알 수 있으며 비저항값이 약 1000Ω·cm 보다 증가할 때 손실의 감소 폭이 크지 않음을 확인할 수 있었다. 이러한 결과를 바탕으로 실리콘 인터포저의 비저항을 단면 구조의 경우 2000Ω·cm 로 설정 하였고 추후에 설명할 단면 구조 B 의 경우 5000Ω·cm 로 설정하여 실리콘 비저항 변화가 손실에 미치는 영향을 실험적으로 측정할 수 있도록 하였다. 실리콘 인터포저상에 구현할 수 있는 전송선로는 microstrip line (MSL)과 GCPW 이다. 일반적으로 GCPW 의 RF 손실이 MSL 보다 작다. 이는 손실을 유발시키는 유 전체로 전자기파가 투과되는 양이 GCPW 가 적기 때문이다. 그러나 실리콘 인터포 저의 경우 GCPW 로 설계하면 신호선과 그라운드 사이에 전하가 몰려 낮은 비저항 을 갖는 층이 발생하게 된다. 이로 인해 결과적으로 GCPW 대신 MSL 의 손실이 작게 된다. 본 연구에서는 MSL 과 CPW 를 모두 설계하여 그 RF 특성을 비교하고 자 하였다.

１１

(a) (b) (c)

[그림 2-4] (a) Microstrip line 단면도 (b) 상면의 그라운드 층이 없을 때 신호선 폭 에 대한 특성 임피던스의 변화 (c)상면의 그라운드 층과 MSL 의 거리가 320μm 일 때 신호선 폭에 대한 특성 임피던스의 변화 [그림 2-4]는 실리콘 인터포저 상에 MSL 을 구현하기 위해 특성 임피던스 50 오 옴을 맞추기 위한 설계 가이드 라인을 확보하기 위해 신호선 폭에 따른 특성 임피 던스 변화를 해석한 결과이다. 레이더 3D 모듈은 구조상 MSL 위에 그라운드가 존 재하기 때문에 이를 고려한 설계 가이드 라인도 확보해야 한다. 설계를 고려한 다 양한 그라운드와 MSL 과의 높이 변화에 따른 임피던스 변화를 해석하였으며 (c)에 서는 그라운드와 MSL 사이의 높이가 320μm 일 때 신호선 폭에 따른 임피던스 변 화를 해석한 결과를 나타낸 것이다. [그림 2-5]는 MSL 에서 수직 전이를 위한 적절한 설계 값을 얻기 위한 해석 결 과를 보여준다. 구조에서는 TSV 직경이 50μm 이지만 경우에 따라서 TSV 직경을 증가시켜야 하기 때문에 TSV 비아 직경을 200μm 로 증가한 경우도 해석하였다. 실 제로 이와 같은 TSV 직경 변화는 공정상 어렵기 때문에 여러 개의 TSV 를 형성하 여 같은 효과를 가져오도록 하였다. 해석 한 결과 TSV 직경이 50μm 인 경우 10GHz 에서 삽입손실 0.0076dB, 반사손실 43.03dB 로 우수한 특성을 보였으며 TSV 직경 200μm 일 때도 삽입손실 0.0638, 반사손실 32.4dB 로 특성이 우수하였다. 이는 TSV 직경이 작을 뿐만 아니라 두께도 작아 기생성분이 작기 때문이다.

１２ [그림 2-5] 수직 전이를 위한 (a) TSV 비아 직경 50μm 일 때 (b) TSV 비아 직경 200μm 일 때 각각의 해석 결과 [그림 2-6]는 MSL 에서 TSV 비아를 통해 다시 MSL 로 두차례 수직 전이되는 모 델링을 보여준다. 각각을 구성하는 부분에 특성 임피던스를 50Ω 으로 유지함과 동 시에 서로 겹치는 부분으로 인해 여분의 capacitance 가 발생하는 것을 면밀히 검토 하여 그것을 최소화하는 것이 중요하다. 인터포저의 두께가 250μm 이므로 경우에 따라 이 높이가 인터포저를 수직으로 연결하는데 제약이 될 수 있다. 또한 낮은 standoff 로 인해 임피던스 변화가 급격하게 발생할 수 있다. 이를 방지하기 위해 (a) 와 같이 인터포저 사이에 standoff 를 한 층 적용한 경우와 (b)와 같이 인터포저 사 이에 standoff 를 두 층 적용하였다. 해석한 결과 (a)의 경우 10GHz 에서 삽입손실이 0.168dB, (b)의 경우 반사손실이 23.7dB 로 (b)의 경우 삽입손실이 0.214dB, 반사손실 이 21.35dB 로 확보되었다

(a) (b)

[그림 2-6] MSL 에서 TSV coaxial 비아를 통해 다시 MSL 로 수직 전이되는 모델 링 (a) stand-off 가 하나인 경우, (b) stand-off 가 둘인 경우

１３

레이더 3D 모듈을 구성하는 부품의 높이가 경우에 따라서는 수 mm 인 경우가 있어 그에 대한 기본 설계 룰에 대한 해석을 실시하였다. [그림 2-7]에서 두께 1.5mm 의 두꺼운 기판이 standoff 로 사용될 때 (a) 두께 1.5mm 기판의 coaxial modeling (b) 상기 기판이 수직 전이에 적용되는 단면 구조 (c) 이를 이용한 수직 전이 구조를 모델링한 결과를 보여준다. 해석 결과를 살펴보면 10GHz 에서 두께 1.5mm 기판의 coaxial 구조는 삽입 손실 0.021dB, 반사손실 33.7dB 를 보여주고 이 를 적용한 (c)와 같은 수직 전이의 경우 삽입손실 0.224dB, 반사손실 24.3dB 를 보 여준다.

(a) (b) (c)

[그림 2-7] (a) 두께 1.5mm 기판의 coaxial model (b) 실리콘 인터포저와 1.5mm 두 께의 수직 전이 구조 (c) (b)의 삼차원 모델링 GCPW 설계를 위해 [그림 2-8]과 같은 구조의 GCPW 구조에 대한 특성 임피던 스를 해석하였다. GCPW 는 MSL 과 달리 신호선 폭에 의해 그라운드의 간격이 정해 짐으로 실제 wire bonding 이나 플립 칩 본딩의 공정을 고려하여 적절한 신호선 폭 을 선택해야 한다. Si interposer 1.52mmt Si interposer

１４

(a) (b)

[그림 2-8] (a) GCPW 의 단면 구조 (b) GCPW 구조에 따른 특성 임피던스의 변화 GCPW 를 적용하였을 경우 MSL 에서 적용된 [그림 2-6]과 같이 수직 전이 구조가 필요하며 그에 따른 해석을 실시하였다. Standoff 를 하나 적용하였을 때 10GHz 에서 삽입 손실이 0.134dB, 반사손실이 32.3dB, standoff 를 두 개 적용하였을 때 10GHz 에 서 삽입 손실 0.172dB, 반사손실이 28.1dB 로 해석되었다. 이는 MSL 에서 해석된 결 과보다 작은 손실을 보이는 데 실제로 앞서 언급한 GCPW 신호선과 그라운드 선 사이에 존재하는 낮은 비저항 영역을 고려하면 측정값은 MSL 이 우수할 것으로 예 상된다. 또한 두꺼운 기판과의 수직 전이를 구조를 위해 [그림 2-7]과 같은 구조의 두꺼운 기판을 적용한 GCPW 구조의 수직 전이를 해석하였다. 10GHz 에서 삽입손 실 0.216dB, 반사손실 34.1dB 의 해석 결과를 확보하였다. [그림 2-9]는 TSV 실리콘 인터포저 레이아웃을 보여준다. MSL 과 GCPW 를 포함 하는 전손선로와 MSL 그리고 GCPW 를 이용하여 수직 적층되는 구조를 구현하는 데 적용하는 standoff 또한 두꺼운 기판과의 3 차원 연결을 위한 패턴 마지막으로 적층을 위한 기판 들이 설계되어있다. TSV 공정의 신뢰성을 검증하기 위해 (b)의 four-point prove 패턴을 넣었으며 TSV 직렬 저항 패턴을 넣어 TSV 특성이 균일하 게 나오는지 확인할 수 있도록 하였다. GND GND Signal S G

１５

(a)

(b) (c)

[그림 2-9] (a) TSV 실리콘 인터포저 레이아웃 (b) Four-point prove 패턴 (c) TSV 직 렬저항 측정 패던

제 2 절 Through Silicon Via (TSV) 기반 레이더 3D 모듈 설계

[그림 2-10]은 레이더 3D 모듈 제작을 위한 TSV 실리콘 인터포저 구조를 보여 준다. [그림 2-1]과의 가장 큰 차이점은 실리콘 산화막 대신에 폴리머를 절연층으로 사용한다는 것이다. 이는 폴리머의 유전상수가 약 3 정도이므로 산화막과 관련된 기생 capacitance 를 줄일 수 있는 장점이 있어 전기적인 효과가 높다는 것과 유전 층에 폴리머가 적용되어 그 높이가 높고 이로 인해 실리콘 기판과의 거리가 다소 멀어져 기판 효과를 어느 정도 상쇄할 수 있는 장점이 있다. 이 때 실리콘의 비저 항은 앞서 언급한 바와 같이 5,000Ω·cm 를 적용하였다.

１６ [그림 2-10] 레이더 3D 모듈 제작을 위한 TSV 실리콘 인터포저 구조 [그림 2-10]의 구조를 통해 제 1 절에 있는 바와 같이 일련의 라이브러리를 구축 하였다. 다만, 웨이퍼 면적의 제한으로 인해 MSL 만으로 구축하였다. 비록 산화막 대신에 폴리머를 사용하였고 물성의 차이가 있다고 하더라도 두께가 매우 작기 때 문에 절연막 변경으로 인한 설계 룰의 변화는 작았다. [그림 2-11]은 [그림 2-10]의 라이브러리 레이아웃을 보여준다. MSL 과 이를 이용한 3 차원 적층 구조의 전이 특 성을 측정할 수 있는 설계가 반영되어 있다. [그림 2-11] [그림 2-10]의 실리콘 인터포저 구조의 라이브러리 레이아웃 TSV P-TEOS (500nm) RDL1 (Cu, 2um) Bump (Cu/Sn) P-TEOS (1.0um) Back_RDL Cu (>2um)

30um Dia. X 250um (10um/20um) Polymer liner (1μm) UR-5100FX (5um) UR-5100FX (3um) UBM (Ti/Cu/Ni/Au) 50nm/0.5um/0.5um/0.3um)

１７ [그림 2-12]는 레이더 3D 모듈의 power budget 를 보여준다. 각 부품 사이의 손실 이나 인터커넥션에 의한 효과는 반영되어 있지 않다. 이는 추후 라이브러리 측정을 통해 확보되는 전송선로 손실을 반영할 계획이다. 수신단의 경우 noise figure 는 2.92dB, Gain 은 45.6dB, 안테나로부터 –40dBm 의 power 가 입력되었을 최종적으로 5.6dB 의 RF power 가 수신될 것으로 예상되었다. 송신단의 경우 Gain 은 46.3dB 로 Core chip 으로 22dBm 의 RF power 가 입력될 경우 최종 적으로 40.3dB 의 RF output power 를 확보할 수 있을 것으로 예상되었다.

[그림 2-12] 레이더 3D 모듈의 Power Budget

[표 2-1]은 레이더 3D 모듈의 BOM 목록이다. 주요 부품은 Limiter, LNA, HPA, Corechip, 그리고 수동소자인 single layer capacitor (SLC)이다. 이들 부품의 높이는 대 부분 0.1mm 를 유지하고 있어 3 차원 적층시 standoff 높이를 2 개 적용하면 적절할 것으로 판단되었다.

１８ [표 2-1] 레이더 3D 모듈의 BOM 목록 [그림 2-13]은 설계된 레이더 3D 모듈 구조를 보여준다. 하부에 송신단이 배치되 어 있고 상단에 수신단이 배치되어 있다. 이는 송신단의 HPA 의 전력 소모가 크기 때문에 열을 충분히 배출시킬 heat sink 와 집적 접촉을 해야 하기 때문이다. 전체 모듈의 크기는 14mmX14mm 로 설계되었고 송신단과 수신단의 수직 인터커넥션은 TSV 인터포저를 적용하였다. 앞서 언급하였듯이 충분한 공간을 형성함으로 급격한 임피던스 변화를 초래하지 않기 위해 2 개의 TSV 인터포저 standoff 를 적용하였다.

１９

(a) (b)

(c) (d)

[그림 2-13] 레이더 3D 모듈의 구조 (a)단면 구조 (b) 모듈 레이아웃 (c) 송신단 부분 (d) 수신단 부분 레이더 3D 모듈을 설계함에 있어 가장 중요한 요인 중에 하나는 공진의 발생을 막는 것이다. 이를 위해 레이더 3D 모듈을 HFSS 로 모델링 하였다. 각종 능동소자 는 전송선로로 모델링하여 공진에 대한 효과만을 볼 수 있도록 하였다. [그림 2-14] 는 레이더 3D 모듈의 HFSS modeling 그림을 보여준다. [그림 2-15]는 해석 결과로 core chip 과 외부 인터페이스와의 전송 특성의 경우 삽입 손실은 0.42dB, 반사손실 은 16dB, 외부 인터페이스-Limiter-LNA-core chip 과의 전송특성의 경우 삽입 손실은 0.88dB, 삽입 손실은 15.6dB 로 얻어졌다. 공진은 관찰되지 않았으며 레이더 3D 모 듈에 적절한 전송 특성이 예측됨을 확인할 수 있었다.

２０

[그림 2-14] 레이더 3D 모듈의 HFSS modeling

(a) (b)

[그림 2-15] 해석 결과 (a) core chip 과 외부 인터페이스와의 전송 특성 (b) 외부 인터페이스-Limiter-LNA-core chip 과의 전송특성

[그림 2-16]은 [그림 2-11]의 라이브러리와 [그림 2-13]의 레이더 3D 모듈 시작품 을 제작하기 위해 8 인치 웨이퍼에 배치한 레이아웃이다.

２１

[그림 2-16] 8 인치 웨이퍼에 배치된 라이브러리와 레이더 3D 모듈용 실리콘 인 터포저

２２

제 3 절 레이더 3D 모듈의 송수신 격리도 해석 결과

레이더 3D 모듈에 있어 중요한 성능 지표 중에 하나는 송수신 격리도이다. 이는 좁은 공간에 송신단과 수신단이 함께 있어 이들 간에 RF 신호의 coupling 으로 성 능 저하가 우려되기 때문이다. 이러한 점을 제 2 절에 설계된 레이더 3D 모듈에서 해석을 통해 결과를 확보하였다. 앞서 기술한 바대로 레이더 3D 모듈을 설계할 때 격리도를 증가시키기 위해 충분한 그라운드 비아를 확보하였고 송신단과 수신단을 다른 층으로 배치하여 최대한 격리도를 높일 수 있도록 설계하였다. [그림 2-17]은 송신단과 수신단 해석 결과를 보여준다. 10GHz 에서 레이더 모듈 의 송신단과 수신단의 격리도는 약 –35dB 로 2 차원 레이더 모듈의 특성인 –25dB 를 넘는 우수한 격리도를 보여준다. 이와 같은 결과는 상기의 레이더 3D 모듈 설계 방향이 바른 가이드 라인이었음을 확인해준다. [그림 2-17] 레이더 3D 모듈의 송신단과 수신단의 격리도 해석 결과

２３

제 4 절 레이더 3D 모듈 측정을 위한 테스트 베드 구축

[그림 2-18]은 개발되는 레이더 3D 모듈 측정을 위한 테스트 사진이다. 제어보 드를 통헤 레이더 3D 모듈을 구성하는 각 부품의 전기적인 신호로 제어할 예정이 며 PC 에 내장되어 있는 소프트웨어를 통해 제어보드를 콘트롤하는 방법으로 시연 될 예정이다. 이를 통해 RF gain, 동작 주파스, 위상변이를 제어하며 RF spectrum analyzer 등의 계측 기기와의 연동을 통해 레이더 3D 모듈의 특성을 측정할 예정이 다. [표 2-2]는 제어보드의 규격을 보여준다. [그림 2-18] 레이더 3D 모듈 측정을 위한 테스트 사진 레이더 3D 모듈 테스트 보드 제어 보드 GUI 기반 제어 S/W Trigger 설정

２４

[표 2-2] 제어 보드의 규격

제 5 절 TSV 기반 실리콘 인터포저 3D 라이브러리 제작

[표 2-3]은 TSV 기반 실리콘 인터포저 공정 관찰 결과를 보여준다. 웨이퍼 상 면의 재배선 형성공정, Cu 전해 도금 공정, PR 제거 공정, Cu seed wet etching 공정, Ti barrier wet etching 공정, Polymer passivation 패턴 형성 공정, Ti/Cu sputter 공정, 범 프 패턴 공정, Cu/Sn 전해 도금 공정, Cu wet etching 공정과 TSV 형성 공정 그리고 후면에 재배선 공정과 UBM 형성 공정을 관찰 사진이다. 이 결과 공정이 안정적으 로 수행되었음을 확인할 수 있었다.

２５ [표 2-3] TSV 인터포저 공정 관찰 결과 Process Observations RDL pattern RDL Cu plating PR strip Cu seed wet etching Ti barrier wet etching Process Observations Polymer passivation patterning Ti/Cu sputter Bump patterning Cu/Sn plating Cu wet etching Process

(Backside wafer) Observations

Cu filling RDL wet etch

P-TESO Contact etch

２６ [그림 2-19]는 형성된 TSV 의 단면을 관찰한 결과이다. TSV 직경이 30μm 로 설계 되었지만, TSV 위 부분의 직경은 약 36μm, 하면은 약 27μm 로 tapered 형태를 보이 고 있다. 높이는 208μm 로 설계된 250μm 보다 낮은 수치인데 이로 인해 임피던스가 약간 영향을 받을 것으로 보이나 그 효과는 그다지 크지 않을 것으로 예상된다. Polymer liner 의 두께는 780nm 로 하부까지 일정한 두께로 코팅되어 절연막의 효과 를 보일 것으로 예상되며 Cu 재배선과 실리콘 사이에 500nm 의 TEOS 산화층이 형 성되어 있고 Cu 재배선도 약 1.7μm 의 두께로 형성된 것을 알 수 있다. [그림 2-19] 형성된 TSV 단면 관찰 결과 [그림 2-20] 도금 공정 후 TSV 단면 관찰 결과

２７ [그림 2-20]는 도금 공정 후 TSV 단면 관찰 결과를 보여준다. 208μm 의 두께운 실리콘 비아를 통해서 Cu seed metal 형성 공정이 잘 되었고 전해 공정도 전반적으 로 잘 진행되었음을 확인하였다. 다만, 초기에 full fill 을 목표로 하였으나 공정상 이를 확보하지 못해 conformal coating 으로 진행하였다. 구리 두께가 약 5μm 로 TSV 를 고루 채우고 있음을 확인하였다. 이러한 두께의 구리는 DC 및 RF 를 전달하기 에 충분할 것으로 판단된다. TSV 아래 부분에 노치(notch)가 형성되었는데 이러한 현상은 웨이퍼 바깥 쪽에 TSV 에서 관찰되는 현상이다. 이러한 노치로 인해 유전체 가 일정하게 형성되지 못해 누설 전류가 발생할 우려가 있었지만 [그림 2-20]에서 보는 바와 같이 절연막이 구리와 실리콘 사이를 일정한 두께로 형성되어 누설 전 류의 가능성을 차단하고 있음을 확인하였다.

[그림 2-21]는 Four point probe 기법을 이용한 TSV 의 저항 측정 사진을 보여준다. [표 2-4]는 상기 방법으로 측정된 TSV 하나의 전기 저항을 보여준다. 약 15mΩ 으로 이러한 크기의 TSV 가 보여주는 일반적인 저항값이 관찰되었다. 따라서, TSV 기반 실리콘 인터포저 공정이 안정적으로 수행되었음을 확인할 수 있었다.

２８ [표 2-4] TSV 의 전기 저항 [그림 2-22]는 완성된 실리콘 인터포저를 이용한 삼차원 집적 기술을 보여준다. 일반적으로 사용되는 기술은 플럭스와 언더필을 사용하는 플립 칩 본딩 기술이다. 그러나 이러한 기술은 공정이 복잡할 뿐만 아니라 플럭스 잔사 세척등의 공정에서 소자가 손상 받을 우려가 높고 낮은 고온 공정으로 인해 소자 특성이 저하될 우려 가 높다. 이러한 우려를 제거하기 위해 fluxing underfill 소재를 이용한 열압착 혹은 리플로우 공정으로 삼차원 집적 공정을 개발하였다. fluxing underfill 소재 기술은 ㈜ 호전에이블에서 ETRI 로부터 기술이전 받아 개발한 기술로 플럭스와 언더필의 역 할을 동시에 fluxing underfill 소재가 수행함으로 삼차원 집적 공정을 dispensing, aligment, reflow 세 단계로 간소화할 수 있게 한다.

２９

[그림 2-22] 삼차원 집적 공정 기술

[그림 2-23] Fluxing underfill 을 이용한 삼차원 집적 공정 순서

(a) Flux dispense (b) Alignment

(f) Underfill curing (e) Capillary underfill

(d) Flux residue cleaning

(c) Thermocompression

Conventional Bonding Process

1. Fluxing Underfill dispense

Substrate Chip Substrate Chip T.C Substrate 2. Alignment 3. Thermocompression or reflow

Bonding Process Using Fluxing Underfill

３０ [그림 2-23]는 Fluxing underfill 소재를 이용하여 삼차원 집적 공정 순서를 보여준 다. 원하는 적층된 시료를 확보할 때 까지 Fluxing underfill 을 이용하여 집적 공정을 반복하면 된다. 이러한 공정으로 인해 먼저 적층된 곳에 사용된 solder 가 녹을 위 험이 있다. 그러나 fluxing underfill 이 경화됨으로 인해 기계적 안정성이 제공됨으로 solder 용융으로 인한 기계적 전기적 안정성이 흔들리는 현상이 없는 것이 본 공정 의 장점 중 하나이다. [그림 2-24]는 삼차원 적층 공정시 공정 조건에 따른 솔더 조인트 관찰 결과를 보여준다. 압력이 낮거나 기판에 휨이 발생하거나 압력이 일정하게 전달되지 않을 경우 open 불량이 발생하며 반면 압력이 높을 때는 솔더가 녹아 옆으로 펴저버리 는 현상이 관찰된다. 솔더가 퍼지면 short 불량이 발생할 가능성이 높아지며 RF 의 경우 임피던스가 깨져 결국 RF 특성이 떨어지는 효과가 발생함으로 공정 조건을 잡을 때 매우 주의해야 한다. 적층되는 실리콘 임피던스 기판에 따라 범프 수가 다 르므로 범프당 가해지는 압력을 잘 계산하여 공정 조건을 최적화할 필요가 있다. 여기에 최대 peak 온도, 공정 시간등을 최적화 해야 한다. [그림 2-24] 삼차원 적층 공정시 공정 조건에 따른 솔더 조인트 관찰 결과

Open 불량

정상적인 본딩

압력이 높을때