◆ 수신부 칩 설계 및 측정
가) 2x2 RF LNA-PS IP 수정 설계 (Top 및 Phase shifter)
(레이더 수신부 one-channel 구조도)
위 그림은 레이더 수신부의 1-channel 구조도를 나타낸 것이다. 레이더 수신부는 4-channel이므로 이러한 1-channel 구조4개가 병렬로 배치되게 된다. 레이더 수신부는 칩이 2개로 나뉘게 된다. 1개는 2x2 RF LNA-PS 칩 이며 다른 1개는 4-channel RF receiver이다. 2x2 RF LNA-PS 칩은 저잡음 증폭기, Phase shifter등이 집적된 2x2 array단위로 칩으로 총 64개중 16개 단위의 각 채널에서 다시 4개 단위의 신호를 처리하는 칩이다. 4-channel RF receiver는 총64개 중 16개 단위의 4개 채널에서 들어오는 신호를 처리하는 칩이다.
(레이더 수신부 2x2 RF LNA-PS 칩 구조도)
위 그림은 수신부 2x2 RF LNA-PS 칩의 구조를 나타낸 것이다. 각각 4개의 안테나로 들어온 신호는 저잡음 증폭기에 의해 증폭되어 위상 조정기 (Phase Shifter)로 전달되고 다시 Combiner를 거쳐 2x2 를 sum한 신호를 출력하는 50ohm driver를 통해 출력된다. 위상 및 이득 제어를 위해 SPI (Serial to Parallel Interface)가 구비되었으며 수정 설계를 통해 BGR (BandGap Reference)가 추가되었다.
2x2 RF LNA-PS 칩에 집적 설계된 저잡음 증폭기(LNA)의 회로도를 나타낸다. 기본적으로 common source 입력단을 사용하였으며 Single to Differential 구조를 가지며 입력 정합은 본딩 인덕턴스와 입력 트랜지스터에 의해 이루어진다. 입출력 Isolation을 위해 cascoded 구조이며 출력 부하는 LC로 구성이 되어 있고 이득 조정 (High gain, Middle gain, Low gain)을 위해 LC tank의 등가 resistance를 제어하도록 설계가 되어 있다.
(레이더 수신부 2x2 RF LNA-PS 칩의LNA 회로도)
(레이더 수신부 2x2 RF LNA-PS 칩 의Phase Shifter 구조도)
위 그림은 레이더 수신부 2x2 RF LNA-PS 칩의 Phase Shifter 구조도를 나타낸 것으로 Vector Sum 구조이다. 저잡음 증폭기를 통과한 신호는 입력신호를 90도 간격의 I/Q 신호로 분리해주는 QAF (Quadrature All-pass Filter)를 거치고 360도의 4분면 중 하나를 선택하는 Path Selector, I/Q 신호의 크기 조절을 통해 최종 위상값을 제어하기 위한 VGA (Variable Gain Amplifier)를 거쳐 I/Q 신호가 합쳐지게 된다. 본 설계에서 1차 설계에 비해 QAF는 Polyphase RC filter를 이용하여 수정 설계되었다.
(레이더 수신부 2x2 RF LNA-PS 칩의 Phase Shifter의 QAF 회로도)
(레이더 수신부 2x2 RF LNA-PS 칩의 Phase Shifter의 Vector sum 회로도)
위 그림은 레이더 수신부 2x2 RF LNA-PS 칩의 Phase shifter의 QAF(Quadrature All-pass Filter)의 회로도를 나타낸 것이다. 수정 설계된 Polyphase filter는 공정 변화에 둔감하게 Quadrature 신호
출력을 만들어낼 수 있는 것으로 Simulation 결과 확인되었다. LNA의 출력은 Inverter 증폭기를 거쳐 RC quadrature all-pass filter로 신호가 전달되어 직교 신호를 생성하게 된다.
위 그림은 레이더 수신부 2x2 RF LNA-PS 칩의 Phase Shifter의 Vector sum 회로도를 나타낸 것이다.
입력 트랜지스터는 오른쪽의 Current Mirror bias 트랜지스터의 bias 전류를 조절함에 따라 I/Q 각각의 출력 신호 크기를 조절할 수 있다. Bias 전류 조절은 Binary weighted로 제어한다. Cascode의 중간 트랜지스터들은 Quadrant 선택을 위해 Path Selector를 위한 것이며 출력은 LC부하로 구성이 되어 있으며 작은 크기 단위의 이득 조절을 위해 LC tank 부하의 등가 resistance를 조절하게 되어 있다.
(레이더 수신부 2x2 RF LNA-PS 칩의 Phase Shifter의 simulation 결과)
위 그림은 Phase shifter의 simulation 결과로써 제어code에 따른 위상 값 변화를 보여준다.
(레이더 수신부 2x2 RF LNA-PS 칩의 Active combiner 회로도)
위 그림은 레이더 수신부 2x2 RF LNA-PS 칩의 Active combiner의 회로도를 나타낸다. 이전 단의 Vector sum 회로의 출력은 위 그림과 같이 4 channel 각각이 RF gm으로의 입력을 통해 전류 신호로 바
뀐 후 cascoded NMOS transistor를 통해 combine된 이후 LC 부하에 전달되어 전압 신호로 최종 변환된 다. 각 채널에서 전류 출력은 wideband 특성을 가지므로 긴 routing line을 거쳐 4-channel combiner로 의 신호 전달을 가능하게 한다.
RFout
50ohm bonding RF_in
(레이더 수신부 2x2 RF LNA-PS 칩의 50ohm driver 회로도)
위 그림은 레이더 수신부 2x2 RF LNA-PS 칩의 50ohm driver의 수정 설계된 회로도를 보여준다. 첫 단은 증폭기로써 source follower 와 common source 증폭 단이 합쳐진 구조를 가진다. 위쪽 NMOS size가 아래쪽 NMOS size보다 작게 설계되었는데 이는 패키징 기생성분으로 인한 발진 가능성을 감쇄시키고 첫 번째 단에서 이득을 약간 증가시키기 위함이다. 둘째 단도 50ohm 정합을 위해 common source 증폭기와 Source follower 증폭기가 Cross-coupled 형태로 묶인 구조이다. Source follower로 인해 출력 단을 광대역으로 정합시킬 있으며 차동 입력에 대해서 한쪽만 출력시켜 Differential to Single이 되도록 하였다. 다른 한쪽은 signal symmetric을 위해 50옴으로 termination시켰다.
위 그림은 2x2 RF LNA-PS 칩의 post-layout simulation 결과로 Gain 특성, Noise Figure 특성, 입력 S11, 출력 S22 특성을 보여준다. High Gain (HG) mode에서 25dB의 Gain 특성을 보여준다. Noise Figure는 2x2 Array의 4 path 중 한 개 입력 신호에 대한 것이므로 약 High Gain mode에서 약 9dB정도가 된다. S11특성은 대략 -6dB, S22특성은 대략 <-10dB정도의 특성을 얻었다. 중심주파수는 Layout을 이용한 Post-layout simulation에서 약 10GHz로 조정하였다. 아래 그림은 Layout 도면으로 2.43 x 1.78 mm2의 면적 소모를 갖는다.
(레이더 수신부 2x2 RF LNA-PS 칩의 ff/typ/ss post-layout simulation 결과)
(레이더 수신부 2x2 RF LNA-PS 칩의 Layout 도면)
나) 4-채널 RF Receiver IP 수정 설계
(레이더 수신부 4-channel RF receiver 구조도)
위 그림은 레이더 수신부 4-channel RF receiver의 구조도를 나타낸 것이다. 4-channel RF receiver는 2x2 RF LNA-PS 칩들에 의해 증폭된 신호들을 sum한 신호를 받아 저주파 대역으로 주파수 변환을 시키는 수신기이다. 이전 설계에서는 RX front-end와 BBA가 Block test를 위해 따로 설계되었었는데 이번에는 통합칩으로 설계가 되었다. 저잡음 증폭기, 주파수 혼합기 저역 필터 및 가변 이득 증폭기로 구현이 되어 있다. LO 신호는 single to differential 블록을 거쳐 4-channel 각각의 주파수 혼합기에 공급된다.
(레이더 수신부4-channel RF receiver의 저잡음 증폭기 및 Gm 회로도)
(레이더 수신부 4-channel RF receiver의주파수 혼합기 회로도)
LO_in
50 ohm
LO_out
(레이더 수신부4-channel RF receiver의 Single to Differential LO buffer 회로도)
저잡음 증폭기는 그림과 같이 common source cascoded type으로 설계되었다. 저잡음 증폭기는 Self-biased Inverter type RF Gm 블록으로 신호를 전달하며 RF Gm 블록은 전류로 신호를 변환해 수동 믹서로 신호를 전달한다. 위 그림은 레이더 수신부 4-channel RF recevier의 주파수 혼합기 및 TIA (Tran-Impedance Amplifier) 회로도를 나타낸다. 주파수 혼합기는 Passive Mixer를 사용하였으며 주파수 변환된 전류 신호를 전압 신호로 바꾸기 위해 TIA가 설계되었다. LO 증폭기는 common source 및 source follower를 겸비한 차동 증폭기를 거쳐 Inverter 증폭기를 통해 Passive Mixer에 공급된다.
LO신호는 외부에서 하나의 신호로 입력되어 내부에서 4채널로 분배되는데 이때 각 채널간 Isolation을 위해 위 그림에서와 같이 LO증폭기의 첫 단은 common source 및 source follower를 겸비한 차동 증폭기로 설계되었다.
위 그림은 수정 설계된 Single to Differential LO buffer 회로도를 나타낸 것이다. 입력 정합은 50옴 저항 소자를 사용하였다. 첫 단은 Inverter 증폭기이며 두 번째 단은 Single to Differential 기능을 하는 것으로 입력 신호가 차동 출력 중 한쪽 출력은 common source증폭기를 거치고 다른 한쪽 출력은 source follower를 거쳐 출력되게 된다. 이때 common source 및 source follower의 gm값이 회로도와 같이 self-bais로 인해 같게 된다.
(레이더 수신부4-channel RF receiver의 Gain 및 NF 특성 simulation 결과)
(레이더 수신부4-channel RF receiver의 Layout)
위 그림은 4-channel receiver의 Gain 및 NF 특성을 simulation한 결과이다. 이득은 3-step으로 제어하 게 설계하였으며 약 20dB-12dB-5dB 로 제어가되며 이에 따른 NF는 13dB-19dB-26dB의 결과를 갖는다.
위 그림은 Layout 도면으로 2.42 x 2.72 mm2의 면적 소모를 갖는다. 이전 설계에서는 RX front-end와 BBA가 Block test를 위해 따로 설계되었었는데 이번에는 통합칩으로 설계가 되었다. BBA에 대한 설명은 다음 문단에서 1차 칩 측정결과와 함께 설명이 된다.
다) 4-채널 RF Receiver의 BBA IP의 측정 결과 및 수정 설계
연구 개발 목표로서 본 과제에서 개발하게 될 소형무인이동체 탐지용 레이더의 수신단에 필요한 Baseband Analog (BBA) 회로는 수신 신호를 증폭 및 여파하여 ADC에 전달하기 위한 회로로 65nm CMOS 공정을 이용하여 개발하였다. BBA의 성능 목표로서 공급전원 1.2 V에서 동작하며 주파수 범위는 약 6 MHz로 한다. 30dB이하의 작은 NF값을 필요로 하고 총 56dB의 가변이득 범위를 갖게 된다.
아래의 그림은 65nm CMOS공정을 이용하여 설계한 BBA의 전체적인 구조를 보여주는 블록도이다. 여기에 서 channel selection & anti-aliasing을 위한 low-pass filter(이하 LPF), large gain dynamic range
를 커버하기 위한 programmable gain amplifier(이하 PGA), direct conversion receiver 구조에서 전체 수신기 성능에 심각한 영향을 미치는 dc offset을 제거하기 위한 dc offset cancellation(이하 DCOC) circuit, 그리고 큰 loading을 driving 하기 위한 output buffer로 구성된다.
이외에도 바이어스를 위한 바이어스 회로부분도 함께 설계가 되어 내장되어있다. 그리고 제어는 디지털 제어로 가능하며 칩 내의 SPI에서 제어가 되는 것으로 가정하여 설계하였다.
(BBA 전체 블록도)
측정 결과를 그래프로 정리하였다. 아래 좌측의 그래프는 BBA의 주파수 특성 측정 결과를 나타낸 것으 로 가변 이득범위와 동작 주파수를 나타내고 있다. 측정 결과인 붉은 라인으로부터 동작주파수인 6MHz 까지의 입력 주파수는 증폭되고 6MHz 이상의 주파수에서는 필터링 되는 것을 확인할 수 있다. 최소이득 에서부터 최대이득까지 모든 이득 단계를 그래프에 나타내었고 그 간격은 약 3.5dB이다. 푸른 라인은 비교를 위한 시뮬레이션 결과로 최대 이득과 최소 이득만을 표시했으며 두 결과를 비교했을 때 시뮬레 이션과 일치하는 측정결과를 얻을 수 있었다.
아래 우측의 그래프는 BBA의 주파수 가변 필터 특성을 나타낸 것으로 레이더의 이용 환경 또는 표적의 위치에 따라 최대 이득 주파수를 다르게 설정할 수 있는 특성을 가지고 있다. 굵은 라인이 측정 결과이 고 얇은 라인이 시뮬레이션 결과로 오차가 매우 적은 결과를 얻을 수 있었다.
(BBA의 이득 및 동작 주파수 특성) (BBA의 주파수 가변 필터 특성)
아래에 BBA의 잡음 특성을 스펙트럼 분석기를 이용해 측정한 결과로서 다음의 잡음지수를 구하는 계산 식을 통하여 6MHz에서 27.83dB의 잡음지수가 측정되었다. 이는 설계 단계의 시뮬레이션 결과와 유사한
아래에 BBA의 잡음 특성을 스펙트럼 분석기를 이용해 측정한 결과로서 다음의 잡음지수를 구하는 계산 식을 통하여 6MHz에서 27.83dB의 잡음지수가 측정되었다. 이는 설계 단계의 시뮬레이션 결과와 유사한