레이다 신호처리 플랫폼은 레이다 운용, 신호처리 및 데이터처리를 위한 플랫폼으로 하드웨어 플랫폼 및 소프트웨어 플랫폼으로 나뉘어진다. 하드웨어 플랫폼은 타겟의 비트 주파수를 수신하여 고속의 레이 다 신호처리를 위한 ADC모듈, FPGA SoM 및 캐리어 보드로 구성되며, 소프트웨어 플랫폼은 레이다 신호 처리를 제어하기 위한 임베디드 소프트웨어와 레이다 운영, 타겟 트래킹, 디스플레이를 위한 데스크탑 소프트웨어로 구성된다. ADC모듈은 RxM의 IF신호를 Vclk(50MHz), Vtrg(4KHz Pulse)에 동기화된 4채널 I F신호를 받아 12.5MHz 샘플링하여 FPGA의 신호처리 IP에 16비트 병렬로 전송해주기 위한 2칩 16비트 차 등 A/D 변환기를 담고있는 보드이다. FPGA SoM은 ADC모듈로부터 수신된 16비트 4채널 데이터를 받아 레 이다 신호처리를 한 후에 결과를 SBC에 네트워크로 전송하고 SPI인터페이스로 TRM의 위상제어를 하기 위한 모듈이다. SBC는 FPGA SoM의 레이다 신호처리 모듈로부터 수신된 정보를 이용하여 타겟의 위치를 추적하고 그 정보를 디스플레이 하기 위한 타블릿 또는 미니컴퓨터이다.
(레이다 신호처리 플랫폼) ADC모듈 특성
- TRM 인터페이스 신호
Ÿ Vclk : 50MHz Clock, 2.5Vpp Ÿ Vtrg : 4KHz Pulse, 2.5Vpp
Ÿ IF[3:0] : 차등 비트 주파수, 대역폭 0 ~ 6MHz, 2.5Vpp - ADC 출력 데이터
Ÿ 샘플링 클럭 : 12.5MHz Ÿ 16비트 2채널 인터리브 출력
(TRM-ADC-FPGA간 인터페이스 신호선)
레이다 임베디드 소프트웨어 플랫폼은 TRM 위상제어, 비트주파수 수신을 위한 ADC 제어, 레이다 신호 처리를 위한 스케줄러, 레이다 운용 및 레이다 수신 정보를 디스플레이하기 위한 GUI, 하드웨어플랫폼 제어 및 CLI 인터페이스를 위한 DM 소프트웨어로 구성된다.
각 레이어별 소프트웨어는 다음과 같이 구분된다.
- 부트이미지 Ÿ fsbl Ÿ u-boot Ÿ kernel image Ÿ root filesystem Ÿ bitstream - 드라이버
Ÿ ad9650 spi 드라이버 Ÿ axi-dma 드라이버
Ÿ 레이다 신호처리 드라이버
- 레이다 프레임워크
Ÿ 레이다 운영 소프트웨어 Ÿ 레이다 신호처리 스케줄러
Ÿ 레이다 데이터처리 및 트래킹 스케줄러 - 유저인터페이스
Ÿ 레이다 타겟 및 추적 정보 디스플레이 GUI
Ÿ 레이다 플랫폼 제어 CLI
(레이다 소프트웨어 플랫폼)
플랫폼 보드의 초기화 및 제어 그리고 보드 상태를 모니터링하기 위한 DM 프로그램은 다음과 같이 구 성된다.
- DM
Ÿ CLI를 위한 stdin 모니터링 쓰레드 Ÿ CLI 컴맨드 파서
Ÿ CLK 컴맨드 어날라이저 - TCP 프로그램
Ÿ TCP 쓰레드 Ÿ TCP 전송 - RSP 운영 프로그램
Ÿ RSP 초기화, 캘리브레이션, 셋업 Ÿ RSP API
Ÿ Radar Management - Platform Board 프로그램
Ÿ 디바이스 초기화 Ÿ 시스템 초기화 Ÿ 디바이스 API - BIST 프로그램
Ÿ 디바이스 셀프 테스트 Ÿ 신호처리 셀프 테스트 - 드라이버
Ÿ AXI-DMA 드라이버 Ÿ DAQ 드라이버 Ÿ RSP드라이버 Ÿ 인터럽트 핸들러
레이다 신호처리 플랫폼의 제어부는 SPI인터페이스로 이루어진 외부장치 제어부와 AXI버스로 이루어 진 내부장치 제어부로 구성되어 있다. 신호처리 플랫폼의 외부장치 제어는 SPI인터페이스를 통한 TxM 위상제어부와 RxM 위상제어부 그리고 ADC 디바이스의 레지스터 제어부가 있다. TxM, RxM 제어부는 각각 17개의 SPI인터페이스로 구성되어 있으며, MSB First, 모드 0로 동작하며, 수신된 64채널 SPI 데이터는 외부의 LOAD신호에 동기되어 출력되도록 설계하였다. 신호처리 플랫폼의 내부장치 제어는 데이터 전송 과 관련되어있는 AXI 인터페이스를 갖는 DMA와 DAQ 및 신호처리 IP를 위한 디바이스 드라이버로 구성되 어 있다.
(레이다 제어 및 데이터 전송 소프트웨어)
레이다 운영 소프트웨어는 레이다 플랫폼 및 신호처리 IP 초기화부, 250us 주기의 PRI 카운터, 38.5m s 주기의 DWELL 카운터, 1.386s 주기의 SCAN 카운터를 처리하기 위한 인터럽트 핸들러와 신호처리 운용 을 위한 TCP쓰레드, RM 쓰레드로 구성된다.
(레이다 드라이버 및 스케줄러)
TRM 제어 및 동기를 위한 시스템 IP는 리셋 컨트롤러, 카운터, 인터럽트 컨틀로러, Load신호생성기 그리고 SPI 마스터로 구성된다. LOAD신호 생성기는 16개의 위상변환기의 동기를 맞추기 위한 신호이다.
카운터는 FMCW의 시작점으로부터 250us 주기의 PRI 카운터, 38.5ms 주기의 DWELL카운터, 1.386s 주기의 SCAN 카운터로 구성된다.
(레이다 TRM 제어 및 시스템 제어 IP)
SPI 마스터는 17개의 TxM 위상변환기와 FMCW를 제어하기위한 17개의 SPI 인터페이스와 17개의 RxM 위
상변환기와 BBA 디바이스를 제어하기위한 17개의 SPI 인터페이스로 이루어져 있다. TRM으로 전송되는 S PI 데이터는 AXI버스를 통하여 프로세서로부터 제어하여야 할 어드레스, 데이터값으로 이루어진다.
(SPI 마스터 구조)
FMCW 레이다의 TRM 제어를 위한 타이밍 다이어그램은 다음 그림과 같다.
(TRM 제어 타이밍다이어그램)
레이다 신호처리 플랫폼을 테스트하기 위한 테스트 베드는 다음 그림과 같으며 TRM에서 생성되는 Vtr g 신호와 Vclk 신호와 타겟에 대한 비트주파수는 Function Generator를 사용하였다. 수신된 타겟의 비 트주파수는 신호처리를 거쳐 레이다 신호처리 시뮬레이터에서 비교 검토하여 검증한다.
(레이다 신호처리 및 데이터 처리 시험 환경)
제 3 절 주요 연구성과