(19) 대한민국특허청(KR) (12) 공개특허공보(A)
(11) 공개번호 10-2019-0070150 (43) 공개일자 2019년06월20일 (51) 국제특허분류(Int. Cl.)
G01S 7/282 (2006.01) G01S 7/35 (2006.01) G01S 7/41 (2006.01)
(52) CPC특허분류
G01S 7/282 (2013.01) G01S 7/354 (2013.01)
(21) 출원번호 10-2017-0170693 (22) 출원일자 2017년12월12일 심사청구일자 없음
(71) 출원인
한국전자통신연구원
대전광역시 유성구 가정로 218 (가정동) (72) 발명자
박필재
대전시 유성구 반석서로 98 604동 1501호 김성도
대전광역시 유성구 전민동 엑스포로 501104동170 5호
(74) 대리인 특허법인 고려 전체 청구항 수 : 총 20 항
(54) 발명의 명칭 레이더 장치 (57) 요 약
본 발명은 클럭 생성부, 송신부, 및 수신부를 포함한다. 클럭 생성부는 송신 클럭을 출력하고, 송신 클럭을 출력 한 시점으로부터 지연 후에 수신 클럭을 출력하도록 구성된다. 송신부는 송신 클럭에 기초하여 송신 트리거 신호 를 생성하도록 구성되는 송신 트리거 신호 생성기, 및 송신 트리거 신호에 기초하여 제 1 신호를 생성하도록 구 성되는 발진기를 포함한다. 발진기는 제 1 신호 및 송신 트리거 신호 각각은 펄스를 포함하고, 제 1 신호에 포함 되는 펄스의 폭 및 크기는 송신 트리거 신호에 포함되는 펄스의 폭 및 크기에 각각 대응한다. 수신부는 수신 클 럭에 기초하여, 에코 신호를 수신하여, 제 2 신호를 생성한다.
대 표 도
(52) CPC특허분류
G01S 7/41 (2013.01)
이 발명을 지원한 국가연구개발사업 과제고유번호 1415151309 부처명 산업통상자원부
연구관리전문기관 한국산업기술평가관리원(KEIT) 연구사업명 산업기술혁신사업
연구과제명 소방 정찰로봇용 비가시 인명 탐지 레이더센서 기술 기 여 율 1/1
주관기관 알에프코어(주)
연구기간 2017.01.01 ~ 2017.12.31
명 세 서 청구범위 청구항 1
송신 클럭을 출력하고, 상기 송신 클럭을 출력한 시점으로부터 지연 후에 수신 클럭을 출력하도록 구성되는 클 럭 생성부;
상기 송신 클럭에 기초하여 송신 트리거 신호를 생성하도록 구성되는 송신 트리거 신호 생성기, 및 상기 송신 트리거 신호에 기초하여 제 1 신호를 생성하도록 구성되는 발진기를 포함하는 송신부; 및
상기 제 1 신호에 대응하는 에코 신호를 수신하고, 상기 수신 클럭 및 상기 에코 신호에 기초하여 제 2 신호를 생성하도록 구성되는 수신부를 포함하되,
상기 제 1 신호 및 상기 송신 트리거 신호 각각은 펄스를 포함하고, 상기 제 1 신호에 포함되는 상기 펄스의 폭 및 크기는 상기 송신 트리거 신호에 포함되는 상기 펄스의 폭 및 크기에 각각 대응하는 레이더 장치.
청구항 2
제 1 항에 있어서,
상기 송신부는, 상기 제 1 신호에 기초하여 송신 신호를 방사하도록 구성되는 송신 안테나와 연결되고,
상기 수신부는, 상기 제 2 신호를 생성하는 것과 관련하여, 상기 송신 신호에 대응하는 상기 에코 신호를 수신 하도록 구성되는 수신 안테나와 연결되는 레이더 장치.
청구항 3
제 1 항에 있어서,
상기 발진기는 상기 제 1 신호가 중심 주파수를 갖도록 양의 피드백 경로를 제공하도록 구성되는 피드백 회로부 를 포함하는 레이더 장치.
청구항 4
제 3 항에 있어서,
상기 피드백 회로부는 제 1 노드로부터 제 1 전압을 인가받고, 제 2 노드 및 제 3 노드와 연결되고, 상기 발진기는,
상기 제 2 노드와 연결되는 게이트단, 상기 제 3 노드와 연결되는 일단, 및 제 4 노드로부터 제 2 전압을 인가 받는 타단을 포함하는 트랜지스터;
상기 제 3 노드와 연결되는 일단 및 상기 제 1 전압을 인가받는 타단을 포함하는 저항; 및
상기 제 4 노드와 연결되고, 상기 제 1 신호를 출력하도록 구성되는 버퍼를 더 포함하는 레이더 장치.
청구항 5
제 4 항에 있어서, 상기 피드백 회로부는,
상기 제 1 노드와 상기 제 2 노드 사이에 연결되는 유도성 소자;
상기 제 2 노드와 상기 제 3 노드 사이에 연결되는 제 1 용량성 소자; 및
상기 제 1 노드와 상기 제 3 노드 사이에 연결되는 제 2 용량성 소자를 포함하는 레이더 장치 청구항 6
제 4 항에 있어서, 상기 피드백 회로부는,
상기 트랜지스터의 상기 일단으로부터 상기 제 3 노드로 전달되는 신호의 주파수 성분들 중에서 상기 중심 주파 수의 성분을 포함하는 신호를 상기 제 2 노드로 통과시키도록 상기 양의 피드백 경로를 제공하는 레이더 장치.
청구항 7
제 4 항에 있어서,
상기 트랜지스터는 상기 송신 트리거 신호에 포함되는 상기 펄스에 응답하여 턴 온 되고,
상기 트랜지스터가 턴 온 되는 시간은 상기 송신 트리거 신호에 포함되는 상기 펄스의 상기 폭에 대응하는 레이 더 장치.
청구항 8
제 1 항에 있어서,
상기 피드백 회로부는 제 1 노드로부터 상기 송신 트리거 신호를 수신하고, 제 2 노드와 연결되고, 상기 발진기는,
게이트단, 상기 제 1 노드와 연결되는 일단, 및 제 2 노드로부터 제 1 전압을 인가받는 타단을 포함하는 트랜지 스터;
상기 트랜지스터의 상기 게이트단과 연결되는 일단 및 제 2 전압을 인가받는 타단을 포함하는 제 1 저항;
상기 제 1 노드와 연결되는 일단 및 상기 제 2 전압을 인가받는 타단을 포함하는 제 2 저항; 및 상기 제 2 노드와 연결되고, 상기 제 1 신호를 출력하도록 구성되는 버퍼를 더 포함하는 레이더 장치.
청구항 9
제 8 항에 있어서, 상기 피드백 회로부는,
상기 제 1 노드와 상기 제 2 노드 사이에 연결되는 유도성 소자;
상기 제 2 노드와 연결되는 제 1 용량성 소자; 및
상기 제 1 용량성 소자와 상기 제 1 노드 사이에 연결되는 제 2 용량성 소자를 포함하는 레이더 장치.
청구항 10 제 1 항에 있어서,
상기 수신부는 상기 에코 신호에 대응하는 제 3 신호를 샘플링 하여 상기 제 2 신호를 생성하도록 구성되는 샘 플러를 포함하는 레이더 장치.
청구항 11 제 8 항에 있어서, 상기 피드백 회로부는,
상기 트랜지스터의 상기 타단으로부터 상기 제 2 노드로 전달되는 신호의 주파수 성분들 중에서 상기 중심 주파 수의 성분을 포함하는 신호를 상기 제 1 노드로 통과시키도록 상기 양의 피드백 경로를 제공하는 레이더 장치.
청구항 12
제 11 항에 있어서,
상기 제 2 신호를 수신하고, 상기 제 2 신호에 기초하여 목표물의 위치를 계산하도록 구성되는 신호 처리부를
더 포함하는 레이더 장치.
청구항 13
제 12 항에 있어서,
상기 신호 처리부는 상기 목표물의 상기 계산된 위치에 기초하여, 새로운 지연을 계산하도록 구성되는 레이더 장치.
청구항 14
송신 클럭을 출력하고, 상기 송신 클럭을 출력한 시점으로부터 지연 후에 수신 클럭을 출력하도록 구성되는 클 럭 생성부, 및 제 1 신호에 대응하는 에코 신호를 수신하고, 상기 에코 신호에 대응하는 제 2 신호를 생성하도 록 구성되는 수신부가 배치되는 제 1 기판; 및
상기 송신 클럭에 기초하여 송신 트리거 신호를 생성하고, 상기 송신 트리거 신호에 기초하여 중심 주파수를 갖 는 상기 제 1 신호를 생성하도록 구성되는 송신부가 배치되는 제 2 기판을 포함하되,
상기 제 1 기판과 상기 제 2 기판은 서로 별개로 구현되는 레이더 장치.
청구항 15
제 14 항에 있어서,
상기 수신부는, 상기 에코 신호에 대응하는 제 3 신호를 샘플링하여 상기 제 2 신호를 생성하도록 구성되는 샘 플러를 포함하는 레이더 장치.
청구항 16
제 14 항에 있어서,
상기 제 2 신호에 기초하여 상기 지연을 계산하고, 상기 지연과 관련되는 신호를 상기 클럭 생성부로 출력하도 록 구성되는 신호 처리부를 더 포함하되,
상기 신호 처리부는 상기 제 1 기판에 배치되는 레이더 장치.
청구항 17
제 16 항에 있어서,
상기 지연은 탐지 거리와 관련되고,
상기 신호 처리부는 상기 지연을 조정함으로써 상기 탐지 거리를 조정하도록 구성되는 레이더 장치.
청구항 18
제 14 항에 있어서,
상기 송신부는 상기 송신 트리거 신호로부터 상기 중심 주파수를 갖는 상기 제 1 신호를 생성하기 위해 양의 피 드백 경로를 제공하도록 구성되는 피드백 회로부를 포함하는 레이더 장치.
청구항 19
제 18 항에 있어서,
상기 피드백 회로부는 상기 중심 주파수의 특성을 갖는 대역 통과 필터로서 동작하는 레이더 장치.
청구항 20
클럭에 기초하여 제 1 신호를 생성하도록 구성되는 송신 트리거 신호 생성기; 및
상기 제 1 신호의 주파수 성분들 중 중심 주파수 성분을 통과시킴으로써 상기 중심 주파수 성분을 포함하는 제 2 신호를 생성하기 위해 양의 피드백 경로를 제공하도록 구성되는 피드백 회로부를 포함하는 발진기를 포함하되,
상기 제 2 신호에 포함되는 펄스의 크기 및 폭은 상기 제 1 신호에 포함되는 펄스의 크기 및 폭에 각각 대응하 는 레이더 장치.
발명의 설명 기 술 분 야
본 발명은 전자 장치에 관한 것으로, 좀 더 구체적으로는 목표물의 정보를 획득하기 위한 레이더 장치에 관한 [0001]
것이다.
배 경 기 술
레이더는 전파를 송수신할 수 있다. 레이더는 전파를 송신한 시각부터 반사파를 수신한 시각까지의 시간을 측정 [0002]
한다. 레이더는 측정된 시간에 기초하여, 송신된 전파를 반사시킨 물체의 방향과 위치를 감지한다. 레이더에 사 용되는 전파는 수 MHz 내지 수십 GHz 대역의 주파수를 가질 수 있다.
레이더의 종류에는 펄스 레이더 및 연속파 레이더가 있다. 펄스 레이더는 송신 펄스 신호를 방사한다. 펄스 레 [0003]
이더는 송신 펄스 신호를 반복적으로 방사하고, 목표물에 의해 반사된 에코 신호(echo signal)를 수신한다.
송신 신호의 크기가 클수록, 수신되는 에코 신호의 크기는 클 수 있다. 에코 신호의 크기가 클수록 펄스 레이더 [0004]
는 물체에 관한 정보를 더욱 정확하게 획득할 수 있다. 따라서, 펄스 레이더의 성능을 향상시키기 위해, 송신 신호의 크기를 크게 하는 것이 필요하다.
발명의 내용 해결하려는 과제
본 발명은 큰 크기의 송신 신호를 방사하도록 구성되는 레이더 장치를 제공할 수 있다.
[0005]
과제의 해결 수단
본 발명의 실시 예에 따른 레이더 장치는 클럭 생성부, 송신부, 및 수신부를 포함할 수 있다. 클럭 생성부는 송 [0006]
신 클럭을 출력하고, 송신 클럭을 출력한 시점으로부터 지연 후에 수신 클럭을 출력하도록 구성될 수 있다. 송 신부는 송신 클럭에 기초하여 송신 트리거 신호를 생성하도록 구성되는 송신 트리거 신호 생성기, 및 송신 트리 거 신호에 기초하여 제 1 신호를 생성하도록 구성되는 발진기를 포함할 수 있다. 발진기는 제 1 신호 및 송신 트리거 신호 각각은 펄스를 포함하고, 제 1 신호에 포함되는 펄스의 폭 및 크기는 송신 트리거 신호에 포함되는 펄스의 폭 및 크기에 각각 대응할 수 있다. 수신부는 수신 클럭에 기초하여, 제 1 신호에 대응하는 에코 신호를 수신하여, 제 2 신호를 생성할 수 있다.
발명의 효과
본 발명의 실시 예에 따르면, 레이더 장치가 큰 크기의 송신 신호를 방사함에 따라, 레이더 장치에 의해 수신되 [0007]
는 신호의 신호 대 잡음비(signal to noise ratio)가 증가할 수 있다. 따라서, 레이더 장치는 목표물과 관련된 정확한 정보를 획득할 수 있다.
도면의 간단한 설명
도 1은 본 발명의 실시 예에 따른 레이더 장치를 보여주는 블록도 이다.
[0008]
도 2는 본 발명의 실시 예에 따른 레이더 장치를 보여주는 블록도 이다.
도 3은 본 발명의 실시 예에 따른 레이더 장치를 보여주는 블록도 이다.
도 4는 예시적인 송신 클럭의 크기 및 송신부에서 생성되는 신호들의 크기들을 보여주는 타이밍도 이다.
도 5는 도 1 또는 도 2의 발진기의 예시적인 구성을 보여주는 회로도 이다.
도 6은 예시적인 송신 클럭의 크기 및 송신부에서 생성되는 신호들의 크기들을 보여주는 타이밍도 이다.
도 7은 도 1 또는 도 2의 발진기의 예시적인 구성을 보여주는 회로도 이다.
도 8은 도 1 또는 도 2의 레이더 장치의 예시적인 동작을 보여주는 순서도 이다.
발명을 실시하기 위한 구체적인 내용
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 [0009]
발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
이하 본 명세서에서 “송신 신호”라는 용어가 사용된다. 이하, 송신 신호는 물체 등을 감지하기 위해 레이더 [0010]
장치로부터 방사되는 신호를 의미할 수 있다. 이하 본 명세서에서 “에코 신호”라는 용어가 사용된다. 이하, 에코 신호는 물체 등에 의해 반사되어, 레이더 장치로 수신되는 신호를 의미할 수 있다.
도 1은 본 발명의 실시 예에 따른 레이더 장치를 보여주는 블록도 이다.
[0011]
도 1을 참조하면, 레이더 장치(100)는 클럭 생성부(110), 송신부(120), 수신부(130), 신호 처리부(140), 송신 [0012]
안테나(123), 및 수신 안테나(133)를 포함할 수 있다. 송신부(120)는 송신 트리거 신호 생성기(121), 및 발진기 (122)를 포함할 수 있다. 수신부(130)는 샘플러(131), 및 증폭기(132)를 포함할 수 있다.
클럭 생성부(110)는 기준 클럭 생성기(50)로부터 기준 클럭(CLK)을 수신할 수 있다. 클럭 생성부(110)는 기준 [0013]
클럭(CLK)에 기초하여, 송신부(120)에서 송신 신호(11 및 13)를 생성하는데 사용되는 클럭(이하, 송신 클럭;
CLK1)을 생성할 수 있다. 클럭 생성부(110)는 기준 클럭(CLK)에 기초하여, 수신부(130)에서 신호를 처리하는데 사용되는 클럭(이하, 수신 클럭; CLK2)을 생성할 수 있다. 클럭 생성부(110)는 송신 클럭(CLK1)을 송신부(120) 로 출력하고, 수신 클럭(CLK2)을 수신부(130)로 출력할 수 있다.
송신 클럭(CLK1) 및 수신 클럭(CLK2) 각각은 주기적으로 논리 로우 값 또는 논리 하이 값을 가질 수 있다. 송 [0014]
신 클럭(CLK1) 및 수신 클럭(CLK2)의 논리 하이 값 및 논리 로우 값은 각각 특정 전압의 크기에 대응할 수 있다.
클럭 생성부(110)는 송신 클럭(CLK1)을 송신부(120)로 출력한 시점으로부터 지연이 지난 후에, 수신 클럭(CLK [0015]
2)을 수신부(130)로 출력할 수 있다. 지연은 레이더 장치(100)의 탐지 거리와 관련될 수 있다. 클럭 생성부 (110)는 지연을 조정하여, 레이더 장치(100)의 탐지 거리를 조정할 수 있다. 예로서, 지연이 길수록 레이더 장 치(100)의 탐지 거리는 길 수 있다. 지연이 짧을수록 레이더 장치(100)의 탐지 거리는 짧을 수 있다. 지연 및 탐지 거리는 신호 처리부(140)의 동작과 함께 좀 더 구체적으로 설명된다.
송신부(120)는 클럭 생성부(110)로부터 송신 클럭(CLK1)을 인가 받을 수 있다. 송신부(120)는 송신 클럭(CLK1) [0016]
에 기초하여, 송신 신호(11) 및 송신 신호(13)를 방사할 수 있다. 송신 신호(11) 및 송신 신호(13)는 중심 주파 수를 가지고 특정 폭에 대응하는 시간 동안 발진되어 주기적으로 발생되는 신호이다. 따라서, 송신 신호(11) 및 송신 신호(13) 각각은 주기를 가질 수 있다.
송신 트리거 신호 생성기(121)는 클럭 생성부(110)로부터 송신 클럭(CLK1)을 인가 받을 수 있다. 송신 트리거 [0017]
신호 생성기(121)는 송신 클럭(CLK1)에 기초하여 송신 트리거 신호(TS1)를 생성할 수 있다. 송신 트리거 신호 생성기(121)는 송신 클럭(CLK1)의 논리 하이 값에 응답하여, 송신 트리거 신호(TS1)를 생성할 수 있다. 예로서, 송신 트리거 신호 생성기(121)는, 송신 클럭(CLK1)의 논리 값이 논리 로우 값에서 논리 하이 값으로 변하는 구 간의 상승 엣지에 응답하여, 송신 트리거 신호(TS1)를 생성할 수 있다.
도 4 및 도 6을 참조하여, 송신 트리거 신호를 생성하는 구체적인 방법이 설명된다. 송신 트리거 신호 생성기 [0018]
(121)는 송신 트리거 신호(TS1)를 발진기(122)로 출력할 수 있다.
발진기(122)는 송신 트리거 신호 생성기(121)로부터 송신 트리거 신호(TS1)를 수신할 수 있다. 발진기(122)는 [0019]
송신 트리거 신호(TS1)에 기초하여 신호(TS2)를 생성할 수 있다. 예로서, 발진기(122)는 송신 트리거 신호(TS 1)에 포함된 송신 트리거 펄스에 기초하여, 신호(TS2)를 생성할 수 있다. 신호(TS2)는 중심 주파수를 갖는 신호 로서, 폭 및 크기에 의해 정의될 수 있다. 예로서, 신호(TS2)는 중심 주파수의 정현파를 포함할 수 있다. 본 명 세서에서 신호(TS2)의 크기는 신호(TS2)의 피크 투 피크(peak to peak) 전압의 1/2일 수 있다(도 4 및 도 6 참 조). 또한, 신호(TS2)는 커먼 모드 전압을 가질 수 있다. 도 5 및 도 7을 참조하여, 신호(TS2)가 구체적으로 설 명된다. 발진기(122)는 신호(TS2)를 송신 안테나(123)로 출력할 수 있다.
송신 안테나(123)는 발진기(122)로부터 신호(TS2)인가 받는다. 송신 안테나(123)는 신호(TS2)에 기초하여, 무선 [0020]
신호를 방사할 수 있다. 도 3의 예에서, 송신 안테나(123)는 신호(TS2)에 기초하여 송신 신호(11) 및 송신 신호 (13)를 방사할 수 있다. 도 1에서 송신 신호(11) 및 송신 신호(13)는 별개의 신호로 도시되어 있으나, 송신 신
호(11) 및 송신 신호(13)는 하나의 송신 신호에 포함된 신호이다. 따라서, 송신 안테나(123)는 송신 신호(11) 및 송신 신호(13)를 실질적으로 동시에 방사한다. 이하 설명의 편의를 위해 송신 신호(11) 및 송신 신호(13)가 별개의 신호들로 설명된다.
신호(TS2)는 송신 트리거 신호(TS1)에 기초하여 생성되고, 송신 신호(11)는 신호(TS2)에 대응할 수 있다. 따라 [0021]
서, 송신 트리거 신호 생성기(121)는 송신 트리거 신호(TS1)에 의해 송신 신호(11) 및 송신 신호(13)의 특성을 결정할 수 있다. 예로서, 송신 신호(11)의 주기는 송신 트리거 신호(TS1)의 주기와 실질적으로 동일할 수 있다.
예로서, 송신 신호(11)의 크기는 송신 트리거 신호(TS1)에 포함된 펄스의 크기에 기초하여 결정될 수 있다. 예 로서, 송신 신호(11)의 폭은 송신 트리거 신호(TS1)에 포함된 펄스의 폭에 기초하여 결정될 수 있다. 도 4 및 도 6을 참조하여, 송신 신호(11)와 송신 트리거 신호(TS1)의 관계가 구체적으로 설명된다.
송신부(120)는 송신 신호(11)를 목표물(10)로 방사할 수 있다. 송신 신호(11)는 목표물(10)에 의해 반사될 수 [0022]
있다. 에코 신호(12)는 목표물(10)에 의해 반사된 송신 신호(11)로부터 발생될 수 있다. 따라서, 에코 신호(1 2)는 목표물(10)과 관련된 정보를 나타낼 수 있다. 예로서, 에코 신호(12)는 목표물(10)의 위치 및 속도 등과 관련된 정보를 나타낼 수 있다. 에코 신호(12)는 목표물(10)로부터 수신부(130)로 수신될 수 있다. 에코 신호 (12)는 송신 신호(11)에 대응하고, 송신 신호(11)는 신호(TS2)에 기초하여 생성될 수 있다. 따라서, 에코 신호 (12)는 신호(TS2)에 대응할 수 있다.
수신부(130)는 클럭 생성부(110)로부터 수신 클럭(CLK2)을 인가 받을 수 있다. 수신부(130)는 외부로부터 신호 [0023]
를 수신할 수 있다. 도 1의 예에서, 수신부(130)는 목표물(10)로부터 송신 신호(11)에 대응하는 에코 신호(12) 를 수신할 수 있다. 에코 신호(12)는 특정 폭 및 크기를 갖는 펄스들을 포함할 수 있다. 에코 신호(12)에 포함 되는 펄스의 폭 및 크기는 각각 송신 신호(11)에 포함되는 펄스의 폭 및 크기와 관련될 수 있다. 예로서, 송신 신호(11)에 포함되는 펄스의 크기가 클수록 에코 신호(12)에 포함되는 펄스의 크기는 클 수 있다.
수신 안테나(133)는 송신 신호(11)에 대응하는 에코 신호(12)를 수신할 수 있다. 수신 안테나(133)는 수신되는 [0024]
에코 신호(12)에 응답하여, 에코 신호(12)에 기초하여 생성된 신호(RS1)를 증폭기(132)로 출력할 수 있다.
증폭기(132)는 수신 안테나(133)로부터 신호(RS1)를 수신할 수 있다. 증폭기(132)는 수신되는 신호(RS1)를 증폭 [0025]
시킬 수 있다. 예로서, 증폭기(132)는 저잡음 증폭기(Low Noise Amplifier) 이며, 파라메트릭(Parametric) 증 폭기, 전계 효과 트랜지스터(Field Effect Transistor) 증폭기, 터널 다이오드(Tunnel Diode) 증폭기, 및 저잡 음 진행파관 증폭기(Travelling Wave Tube Amplifier) 등으로 구현될 수 있다. 예로서, 증폭기(132)는 단일 소 자로 구현될 수 있다. 증폭기(132)는 증폭된 신호(RS2)를 샘플러(131)로 출력할 수 있다.
이상에서 설명된 바와 같이, 신호(RS1)는 에코 신호(12)에 기초하고, 신호(RS2)는 신호(RS1)에 기초하여 증폭될 [0026]
수 있다. 따라서, 신호(RS2)의 특성은 에코 신호(12)의 특성과 관련될 수 있다. 따라서, 신호(RS2)는 에코 신호 (12)에 대응할 수 있다.
샘플러(131)는 클럭 생성부(110)로부터 수신 클럭(CLK2)을 수신할 수 있다. 샘플러(131)는 수신 클럭(CLK2)에 [0027]
기초하여, 증폭기(132)로부터 수신되는 신호(RS2)를 샘플링 할 수 있다. 예로서, 샘플러(131)는 수신 클럭 (CLK2)의 논리 값이 논리 로우 값에서 논리 하이 값으로 변하는 구간의 상승 엣지에 응답하여 신호(RS2)를 샘플 링 할 수 있다. 따라서, 샘플러(131)는 송신 클럭(CLK1)이 출력된 시점으로부터 지연 후에 출력되는 수신 클럭 (CLK2)의 상승 엣지에 응답하여 신호(RS2)를 샘플링 할 수 있다. 샘플러(131)는 반복적으로 출력되는 수신 클럭 (CLK2)의 상승 엣지들에 응답하여 신호(RS2)를 샘플링 할 수 있다.
신호(S1)는 신호(RS2)에 기초하여 생성되고, 신호(RS1)는 에코 신호(12)에 기초하여 생성되기 때문에, 신호(S [0028]
1)는 에코 신호(12)와 관련될 수 있다. 따라서, 신호(S1)는 목표물(10)과 관련된 정보를 나타낼 수 있다. 샘플 러(131)는 신호(S1)를 신호 처리부(140)로 출력할 수 있다.
신호 처리부(140)는 수신부(130)로부터 수신되는 신호(S1)에 기초하여, 목표물(10)과 관련된 값들을 계산할 수 [0029]
있다. 예로서, 신호 처리부(140)는 신호(S1)에 기초하여, 목표물(10)의 위치 및 속도 등을 계산할 수 있다. 또 한, 신호 처리부(140)는 신호(S1)에 기초하여, 지연을 계산할 수 있다. 지연은 클럭 생성부(110)에 의해 송신 클럭(CLK1)이 출력되는 시점과 클럭 생성부(110)에 의해 수신 클럭(CLK2)이 출력되는 시점 사이의 시간에 대응 할 수 있다. 이하 지연이 계산되는 과정이 좀 더 구체적으로 설명된다.
수신 안테나(133)는 송신 안테나(123)로부터 송신 신호(13)를 직접 수신할 수 있다. 수신부(130)는 송신 안테나 [0030]
(123)로부터 직접 수신된 송신 신호(13)에 기초하여 신호(S1')를 생성할 수 있다. 수신부(130)는 신호(S1)를 생 성하는 방법과 유사한 방법으로 신호(S1')을 생성할 수 있다. 수신부(130)는 신호(S1')를 신호 처리부(140)로
출력할 수 있다.
신호 처리부(140)는 신호(S1')를 수신할 수 있다. 신호 처리부(140)는 신호(S1')가 수신되는 시각을 계산할 수 [0031]
있다. 이후, 신호 처리부(140)는 신호(S1)가 수신되는 시각을 계산할 수 있다. 신호 처리부(140)는 신호(S1')가 수신되는 시각과 신호(S1)가 수신되는 시각 사이의 시간 △t1을 계산할 수 있다.
신호(S1)는 에코 신호(12)에 대응하고, 에코 신호(12)는 목표물(10)과 관련될 수 있다. 따라서, 시간 △t1은 목 [0032]
표물(10)과 관련될 수 있다. 예로서, 시간 △t1은 목표물(10)의 위치와 관련될 수 있다. 레이더 장치(100)로부 터 목표물(10)의 위치까지의 거리(이하, 탐지 거리)는 시간 △t1에 비례할 수 있다. 신호 처리부(140)는 시간
△t1에 기초하여 송신 클럭과 수신 클럭 사이의 지연을 계산할 수 있다.
신호 처리부(140)는 송신 클럭(CLK1)과 수신 클럭(CLK2) 사이의 지연을 제어하기 위한 신호(S2)를 클럭 생성부 [0033]
로 출력할 수 있다. 클럭 생성부(110)는 신호(S2)에 기초하여, 송신 클럭(CLK1) 및 수신 클럭(CLK2)을 출력할 수 있다. 예로서, 클럭 생성부(110)는 송신 클럭(CLK1)을 송신부(120)로 출력하고, 지연 후에 수신 클럭(CLK2) 을 수신부(130)로 출력할 수 있다.
예로서, 클럭 생성부(110)는 지연에 기초하여 송신 클럭(CLK1) 및 수신 클럭(CLK2)을 출력하기 위해, 지연 잠김 [0034]
루프(Delay Locked Loop; DLL)를 포함할 수 있다. 지연 잠김 루프(Delay Locked Loop; DLL)는 다단 전압제어지 연소자(Voltage Controlled Delay Line; DLL)를 포함할 수 있다. 다단 전압제어지연소자는 기준 클럭(CLK)을 이용하여, 다양한 지연들을 갖는 클럭들을 생성할 수 있다. 예로서, 다단 전압제어지연소자는 기준 클럭(CLK)의 주기가 등분된 시간만큼 지연된 클럭들을 생성할 수 있다. 지연 잠김 루프는 다단 전압제어지연소자에 의해 생 성되는 펄스들을 이용하여 송신 클럭(CLK1)을 생성할 수 있다. 또한, 지연 잠김 루프는 송신 클럭(CLK1)보다 지 연된 수신 클럭(CLK2)을 생성할 수 있다. 따라서, 클럭 생성부(110)는 전압제어지연소자에 의해 생성되는 클럭 들을 이용하여 지연을 조정할 수 있다.
이상에서 설명되었듯이, 송신 신호(11)는 송신 트리거 신호(TS1)에 기초하여 생성되고, 송신 트리거 신호(TS1) [0035]
는 송신 클럭(CLK1)에 기초하여 생성될 수 있다. 따라서, 클럭 생성부(110)로부터 송신 클럭(CLK1)이 출력되는 시점은 송신부(120)로부터 송신 신호(11)가 방사되는 시점과 관련될 수 있다.
신호(S1)는 수신 클럭(CLK2)에 기초하여, 신호(RS2)를 샘플링함으로써 생성될 수 있다. 신호(RS2)는 에코 신호 [0036]
(12)에 대응할 수 있다. 따라서, 클럭 생성부(110)로부터 수신 클럭(CLK2)이 출력되는 시점은 수신부(130)로 에 코 신호(12)가 수신되는 시점과 관련될 수 있다.
지연(송신 클럭(CLK1)의 출력 시점과 수신 클럭(CLK2)의 출력 시점 사이의 시간)은 시간 △t1에 기초한 값이고, [0037]
시간 △t1은 탐지 거리에 대해 비례하는 값일 수 있다. 따라서, 신호 처리부(140)는 지연을 조정하여 탐지 거리 를 조정할 수 있다.
도 2는 본 발명의 실시 예에 따른 레이더 장치를 보여주는 블록도 이다.
[0038]
도 2를 참조하면, 레이더 장치(100a)는 클럭 생성부(110a), 신호 처리부(140a), 송신부(120a), 수신부(130a), [0039]
제 1 송신 안테나(123_1) 내지 제 n 송신 안테나(123_n), 및 제 1 수신 안테나(133_1) 내지 제 n 수신 안테나 (133_n)를 포함할 수 있다. 송신부(120a)는 제 1 송신 트리거 신호 생성기(121a_1) 내지 제 n 송신 트리거 신호 생성기(121a_n) 및 제 1 발진기(122a_1) 내지 제 n 발진기(122a_n)를 포함할 수 있다. 수신부(130a)는 제 1 샘 플러(131a_1) 내지 제 n 샘플러(131a_n) 및 제 1 증폭기(132a_1) 내지 제 n 증폭기(132a_n)를 포함할 수 있다.
제 1 송신 트리거 신호 생성기(121a_1) 내지 제 n 송신 트리거 신호 생성기(121a_n) 각각은 송신 클럭(CLK1)을 [0040]
인가 받을 수 있다. 제 1 송신 트리거 신호 생성기(121a_1) 내지 제 n 송신 트리거 신호 생성기(121a_n)는 각각 신호(TS1_1) 내지 신호(TS1_n)를 출력할 수 있다.
도 2는 제 1 송신 트리거 신호 생성기(121a_1) 내지 제 n 송신 트리거 신호 생성기(121a_n)가 동일한 송신 클럭 [0041]
(CLK1)을 인가 받는 예시를 도시하고 있으나, 제 1 송신 트리거 신호 생성기(121a_1) 내지 제 n 송신 트리거 신 호 생성기(121a_n)는 각각 둘 이상의 상이한 송신 클럭들을 인가 받을 수 있다. 예로서, 상이한 송신 클럭들 각 각은 상이한 주기를 가질 수 있다. 신호(TS1_1) 내지 신호(TS1_n) 중 적어도 둘은 상이한 크기의 송신 트리거 펄스들을 각각 포함할 수 있다. 신호(TS1_1) 내지 신호(TS1_n) 중 적어도 둘은 상이한 펄스들을 각각 포함할 수 있다.
제 1 발진기(122a_1) 내지 제 n 발진기(122a_n)는 각각 신호(TS1_1) 내지 신호(TS1_n)를 수신할 수 있다. 제 1 [0042]
발진기(122a_1) 내지 제 n 발진기(122a_n)는 각각 신호(TS2_1) 내지 신호(TS2_n)를 출력할 수 있다. 신호
(TS2_1) 내지 신호(TS2_n) 중 적어도 둘은 상이한 주기를 가질 수 있다. 신호(TS2_1) 내지 신호(TS2_n) 중 적어 도 둘은 상이한 크기의 펄스들을 각각 포함할 수 있다. 신호(TS2_1) 내지 신호(TS2_n) 중 적어도 둘은 상이한 폭의 펄스들을 각각 포함할 수 있다.
신호(TS2_1) 내지 신호(TS2_n)에 기초하여, 레이더 장치(100a)는 제 1 송신 안테나(123_1) 내지 제 n 송신 안테 [0043]
나(123_n)를 통해 n개의 송신 신호들을 방사할 수 있다. 제 1 수신 안테나(133_1) 내지 제 n 수신 안테나 (133_n)는 송신 신호들에 대응하는 에코 신호들을 수신할 수 있다. 제 1 수신 안테나(133_1) 내지 제 n 수신 안 테나(133_n)는 수신되는 에코 신호들을 수신하여 각각 신호(RS1_n) 내지 신호(RS1_n)를 생성할 수 있다.
제 1 증폭기(132a_1) 내지 제 n 증폭기(132a_n)는 신호(RS1_n) 내지 신호(RS1_n)를 각각 수신할 수 있다. 제 1 [0044]
샘플러(131a_1) 내지 제 n 샘플러(131a_n)는 수신 클럭(CLK2)에 기초하여, 신호(RS2_n) 내지 신호(RS2_n)를 각 각 샘플링 할 수 있다. 제 1 샘플러(131a_1) 내지 제 n 샘플러(131a_n)는 샘플링된 신호(S1_1) 내지 신호 (S1_n)를 신호 처리부(140a)로 출력할 수 있다.
도 2는 제 1 샘플러(131a_1) 내지 제 n 샘플러(131a_n)가 동일한 수신 클럭(CLK2)을 인가받는 예시를 도시하고 [0045]
있으나, 제 1 샘플러(131a_1) 내지 제 n 샘플러(131a_n)는 각각 상이한 둘 이상의 수신 클럭들을 수신할 수 있 다. 예로서, 상이한 수신 클럭들은 상이한 지연들에 기초하여 출력될 수 있다.
수신부(130a)는 상이한 탐지거리들에 각각 위치한 목표물들로부터 상이한 에코 신호들을 수신할 수 있다. 제 1 [0046]
샘플러(131a_1) 내지 제 n 샘플러(131a_n)는 각각의 수신 안테나들(133_1 내지 133_n)을 통해 수신되는 에코 신 호들에 기초하여 생성된 신호(RS2_n) 내지 신호(RS2_n)를 샘플링 할 수 있다.
도 3은 본 발명의 실시 예에 따른 레이더 장치를 보여주는 블록도 이다. 도 3의 레이더 장치(200)는 도 1의 레 [0047]
이더 장치(100) 및 도 2의 레이더 장치(100a) 중 적어도 하나를 포함할 수 있다. 도 3의 클럭 생성부(210)는 도 1의 클럭 생성부(110) 및 도 2의 클럭 생성부(110a) 중 적어도 하나를 포함할 수 있다. 도 3의 송신부(220)는 도 1의 송신부(120) 및 도 2의 송신부(120a) 중 적어도 하나를 포함할 수 있다. 도 3의 수신부(230)는 도 1의 수신부(130) 및 도 2의 수신부(130a) 중 적어도 하나를 포함할 수 있다. 도 3의 신호 처리부(240)는 도 1의 신 호 처리부(140) 및 도 2의 신호 처리부(140a) 중 적어도 하나를 포함할 수 있다.
도 3을 참조하면, 레이더 장치(200)는 제 1 기판(SB1) 및 제 2 기판(SB2)을 포함할 수 있다. 클럭 생성부(210), [0048]
수신부(230), 및 신호 처리부(240)는 제 1 기판(SB1) 상에 배치될 수 있다. 송신부(120)는 제 2 기판(SB2) 상에 배치될 수 있다. 제 1 기판(SB1)과 제 2 기판(SB2)은 서로 별개로 구현될 수 있다. 클럭 생성부(210), 송신부 (220), 수신부(230), 및 신호 처리부(240) 사이의 연결관계는 도 1 및 도 2를 참조하여 설명된 것과 유사하므로 이하 설명은 생략한다. 클럭 생성부(210), 송신부(220), 수신부(230), 및 신호 처리부(240)의 구성 및 동작은 도 1 및 도 2를 참조하여 설명된 것과 유사하므로 이하 설명은 생략한다.
레이더 장치(200)의 모든 구성요소들이 하나의 기판상에 배치될 경우, 송신부(220)는 수신부(230)와 근접하여 [0049]
배치될 수 있다. 송신부(220)와 수신부(230)가 서로 근접하여 배치될 경우, 송신부(220)에서 생성되는 신호들이 수신부(230)로 인가되어 커플링을 일으킬 수 있다. 클럭 생성부(210) 및 신호 처리부(240)에서 생성되는 신호들 은 커플링에 기인하는 노이즈를 생성할 수 있다. 신호 처리부(240)는 노이즈를 포함하는 신호에 기초하여 계산 을 수행할 수 있다. 따라서, 신호 처리부(240)는 지연, 목표물의 위치, 및 목표물의 속도 등을 정확하게 계산하 지 못할 수 있다.
송신부(220)가 배치된 기판과 클럭 생성부(210), 수신부(230), 및 신호 처리부(240)가 배치된 기판이 상이할 경 [0050]
우, 커플링은 감소할 수 있다. 따라서, 신호 처리부(240)는 지연, 목표물의 위치, 및 목표물의 속도 등을 정확 하게 계산할 수 있다.
도 4는 예시적인 송신 클럭의 크기 및 송신부에서 생성되는 신호들의 크기들을 보여주는 타이밍도 이다. 도 4의 [0051]
예에서, 그래프들의 x축들은 [s] 단위의 시간을 나타낼 수 있다. 그래프의 y축들은 [V] 단위의 송신 클럭(CLK 1)의 크기, 송신 트리거 신호(TS1)의 크기, 및 신호(TS2)의 크기를 나타낼 수 있다.
도 4의 송신 클럭(CLK1)은 도 1의 클럭 생성부(110), 도 2의 클럭 생성부(110a), 또는 도 3의 클럭 생성부(21 [0052]
0)에 의해 생성될 수 있다. 도 4의 송신 트리거 신호(TS1)는 도 1의 송신 트리거 신호 생성기(121) 및 도 2의 제 1 송신 트리거 신호 생성기(121a_1) 내지 제 n 송신 트리거 신호 생성기(121a_n) 중 하나에 의해 생성될 수 있다. 도 4의 신호(TS2)는 도 1의 발진기(122) 및 도 2의 제 1 발진기(122a_1) 내지 제 n 발진기(122a_n) 중 하나에 의해 생성될 수 있다.
이하, 도 1의 클럭 생성기(110)에 의해 생성되는 송신 클럭(CLK1), 도 1의 송신 트리거 신호 생성기(121)에 의 [0053]
해 생성되는 송신 트리거 신호(TS1), 및 도 1의 발진기(122)에 의해 생성되는 신호(TS2)에 대해 설명된다.
도 4를 참조하면, 시각(t1) 이전, 송신 클럭(CLK1) 및 송신 트리거 신호(TS1)의 크기는 0일 수 있다. 0은 송신 [0054]
클럭(CLK1)의 논리 로우 값에 대응할 수 있다. 신호(TS2)의 크기는 Va일 수 있다. 도 1을 참조하여 설명된 바와 같이, 본 명세서 에서 신호(TS2)의 크기는 신호(TS2)의 피크 투 피크 전압의 1/2을 의미할 수 있다. 예로서, 도 4에서, 신호(TS2)의 크기는 V3-Va일 수 있다.
시각(t1)에서, 송신 클럭(CLK1)의 크기는 0에서 V1로 증가할 수 있다. V1은 송신 클럭(CLK1)의 논리 하이 값에 [0055]
대응할 수 있다. 송신 트리거 신호 생성기(121)는 송신 클럭(CLK1)의 상승 엣지에 응답하여, 송신 트리거 신호 (TS1)의 크기를 0에서 V2로 증가시킬 수 있다. 시각(t2)에서, 송신 클럭(CLK1)의 크기는 V1에서 0으로 감소할 수 있다.
시각(t1) 이후, 송신 트리거 신호 생성기(121)는 클럭(CLK1)의 상승 엣지에 응답하여, w1의 폭 및 V2의 크기를 [0056]
갖는 송신 트리거 펄스(PS1)를 생성할 수 있다. 송신 트리거 신호 생성기(121)는 송신 트리거 신호(TS1)의 크기 를 w1에 대응하는 시간 동안 V2로 유지시킬 수 있다. 시각(t1+w1)에서 송신 트리거 신호 생성기(121)는 송신 트 리거 신호(TS1)의 크기를 V2에서 0으로 감소시킬 수 있다.
송신 트리거 신호 생성기(121)는 특정 폭 및 특정 크기의 송신 트리거 펄스(PS1)를 생성하기 위해, 다양한 유형 [0057]
의 펄스 생성기들 중 하나 이상을 포함할 수 있다. 송신 트리거 펄스(PS1)의 크기 및 폭은 발진기(122)의 특성 을 고려하여 결정될 수 있다. 도 5를 참조하여, 송신 트리거 펄스(PS1)의 크기 및 폭을 결정하기 위한 예시적인 방법이 설명된다.
발진기(122)는 송신 트리거 신호(TS1)의 송신 트리거 펄스(PS1)에 기초하여, 펄스(PS2)를 생성할 수 있다. 예로 [0058]
서, 펄스(PS2)는 정현파일 수 있다. 펄스(PS2)는 시각(t1)으로부터 기준 시간이 지난 때, 발진기(122)에 의해 생성될 수 있다. 펄스(PS2)의 폭은 w2이고, 펄스(PS2)의 크기는 V3-Va일 수 있다. 정현파 형태의 펄스는 커먼 모드 전압을 가질 수 있다. 예로서, 펄스(PS2)의 커먼 모드 전압은 Va일 수 있다. 도 5를 참조하여, 펄스(PS2) 가 송신 트리거 신호(TS1)의 펄스(PS1)에 의해 생성되는 과정 및 기준 시간이 구체적으로 설명된다.
시각(t3)에서, 송신 클럭(CLK1)의 크기는 0에서 V1으로 다시 증가할 수 있다. 시각 (t4)에서, 송신 클럭(CLK1) [0059]
의 크기는 V1에서 0으로 감소할 수 있다. 따라서, 송신 클럭(CLK1)의 주기는 t3-t1일 수 있다.
송신 트리거 신호(TS1)는 송신 클럭(CLK1)의 상승 엣지에 응답하여 생성되므로, 송신 트리거 신호(TS1)의 주기 [0060]
는 송신 클럭(CLK1)의 주기와 실질적으로 동일할 수 있다. 시각(t3) 이후, 송신 트리거 신호 생성기(121)는 t3- t1을 주기로, 송신 트리거 펄스(PS1)와 유사한 송신 트리거 펄스들을 생성할 수 있다.
신호(TS2)는 송신 트리거 펄스에 응답하여 생성되므로, 신호(TS2)의 주기는 송신 트리거 신호(TS1)의 주기와 실 [0061]
질적으로 동일할 수 있다. 시각(t3) 이후, 발진기(122)는 t3-t1을 주기로, 펄스(PS2)와 유사한 펄스들을 생성할 수 있다.
도 5는 도 1 또는 도 2의 발진기의 예시적인 구성을 보여주는 회로도 이다.
[0062]
도 1의 발진기(122)는 도 5의 발진기(122b)를 포함할 수 있다. 도 2의 제 1 발진기(122a_1) 내지 제 n 발진기 [0063]
(122a_n) 각각은 도 5의 발진기(122b)를 포함할 수 있다.
도 5를 참조하면, 발진기(122b)는 피드백 회로부(122b_1), 출력 버퍼(122b_2), 저항(R1), 및 트랜지스터(TR1) [0064]
를 포함할 수 있다. 피드백 회로부(122b_1)는 유도성 소자(L1), 용량성 소자(C1), 및 용량성 소자(C2)를 포함할 수 있다. 예로서, 트랜지스터(TR1)는 필드 효과 트랜지스터(Field Effective Transistor; FET) 및 양극성 트랜 지스터(Bipolar Transistor) 등과 같은 트랜지스터들 중 하나일 수 있다. 예로서, 트랜지스터(TR1)는 질화비소 (GaN) 트랜지스터일 수 있다.
피드백 회로부(122b_1)는 노드(N1)와 노드(N2) 사이에 연결될 수 있다. 노드(N1)로부터 피드백 회로부(122b_1) [0065]
로 전압(VSS)이 인가될 수 있다. 예로서, 전압(VSS)은 접지 전압일 수 있다. 트랜지스터(TR1)의 게이트단은 노 드(N2)와 연결될 수 있다. 노드(N4)를 통해 트랜지스터(TR1)의 일단으로 전압(VDD)이 인가될 수 있다. 트랜지스 터(TR1)의 타단은 노드(N3)와 연결될 수 있다. 저항(R1)의 일단은 노드(N3)와 연결될 수 있다. 저항(R1)의 타단 으로 전압(VSS)이 인가 돨 수 있다. 출력 버퍼(122b_2)는 노드(N4)와 연결될 수 있다. 도 5에는 도시되어있지 않으나, 전압(VDD)은 부하를 통해 노드(N4)로 인가될 수 있다. 예로서, 부하는 하나 이상의 유도성 소자를 포함
할 수 있다.
유도성 소자(L1)는 노드(N1)와 노드(N2) 사이에 연결될 수 있다. 용량성 소자(C1)는 노드(N2)와 노드(N3) 사이 [0066]
에 연결될 수 있다. 용량성 소자(C2)는 노드(N3)와 노드(N1)사이에 연결될 수 있다.
도 4를 도 5와 함께 참조하면, 송신 트리거 신호(TS1)에 포함된 송신 트리거 펄스(PS1)의 크기는 트랜지스터 [0067]
(TR1)의 특성에 따라 결정될 수 있다. 트랜지스터(TR1)는 특성 값으로서 문턱 전압을 가질 수 있다. 게이트단을 통해 인가되는 전압의 크기가 문턱 전압의 크기만큼 증가하는 경우, 트랜지스터(TR1)는 턴 온 될 수 있다. 따라 서, 트랜지스터(TR1)를 턴 온 시키기 위해, 송신 트리거 펄스(PS1)의 크기는 문턱 전압의 크기 이상의 값으로 결정될 수 있다. 예로서, 문턱 전압의 크기는 V2일 수 있다.
송신 트리거 신호(TS1)에 포함된 송신 트리거 펄스(PS1)의 폭(w1)은 트랜지스터(TR1)의 특성 및 피드백 회로부 [0068]
(122b_1)의 특성에 따라 결정될 수 있다. 이하, 송신 트리거 펄스(PS1)의 폭(w1)을 결정하기 위한 예시적인 방 법이 설명된다.
노드(N2)로 수신되는 송신 트리거 펄스(PS1)는 트랜지스터(TR1)의 게이트단으로 수신될 수 있다. 트랜지스터 [0069]
(TR1)의 게이트단으로 수신되는 송신 트리거 펄스(PS1)에 의해 트랜지스터(TR1)의 게이트단에 전압이 형성될 수 있다.
또한, 노드(N2)로 수신되는 송신 트리거 펄스(PS1)는 피드백 회로부(122b_1)로 수신될 수 있다. 송신 트리거 펄 [0070]
스(PS1)는 피드백 회로부(122b_1)의 유도성 소자(L1), 용량성 소자(C1), 및 용량성 소자(C2)에 에너지를 저장하 는 데 이용될 수 있다.
트랜지스터(TR1)의 게이트단을 통해 수신되는 신호에 의해 게이트단에 형성된 전압이 기준 시간 이상 동안 유지 [0071]
될 때, 트랜지스터(TR1)는 턴 온 될 수 있다. 송신 트리거 펄스(PS1)는 피드백 회로부(122b_1)의 소자들에 에너 지를 저장하는 데에도 사용되므로, 피드백 회로부(122b_1)의 유도성 소자(L1), 용량성 소자(C1), 및 용량성 소 자(C2)가 많은 에너지를 저장할수록, 기준 시간은 길 수 있다.
따라서, 트랜지스터(TR1)에 기준 시간 이상의 시간 동안 전압을 공급하고, 피드백 회로부(122b_1)의 소자들을 [0072]
충전하기 위해, 송신 트리거 펄스(PS1)의 폭(w1)은 기준 시간 보다 충분히 긴 시간에 대응하도록 결정될 수 있 다. 설계자는 결정된 크기(V2) 및 폭(w1)을 갖는 송신 트리거 펄스(PS1)가 송신 트리거 생성기(121)로부터 생성 되도록, 송신 트리거 생성기(121)에 포함되는 펄스 생성기를 설계할 수 있다.
도 4를 다시 참조하면, 트랜지스터(TR1)를 턴 온 시키기 위해 기준 시간이 소요되므로, 시각(t1)으로부터 기준 [0073]
시간이 지난 후에, 펄스(PS2)가 발진기(122)에 의해 생성될 수 있다. 따라서, 펄스(PS2)의 발생 시각은 시각 (t1) 보다 늦을 수 있다. 이하, 도 4를 도 5와 함께 참조하여, 발진기(122b_1) 내부에서의 신호의 흐름이 설명 된다.
송신 트리거 신호 생성기(121)로부터 노드(N2)로 송신 트리거 신호(TS1)가 수신될 수 있다. 도 5의 송신 트리거 [0074]
신호(TS1)는 도 4의 송신 트리거 신호(TS1)일 수 있다. 트랜지스터(TR1)는 송신 트리거 신호(TS1)에 응답하여, 턴 온 또는 턴 오프 될 수 있다.
시각(t1) 이전, 송신 트리거 신호(TS1)의 크기는 0일 수 있다. 트랜지스터(TR1)는 게이트단으로 수신되는 송신 [0075]
트리거 신호(TS1)에 응답하여 턴 오프 될 수 있다. 시각(t1)과 시각(t1+w1) 사이에서, 송신 트리거 신호(TS1)의 크기는 V2일 수 있다. 트랜지스터(TR1)는 송신 트리거 신호(TS1)에 포함된 송신 트리거 펄스(PS1)에 응답하여, 시각(t1)으로부터 기준 시간이 지난 뒤 턴 온 될 수 있다. 트랜지스터(TR1)는 송신 트리거 신호(TS1)의 크기가 다시 0으로 감소하기 전까지 턴 온 될 수 있다.
트랜지스터(TR1)가 턴 온 됨에 따라, 노드(N3)에 송신 트리거 신호(TS1)에 대응하는 신호(Vp1)가 생성될 수 있 [0076]
다.
피드백 회로부(122b_1)는 신호(Vp1)에 대해 양의 피드백(positive feedback)의 경로를 제공할 수 있다. 피드백 [0077]
회로부(122b_1)는 신호(Vp1)에 포함된 주파수 성분들 중 중심 주파수의 성분을 포함하는 신호(Vp2)를 노드(N2) 로 통과시킬 수 있다. 예로서, 피드백 회로부(122b_1)는 중심 주파수의 특정을 갖는 대역통과필터(Band Pass Filter; BPF)의 역할을 할 수 있다. 예로서, 신호(Vp2)는 중심 주파수를 갖는 정현파를 포함할 수 있다.
피드백 회로부(122b_1)의 주파수 특성은 유도성 소자(L1), 용량성 소자(C1), 및 용량성 소자(C2)의 소자 값들에 [0078]
의해 결정될 수 있다. 설계자는 유도성 소자(L1), 용량성 소자(C1), 및 용량성 소자(C2)의 소자 값들을 조정하
여 중심 주파수를 설정할 수 있다.
이상에서 설명된 과정이 반복됨으로써, 노드(N2)에 생성되는 신호의 크기는 일정한 크기로 수렴하고, 노드(N2) [0079]
에 생성되는 신호의 주파수는 중심 주파수로 수렴할 수 있다. 이하 설명의 편의를 위하여 수렴된 크기 및 중심 주파수를 갖는 신호를 신호(Vp2)라 하겠다.
신호(Vp2) 및 송신 트리거 신호(TS1)는 트랜지스터(TR1)의 게이트단으로 수신될 수 있다. 트랜지스터(TR1)가 송 [0080]
신 트리거 신호(TS1)에 응답하여 턴 온 되는 시간 동안, 노드(N4)에 신호(Vp3)가 생성될 수 있다. 따라서, 신호 (Vp3)는, 송신 트리거 신호(TS1)에 포함되는 송신 트리거 펄스(PS1)의 폭(w1)에 대응하는 폭의 펄스를 포함할 수 있다.
트랜지스터(TR1)를 통과하는 전류의 크기는 트랜지스터(TR1)의 게이트단으로 인가되는 전압의 크기에 비례하고, [0081]
노드(N4)에 생성되는 전압의 크기는 트랜지스터(TR1)를 통과하는 전류의 크기에 비례할 수 있다. 따라서, 노드 (N4)에 형성되는 전압의 크기는 트랜지스터(TR1)의 게이트단으로 인가되는 전압의 크기에 비례할 수 있다. 예로 서, 트랜지스터(TR1)는 공통 소스 증폭기(Common Source Amplifier)의 역할을 할 수 있다. 따라서, 신호(Vp3) 는 신호(Vp2)의 파형과 유사한 형태의 파형을 포함할 수 있다. 예로서, 신호(Vp3)는 중심 주파수를 갖는 정현파 일 수 있다.
출력 버퍼(122b_2)는 신호(Vp3)와 실질적으로 동일한 특성을 갖는 신호(TS2)를 출력할 수 있다. 따라서, 신호 [0082]
(TS2)는 중심 주파수와 실질적으로 동일한 주파수를 갖는 정현파 형태의 펄스를 포함할 수 있다. 신호(TS2)에 포함된 펄스의 크기 및 폭은 각각 신호(Vp3)에 포함된 펄스의 크기 및 폭과 실질적으로 동일할 수 있다. 신호 (TS2)의 주기는 신호(Vp3)의 주기와 실질적으로 동일할 수 있다. 또한, 신호(Vp3)의 크기는 신호(Vp2)의 크기와 관련되고, 신호(Vp2)는 신호(TS1)에 기초하여 생성되기 때문에, 신호(Vp3)의 크기는 신호(TS1)의 크기와 관련될 수 있다.
이상 설명된 과정에 따르면, 펄스(PS2)의 폭(w2)은 송신 트리거 펄스(PS1)의 폭(w1)과 관련될 수 있다. 펄스 [0083]
(PS2)의 크기는 송신 트리거 펄스(PS1)의 크기와 관련될 수 있다. 예로서, 송신 트리거 펄스(PS1)의 크기가 클 수록, 펄스(PS2)의 크기는 클 수 있다. 펄스(PS2)에 포함된 정현파의 주파수는 피드백 회로부(122b_1)의 소자들 에 의해 결정되는 중심 주파수일 수 있다.
도 1에서 설명된 바와 같이, 송신 안테나(123)는 신호(TS2)에 기초하여 송신 신호(11)를 생성할 수 있다. 송신 [0084]
신호(11)는 신호(TS2)에 포함되는 펄스에 대응하는 펄스를 포함할 수 있다. 따라서, 송신 트리거 신호 생성기 (121)는 송신 트리거 신호(TS1)에 의해 송신 신호(11)에 포함되는 펄스의 폭 및 크기를 조정할 수 있다. 송신 안테나(123)는 송신 신호(11)를 방사할 수 있다
도 1을 참조하여 설명한 바와 같이, 에코 신호(12)는 목표물(10)과 관련된 정보를 나타내는 신호 성분(이하, 신 [0085]
호 성분)을 포함할 수 있다. 또한, 에코 신호(12)는 외부 환경에 의해 발생된 노이즈 성분(예로서, 공기 중의 통신 신호 등과 에코 신호(11)의 간섭에 의해 발생된 신호 성분)을 포함할 수 있다.
신호 대 잡음비는 노이즈 성분의 크기와 신호 성분의 크기 사이의 비율을 의미한다. 에코 신호에 포함된 펄스의 [0086]
크기가 클수록, 에코 신호(12)에 포함되는 신호 성분의 크기는 클 수 있다. 에코 신호(12)에 포함되는 신호 성 분의 크기가 클수록, 에코 신호(12)의 신호 대 잡음비는 증가할 수 있다. 에코 신호(12)가 높은 신호 대 잡음비 를 가질수록, 레이더 장치(100)는 목표물(10)에 관한 정보(예로서, 목표물(10)의 위치 및 속도 등에 관한 정 보)를 정확하게 획득할 수 있다.
도 1을 참조하여 설명된 바와 같이, 에코 신호(12)는 송신 신호(11)에 기초하여 생성될 수 있다. 에코 신호(1 [0087]
2)에 포함된 펄스의 크기는 송신 신호(11)에 포함된 펄스의 크기에 대응할 수 있다. 따라서, 송신 트리거 신호 (TS1)를 이용하여 신호(TS2)가 조정됨에 따라, 레이더 장치(100)는 정확한 정보를 획득할 수 있다.
도 6은 예시적인 송신 클럭의 크기 및 송신부에서 생성되는 신호들의 크기들을 보여주는 타이밍도 이다. 도 6의 [0088]
예에서, 그래프들의 x축들은 [s] 단위의 시간을 나타낼 수 있다. 그래프의 y축들은 [V] 단위의 송신 클럭(CLK 1)의 크기, 송신 트리거 신호(TS1)의 크기, 및 신호(TS2)의 크기를 나타낼 수 있다.
도 6의 송신 클럭(CLK1)은 도 1의 클럭 생성부(110), 도 2의 클럭 생성부(110a), 또는 도 3의 클럭 생성부(21 [0089]
0)에 의해 생성될 수 있다. 도 6의 송신 트리거 신호(TS1)는 도 1의 송신 트리거 신호 생성기(121) 및 도 2의 제 1 송신 트리거 신호 생성기(121a_1) 내지 제 n 송신 트리거 신호 생성시(121a_n) 중 하나에 의해 생성될 수 있다. 도 6의 신호(TS2)는 도 1의 발진기(122) 및 도 2의 제 1 발진기(122a_1) 내지 제 n 발진기(122a_n) 중
하나에 의해 생성될 수 있다.
이하, 도 1의 클럭 생성기(110)에 의해 생성되는 송신 클럭(CLK1), 도 1의 송신 트리거 신호 생성기(121)에 의 [0090]
해 생성되는 송신 트리거 신호(TS1), 및 도 1의 발진기(122)에 의해 생성되는 신호(TS2)에 대해 설명된다.
도 6을 참조하면, 시각(t5) 이전, 송신 클럭(CLK1)의 크기는 0일 수 있다. 0은 송신 클럭(CLK1)의 논리 로우 값 [0091]
에 대응할 수 있다. 송신 트리거 신호(TS1)의 크기는 V5일 수 있다. 신호(TS2)의 크기는 Vb일 수 있다. 도 1을 참조하여 설명된 바와 같이, 본 명세서 에서 신호(TS2)의 크기는 신호(TS2)의 피크 투 피크 전압의 1/2을 의미 할 수 있다. 예로서, 도 6에서, 신호(TS2)의 크기는 V6-Vb일 수 있다.
시각(t5)에서, 송신 클럭(CLK1)의 크기는 0에서 V4로 증가할 수 있다. V4는 송신 클럭(CLK1)의 논리 하이 값에 [0092]
대응할 수 있다. 송신 트리거 신호 생성기(121)는 송신 클럭(CLK1)의 상승 엣지에 응답하여, 송신 트리거 신호 (TS1)의 크기를 V5에서 0으로 감소시킬 수 있다. 시각(t6)에서, 송신 클럭(CLK1)의 크기는 V4에서 0으로 감소할 수 있다.
시각(t5) 이후, 송신 트리거 신호 생성기(121)는 클럭(CLK1)의 상승 엣지에 응답하여, w3의 폭 및 V5의 크기를 [0093]
갖는 송신 트리거 펄스(PS3)를 생성할 수 있다. 송신 트리거 신호 생성기(121)는 송신 트리거 신호(TS1)의 크기 를 w3에 대응하는 시간 동안 0으로 유지시킬 수 있다. 시각(t5+w3)에서 송신 트리거 신호 생성기(121)는 송신 트리거 신호(TS1)의 크기를 0에서 V5로 증가시킬 수 있다.
송신 트리거 신호 생성기(121)는 송신 트리거 펄스(PS3)를 생성하기 위해, 다양한 유형의 펄스 생성기들 중 하 [0094]
나 이상을 포함할 수 있다. 송신 트리거 펄스(PS3)의 크기 및 폭은 발진기(122)의 특성을 고려하여 결정될 수 있다. 도 7을 참조하여, 송신 트리거 펄스(PS3)의 크기 및 폭을 결정하기 위한 예시적인 방법이 설명된다.
발진기(122)는 송신 트리거 펄스(PS3)의 하강 엣지에 응답하여, 펄스(PS4)를 생성할 수 있다. 펄스(PS4)는 시각 [0095]
(t5)으로부터 기준 시간이 지난 때, 발진기(122)에 의해 생성될 수 있다. 펄스(PS4)의 폭은 w4이고, 펄스(PS4) 의 크기는 V6-Vb이고, 펄스의 커먼 모드 전압은 Vb일 수 있다. 도 7을 참조하여, 펄스(PS4)가 송신 트리거 신호 (TS1)의 송신 트리거 펄스(PS3)에 의해 생성되는 과정 및 기준 시간이 구체적으로 설명된다.
시각(t7)에서, 송신 클럭(CLK1)의 크기는 0에서 V4로 다시 증가할 수 있다. 시각(t8)에서, 송신 클럭(CLK1)의 [0096]
크기는 V4에서 0으로 감소할 수 있다. 송신 클럭(CLK1)의 주기는 t7-t5일 수 있다.
송신 트리거 신호(TS1)는 송신 클럭(CLK1)의 상승 엣지에 응답하여 생성되므로, 송신 트리거 신호(TS1)의 주기 [0097]
는 송신 클럭(CLK1)의 주기와 실질적으로 동일할 수 있다. 시각(t7) 이후, 송신 트리거 신호 생성기(121)는 t7- t5를 주기로, 송신 트리거 펄스(PS3)와 유사한 송신 트리거 펄스들을 생성할 수 있다.
신호(TS2)는 송신 트리거 펄스에 응답하여 생성되므로, 신호(TS2)의 주기는 송신 트리거 신호(TS1)의 주기와 실 [0098]
질적으로 동일할 수 있다. 시각(t7) 이후, 발진기(122)는 t7-t5를 주기로, 펄스(PS4)와 유사한 펄스들을 생성할 수 있다.
도 7은 도 1 또는 도 2의 발진기의 예시적인 구성을 보여주는 회로도 이다.
[0099]
도 1의 발진기(122)는 도 7의 발진기(122c)를 포함할 수 있다. 도 2의 제 1 발진기(122a_1) 내지 제 n 발진기 [0100]
(122a_n) 각각은 도 7의 발진기(122c)를 포함할 수 있다. 도 7을 참조하면, 발진기(122c)는 피드백 회로부 (122c_1), 출력 버퍼(122c_2), 저항(R2), 저항(R3), 및 트랜지스터(TR2)를 포함할 수 있다. 피드백 회로부 (122c_1)는 유도성 소자(L2), 용량성 소자(C3), 및 용량성 소자(C4)를 포함할 수 있다.
피드백 회로부(122c_1)는 노드(N5)와 노드(N6) 사이에 연결될 수 있다. 트랜지스터(TR2)의 일단은 노드(N5)와 [0101]
연결될 수 있다. 트랜지스터(TR2)의 타단으로 노드(N6)를 통해 전압(VDD)이 인가 될 수 있다. 트랜지스터(TR2) 의 게이트단은 저항(R2)의 일단과 연결될 수 있다. 저항(R2)의 타단으로 전압(VSS)이 인가 될 수 있다. 예로서, 전압(VSS)은 접지 전압일 수 있다. 저항(R3)의 일단은 노드(N5)와 연결될 수 있다. 저항(R3)의 타단으로 전압 (VSS)이 인가 될 수 있다. 출력 버퍼(122b_2)는 노드(N6)와 연결될 수 있다. 도 7에는 도시되어있지 않으나, 전 압(VDD)은 부하를 통해 노드(N6)로 인가될 수 있다. 예로서, 부하는 하나 이상의 유도성 소자를 포함할 수 있다.
유도성 소자(L2)는 노드(N5)와 노드(N6) 사이에 연결될 수 있다. 용량성 소자(C3)는 노드(N6)와 용량성 소자 [0102]
(C4) 사이에 연결될 수 있다. 용량성 소자(C4)는 용량성 소자(C3)와 노드(N5)사이에 연결될 수 있다. 도 7에는 도시되어 있지 않으나, 용량성 소자(C3) 및 용량성 소자(C4) 사이의 노드로 통해 전압(VSS)이 인가 될 수 있다.
도 6을 도 7과 함께 참조하면, 송신 트리거 신호(TS1)에 포함된 펄스(PS3)의 크기는 트랜지스터(TR2)의 특성에 [0103]
따라 결정될 수 있다. 트랜지스터(TR2)는 특성 값으로서 문턱 전압을 가질 수 있다. 트랜지스터(TR2)가 노드 (N5)를 통해 수신하는 전압의 크기가 문턱 전압의 크기만큼 감소하는 경우, 트랜지스터(TR2)는 턴 온 될 수 있 다. 따라서, 트랜지스터(TR2)를 턴 온 시키기 위해, 송신 트리거 펄스(PS3)의 크기는 문턱 전압의 크기 이상의 값으로 결정될 수 있다. 예로서, 문턱 전압의 크기는 V5일 수 있다.
송신 트리거 신호(TS1)에 포함된 송신 트리거 펄스(PS3)의 폭(w3)은 트랜지스터(TR2)의 특성 및 피드백 회로부 [0104]
(122c_1)의 특성에 따라 결정될 수 있다. 이하, 송신 트리거 펄스(PS3)의 폭(w3)을 결정하기 위한 예시적인 방 법이 설명된다.
신호(TS1)의 송신 트리거 펄스(PS3)는 노드(N5)로 수신될 수 있다. 송신 트리거 펄스(PS3)에 의해 노드(N5)에 [0105]
전압이 형성될 수 있다. 또한, 노드(N5)로 수신되는 송신 트리거 펄스(PS3)는 피드백 회로부(122c_1)로 수신될 수 있다. 송신 트리거 펄스(PS3)는 피드백 회로부(122c_1)의 유도성 소자(L2), 용량성 소자(C3), 및 용량성 소 자(C4)에 에너지를 저장하는 데 이용될 수 있다.
노드(N5)를 통해 수신되는 송신 트리거 펄스(PS3)에 의해, 노드(N5)에 형성된 전압이 기준 시간 이상 동안 유지 [0106]
될 때, 트랜지스터(TR2)는 턴 온 될 수 있다. 이상에서 설명된 바와 같이, 송신 트리거 펄스(PS3)는 피드백 회 로부(122c_1)의 소자들에 에너지를 저장하는 데에도 사용되므로, 피드백 회로부(122c_1)의 유도성 소자(L2), 용 량성 소자(C3), 및 용량성 소자(C4)가 많은 에너지를 저장할수록, 기준 시간은 길 수 있다.
따라서, 트랜지스터(TR2)에 기준 시간 이상의 시간 동안 전압을 공급하고, 피드백 회로부(122c_1)의 소자들을 [0107]
충전하기 위해, 송신 트리거 펄스(PS3)의 폭(w3)은 기준 시간 보다 충분히 긴 시간에 대응하도록 결정될 수 있 다. 설계자는 결정된 크기(V5) 및 폭(w3)을 갖는 송신 트리거 펄스(PS3)가 송신 트리거 생성기(121)로부터 생성 되도록, 송신 트리거 생성기(121)에 포함되는 펄스 생성기를 설계할 수 있다.
도 6을 다시 참조하면, 트랜지스터(TR2)를 턴 온 시키기 위해 기준 시간이 소요되므로, 시각(t5)으로부터 기준 [0108]
시간이 지난 후에, 펄스(PS4)가 발진기(122)에 의해 생성될 수 있다. 따라서, 송신 트리거 펄스(PS3)의 발생 시 각은 시각(t5) 보다 늦을 수 있다. 이하, 도 6을 도 7과 함께 참조하여, 발진기(122c_1) 내부에서의 신호의 흐 름이 설명된다.
송신 트리거 신호 생성기(121)로부터 노드(N5)로 송신 트리거 신호(TS1)가 수신될 수 있다. 도 7의 송신 트리거 [0109]
신호(TS1)는 도 6의 송신 트리거 신호(TS1)일 수 있다. 트랜지스터(TR2)는 송신 트리거 신호(TS1)에 응답하여, 턴 온 또는 턴 오프 될 수 있다.
시각(t5) 이전, 송신 트리거 신호(TS1)의 크기는 V5일 수 있다. 트랜지스터(TR2)는 노드(N5)로 수신되는 송신 [0110]
트리거 신호(TS1)에 응답하여 턴 오프 될 수 있다. 시각(t5)과 시각(t5+w3) 사이에서, 송신 트리거 신호(TS1)의 크기는 0일 수 있다. 트랜지스터(TR2)는 송신 트리거 신호(TS1)에 포함된 송신 트리거 펄스(PS3)에 응답하여, 시각(t5)으로부터 기준 시간이 지난 뒤 턴 온 될 수 있다. 트랜지스터(TR2)는 송신 트리거 신호(TS1)의 크기가 다시 V5로 증가하기 전까지 턴 온 될 수 있다.
트랜지스터(TR2)가 턴 온 됨에 따라, 노드(N6)에 송신 트리거 신호(TS1)에 대응하는 신호(Vp4)가 생성될 수 있 [0111]
다.
피드백 회로부(122c_1)는 신호(Vp4)를 위해 양의 피드백의 경로를 제공할 수 있다. 피드백 회로부(122c_1)는 신 [0112]
호(Vp4)에 포함된 주파수 성분들 중 중심 주파수의 성분을 포함하는 신호(Vp5)를 노드(N5)로 통과시킬 수 있다.
예로서, 피드백 회로부(122c_1)는 중심 주파수의 특성을 갖는 대역통과필터의 역할을 할 수 있다. 예로서, 신호 (Vp5)는 중심 주파수를 갖는 정현파를 포함할 수 있다.
피드백 회로부(122c_1)의 주파수 특성은 유도성 소자(L2), 용량성 소자(C3), 및 용량성 소자(C4)의 소자 값들에 [0113]
의해 결정될 수 있다. 설계자는 유도성 소자(L2), 용량성 소자(C3), 및 용량성 소자(C4)의 소자 값들을 조정하 여 중심 주파수를 설정할 수 있다.
신호(Vp5) 및 송신 트리거 신호(TS1)는 노드(N5)로 수신될 수 있다. 트랜지스터(TR2)가 송신 트리거 신호(TS1) [0114]
에 응답하여 턴 온 되는 시간 동안, 노드(N6)에 신호(Vp6)가 생성될 수 있다. 따라서, 신호(Vp6)는, 송신 트리 거 신호(TS1)에 포함되는 송신 트리거 펄스(PS3)의 폭(w3)에 대응하는 폭의 펄스를 포함할 수 있다. 또한, 신호 (Vp6)는 송신 트리거 신호(TS1)의 주기와 실질적으로 동일한 주기를 가질 수 있다.
트랜지스터(TR2)를 통과하는 전류의 크기는 노드(N5)로 인가되는 전압의 크기에 비례하고, 노드(N6)에 생성되는 [0115]
전압의 크기는 트랜지스터(TR2)를 통과하는 전류의 크기에 비례할 수 있다. 따라서, 노드(N6)에 생성되는 전압 의 크기는 노드(N5)로 인가되는 전압의 크기에 비례할 수 있다. 따라서, 신호(Vp6)는 신호(Vp5)의 파형과 유사 한 형태의 파형을 포함할 수 있다. 예로서, 신호(Vp6)는 중심 주파수를 갖는 정현파를 포함할 수 있다.
이상에서 설명된 과정이 반복됨으로써, 노드(N5)에 형성되는 신호의 크기는 일정한 크기로 수렴하고, 노드(N6) [0116]
에 생성되는 신호의 주파수는 중심 주파수로 수렴할 수 있다. 이하 설명의 편의를 위하여 수렴된 크기 및 중심 주파수를 갖는 신호를 신호(Vp6)라 하겠다.
출력 버퍼(122c_2)는 신호(Vp6)와 실질적으로 동일한 특성을 갖는 신호(TS2)를 출력할 수 있다. 따라서, 신호 [0117]
(TS2)는 중심 주파수와 실질적으로 동일한 주파수를 갖는 정현파 형태의 펄스를 포함 수 있다. 신호(TS2)에 포 함된 펄스의 크기 및 폭은 각각 신호(Vp6)에 포함된 펄스의 크기 및 폭과 실질적으로 동일할 수 있다. 신호 (TS2)의 주기는 신호(Vp6)의 주기와 실질적으로 동일할 수 있다.
도 3에서 설명된 바와 같이, 송신 안테나(123)는 신호(TS2)에 기초하여 송신 신호(11)를 생성할 수 있다. 송신 [0118]
신호(11)는 신호(TS2)에 포함되는 펄스에 대응하는 펄스를 포함할 수 있다. 따라서, 송신 트리거 신호 생성기 (121)는 송신 트리거 신호(TS1)에 의해 송신 신호(11)에 포함되는 펄스의 폭 및 크기를 조정할 수 있다.송신 안 테나(123)는 송신 신호(11)를 방사할 수 있다
도 8은 도 1의 레이더 장치의 예시적인 동작을 보여주는 순서도 이다.
[0119]
S100 동작에서, 클럭 생성기(110)는 기준 클럭(CLK)에 기초하여 송신 클럭(CLK1) 및 수신 클럭(CLK2)을 생성할 [0120]
수 있다. 예로서, 기준 클럭(CLK)은 레이더 장치(100)의 외부에 위치한 기준 클럭(CLK) 생성기로부터 인가될 수 있다.
S105 동작에서, 클럭 생성기(110)는 송신 클럭(CLK1)을 송신부(120)로 출력할 수 있다.
[0121]
S110 동작에서, 클럭 생성기(110)는 지연에 기초하여 수신 클럭(CLK2)을 수신부(130)로 출력할 수 있다.
[0122]
예로서, 클럭 생성기(110)는 S105 동작에서 송신 클럭(CLK1)을 출력하고, 지연 뒤에 수신 클럭(CLK2)을 수신부 (130)로 출력할 수 있다. 예로서, 지연은 신호 처리부(140)에 의해 계산될 수 있다.
S115 동작에서, 송신부(120)는 S105 동작에서 클럭 생성기(110)로부터 출력된 송신 클럭(CLK1)에 기초하여, 송 [0123]
신 트리거 신호(TS1)를 생성할 수 있다. 도 1을 참조하여 설명된 바와 같이, 송신부(120)는 송신 트리거 신호 (TS1)를 생성하기 위해 송신 트리거 신호 생성기(121)를 포함할 수 있다. 송신 트리거 신호 생성기가 송신 트리 거 신호(TS1)를 생성하는 예시적인 방법은 도 4 내지 도 7을 참조하여 설명된 것과 유사하므로 이하 설명 생략 한다.
S120 동작에서, 송신부(120)는 송신 트리거 신호(TS1)에 기초하여 신호(TS2)를 생성할 수 있다. 도 1을 참조하 [0124]
여 설명된 바와 같이 송신부(120)는 송신 트리거 신호(TS1)를 생성하기 위해 발진기(122)를 포함할 수 있다. 발 진기(122)의 예시적인 구성은 도 5 및 도 7을 참조하여 설명된 바와 같으므로 이하 설명 생략한다.
S125 동작에서, 송신부(120)는 신호(TS2)에 기초하여 송신 신호를 방사할 수 있다. 도 1을 참조하여 설명된 바 [0125]
와 같이, 송신부(120)는 송신 신호를 방사하기 위해 송신 안테나(123)를 포함할 수 있다.
S130 동작에서, 수신부(130)는 물체로부터 반사되는 에코 신호를 수신할 수 있다. 도 1을 참조하여 설명된 바와 [0126]
같이, 수신부(130)는 에코 신호를 수신하기 위해 수신 안테나(133)를 포함할 수 있다.
S135 동작에서, 수신부(130)는 에코 신호에 기초하여 신호(RS1)를 생성할 수 있다. 도 1을 참조하여 설명된 바 [0127]
와 같이, 수신부(130)는 신호(RS1)를 생성하기 위해 수신 안테나(133)를 포함할 수 있다.
S140 동작에서, 수신부(130)는 신호(RS1)을 증폭시켜 신호(RS2)를 생성할 수 있다. 도 1을 참조하여 설명된 바 [0128]
와 같이, 수신부(130)는 신호(RS1)를 증폭시키기 위해, 증폭기(132)를 포함할 수 있다.
S145 동작에서, 수신부(130)는 샘플러(131)에 의해, S110 동작에서 클럭 생성기(110)로부터 출력된 수신 클럭 [0129]
(CLK2)에 기초하여, 신호(RS2)를 샘플링 할 수 있다. 샘플러(131)는 신호(RS2)를 샘플링 하여 신호(S1)를 생성 할 수 있다.
S150 동작에서, 수신부(130)는 신호(S1)를 신호 처리부(140)로 출력할 수 있다.
[0130]
도 8에서, S100 동작 내지 S150 동작은 1회 수행되는 것으로 도시되어 있으나, 본 발명은 특정 영역을 반복적으 [0131]
로 탐지하기 위해 S100 동작 내지 S150 동작을 한 번 이상 수행하는 레이저 장치(100)의 모든 실시 예들을 포함
할 수 있다.
S155 동작에서, 신호 처리부(140)는 S150 동작에서 수신부(130)로부터 수신된 신호(S1)에 기초하여 새로운 지연 [0132]
을 계산할 수 있다. 새로운 지연은 레이더 장치(100)의 탐지 거리와 관련될 수 있다. S155 동작에서 계산된 새 로운 지연은 S110 동작에서 사용된 지연과 동일하거나 상이할 수 있다. 신호 처리부(140)가 지연을 계산하는 예 시적인 방법은 도 1을 참조하여 설명된 바와 유사하므로 이하 설명 생략한다.
S160 동작에서, 신호 처리부(140)는 S155 동작에서 계산된 새로운 지연과 관련되는 신호(S2)를 클럭 생성기 [0133]
(110)로 출력할 수 있다. 따라서, 다시 S100 동작 내지 S110 동작에서, 송신 클럭(CLK1) 및 수신 클럭(CLK2)이 새로운 지연에 기초하여 출력될 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단 [0134]
순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들 에 의해 정해져야 할 것이다.
부호의 설명 100: 레이더 장치 [0135]
100a: 레이더 장치
도면 도면1
도면2
도면3
도면4
도면5
도면6
도면7
도면8
