http://dx.doi.org/10.5515/KJKIEES.2016.27.1.42 ISSN 1226-3133 (Print)․ISSN 2288-226X (Online)
오프셋 전압 보상이 적용된 지연 선로 구조의 C 대역 순시 주파수 측정용 수신기 설계 및 제작
Design and Fabrication of a C-Band Delay Line Instantaneous Frequency Measurement Receiver with Offset Voltage Compensation
전문수․전여옥․서원구․배경태․김동욱
Moon-Su Jeon․Yeo-Ok Jeon․Won-Gu Seo․Kyung-Tae Bae․Dong-Wook Kim 요 약
본 논문에서는 지연 선로의 경로차를 이용하여 4～6 GHz의 연속파 신호를 감지하여 125 MHz의 해상도로 순시 주파 수를 측정하는 순시 주파수 측정용 수신기를 설계 및 제작하였다. 수신기는 4 비트 지연 선로 구조를 가졌으며, 전력 분배기, 지연 선로, 전력 합성기, 전력 검파기, 비교기 등으로 구성되었다. 각각의 비트에 배정된 지연 선로의 주파수에 따른 경로 손실 차이를 보상하고, 전력 검파 특성의 주파수 의존성을 보정하기 위해 오프셋 전압 보상을 비교기에 적용 하여 측정의 정확성을 향상시켰다.
Abstract
In this paper, we design and fabricate an instantaneous frequency measurement receiver with a frequency resolution of 125 MHz which detects and measures continuous signals in 4～6 GHz using path difference of delay lines. The receiver has a 4-bit configuration and consists of power dividers, delay lines, power combiners, power detectors, voltage comparator circuits and so on. The accuracy of the instantaneous frequency measurement is improved by applying offset voltage compensation to the comparator circuits to com- pensate the frequency-dependent path loss of the delay line and the frequency dependence of power detection.
Key words: Instantaneous Frequency Measurement, Delay Line, C-band, Offset Voltage Compensation
충남대학교 전파공학과(Department of Radio Science and Engineering, Chungnam National University)
․Manuscript received October 14, 2015 ; Revised December 7, 2015 ; Accepted December 11, 2015. (ID No. 20151014-29S)
․Corresponding Author: Dong-Wook Kim (e-mail: [email protected])
Ⅰ. 서 론
현대 전자전에서 순시 주파수 측정용(Instantaneous Fre- quency Measurement: IFM) 수신기는 탐지 및 추적용 레이 더 신호를 역으로 탐지하는데 적용이 가능하며, 신호 정 보 수집, 재머의 출력 관리, 함정용 전자 지원 대책 장비 등에 사용될 수 있다
[1]
. IFM 수신기는 중밀도 환경에서 펄스 단위의 광대역 주파수 신호의 정보를 얻을 수 있는가장 간단한 방식이다. 신호 탐지 시스템에서 IFM 수신 기는 중요 구성 부품이며, 지난 수년 간 여러 개선점들이 있었지만 신호의 주파수가 전압으로 변환되는 동작과 마 이크로파 신호들의 상호 간섭을 통한 동작은 그대로 유 지되어 왔다. 이러한 마이크로파 신호들의 상호 간섭은 방향성 커플러, 전력 분배기 및 합성기, 지연 선로 등을 활용하여 구현될 수 있다
[2],[3]
.본 논문에서는 경로 차에 따른 응답 특성을 활용하기
위해 마이크로스트립 지연 선로와 전력 분배기 및 합성 기로 구성된 순시 주파수 측정 회로를 구현하였으며, 지 연 선로의 길이에 따른 손실을 보상하고 전력 검파기의 주파수에 따른 응답 특성을 반영하기 위해 비트 별로 배 정된 비교기에서 오프셋(offset) 전압 보상을 실시하여 주 파수 측정 능력을 향상시켰다. 지연 선로를 활용한 구조 의 경우, 전송선로의 광대역 특성이 활용될 수 있고, 주파 수에 따른 분산 효과가 적어 대역폭 확장에 유리하다고 할 수 있다. 우리는 본 논문에서 순시 주파수 측정용 수신 기의 설계 및 제작 결과, 4～6 GHz 신호에 대한 측정 결 과, 그리고 오프셋 전압 보상으로 개선된 주파수 측정 성 능을 제시하고자 한다.
Ⅱ. 순시 주파수 측정용 수신기 설계 본 논문에서 구현되는 IFM 수신기는 그림 1의 구조를 가지며, 전력 분배기/합성기, 지연 선로, 전력 검파기 및 비교기 등으로 구성된다. RF 입력 신호는 전력 분배기에 서 동일한 크기를 갖는 2개의 신호로 분리된다. 지연 선 로의 두 신호(1차 신호와 2차 신호)는 주파수에 비례하여 위상이 지연되고, 정현파 신호의 경우 두 지연 신호는 주 파수에 따라 다른 위상차를 가지게 된다. 1차 신호와 2차 신호를 결합하여 전력 검파기를 통과시키면 그림 2와 같 이 지연 선로의 지연 시간 차이에 따라 다른 주파수-위상 특성과 주파수-신호 크기 특성을 가지게 된다
[4]
. 주파수 에 따른 검파기의 출력 신호 크기 차이는 지연된 두 신호 의 위상이 주파수 별로 달라지기 때문이며, 신호의 지연 시간의 차이는 지연 선로의 길이에 의해 결정된다. 지연 선로를 통과한 두 신호의 위상차가 만들어내는 검파 신 호의 크기 차이를 이용하여 4 비트로 입력 신호의 주파수 를 구분하는 회로를 구성할 수 있다.IFM 수신기의 각 비트는 그림 1과 같은 구성을 가지며, 최상위 비트(그림 2의 비트 1)의 지연 시간 차(τ
1
)를 기 준으로 비트 2의 지연 시간 차(τ2
)는 비트 1의 지연 시간 의 2배가 되게 하고, 비트 3의 지연 시간 차(τ3
)와 비트 4의 지연 시간 차(τ4
)는 각각 τ1
의 4배, 8배가 되도록 구 성하면, 각 비트의 회로가 만들어내는 위상차(ωτ)와 지 연된 두 신호의 합 신호가 검파기를 통과했을 때의 저주그림 1. 순시 주파수 측정용 수신기의 비트별 블록도 Fig. 1. A block diagram of each bit of the instantaneous fre-
quency measurement receiver.
(a) 각 비트의 지연 선로 간의 주파수에 따른 위상차 (a) Phase difference of delay lines with the frequency
(b) 개별 비트의 주파수에 따른 검파기 저주파 출력 신호 크기 (b) Low-frequency output signal amplitudes of power detectors
with the frequency
그림 2. 개별 비트 블록의 지연 선로의 주파수에 따른 위 상차와 검파기의 저주파 출력 신호 크기
Fig. 2. Phase difference of delay lines and low-frequency out- put signal amplitudes of power detectors with the frequency in each bit block.
파 신호 크기(
∝
cos(ωτn
), n=1～4)는 그림 2에 상세히 묘사되어 있다. 검파기의 출력 신호들을 24
개의 2진 코드 로 변환하기 위해 4 비트의 블록을 구성하였고, 각 비트 에 사용된 지연 선로들의 지연 시간은 식 (1)과 같은 값을가지도록 설계되었다. 이 때 4 비트의 검파기 출력 값이 나타내는 주파수는 2 GHz ÷
=125 MHz의 주파수 해상 도로 표시된다.
⇒ ∆ m ax ∆ m in
(1) 따라서 주파수 해상도
∆ m ax
MHz
이므 로, 각각의 비트 블록에서 구현되어야 하는 최대 지연 시 간∆ m ax
이다[4]
. 2 ns의 지연 시간은 설계 시 기 판으로 사용한 RO4003C(비유전율 3.55, 기판 두께 12 mil)에서 36.2 cm의 길이에 해당된다.지연 선로의 길이를 효율적으로 배치하여 전체 회로의 크기를 줄이기 위하여 그림 3과 같이 전력 분배기와 전력 합성기, 그리고 미앤더(meander) 지연 선로를 배치하였다.
지연 시간의 크기에 따라 그림의 미앤더 지연 선로 길이 를 조정함으로써 원하는 크기의 시간 지연과 위상차를 얻을 수 있었다. 설계된 그림 3의 회로 크기는 비트 1의 경우 12.2 mm×10.5 mm, 비트 2는 32.1 mm×14.4 mm, 비 트 3은 45.2 mm×17.4 mm, 비트 4는 69.5 mm×21 mm이며, 검파기 및 비교기와 함께 집적되었다.
지연 선로를 거친 신호의 크기 측정을 위한 전력 검파 기는 Linear Technology社의 LTC5532를 사용했으며
[5]
, 주 파수에 따른 검파 특성을 확인하기 위해 4～6 GHz에서그림 3. 전력 분배기(좌), 전력 합성기(우)와 마이크로스 트립 지연 선로
Fig. 3. Power divider(left), power combiner(right) and mi- crostrip delay lines.
그림 4. 전력 검파기의 주파수에 따른 성능 측정 결과 Fig. 4. Measured output voltage of the power detector with
the input power at 4 GHz, 5 GHz and 6 GHz.
그림 5. 검파기 출력의 디지털 비트 변환을 위한 비교기
와 오프셋 전압을 통한 비교기의 상대적 기준 전압 조정
Fig. 5. A comparator for the digital bit conversion of the output of the power detector and the relative tuning of the reference voltage through the offset voltage.
출력 성능을 확인하였고, 그 결과를 그림 4에 나타내었다.
5 GHz 이상의 신호에 대한 응답 특성은 동일 전력에 대 해 낮은 출력 전압을 보이고 있으며, 이는 각 비트 블록에 사용된 검파기의 오프셋(offset) 전압이 다르게 설정되도 록 설계함으로써 해결하였다.
그림 5는 검파기와 함께 집적된 비교기의 회로도를 보 여주고 있다. 버퍼의 입력 단자에 있는 오프셋 전압 V
os
를 인가할 경우, 비교기의 (+) 단자에 전압이 중첩되어 인가 되고, 이는 비교기의 기준 전압을 변경시키는 효과를 만(a) 비트 3의 오프셋 전압에 의한 출력오류 보정 효과 (a) Output error compensation of bit 3 by the offset voltage
(b) 오프셋 전압에 따른 비트 3의 출력주파수 구간 변화 (b) Variation of the output frequency range of bit 3 by the
offset voltage
그림 6. 주파수에 따른 지연 선로의 손실과 검파기의 출 력 변화에 의한 비트 출력 오류를 보정하기 위 한 비교기의 오프셋 전압 동작 원리 예(비트 3) Fig. 6. Operating example of the comparator’s offset voltage
to compensate bit output errors due to the frequen- cy dependence of the delay line loss and power de- tector(bit 3).
들어낸다. 즉, 검파기의 출력에 해당하는 V
out
이 DC 오프 셋 되어 출력되게 된다. 지연 선로의 선로 손실은 그림 6 에 나타낸 바와 같이 주파수에 따라 증가되고, 검파기의 출력 전압 역시 주파수가 증가함에 따라 감소하게 되어이상적인 회로와 달리 실제 구현된 회로는 오프셋 전압 을 인가하지 않을 경우 주파수가 증가함에 따라 비트 출 력 전압의 주파수 오차가 커지게 된다. 그러나 그림 6에 서처럼 기준 전압 V
REF
에 오프셋 전압 Vos
를 인가하게 되 면 VREF
를 줄이는 효과가 발생하여 전체적으로 비트 출력 전압의 주파수 오차가 줄어들어 설계에서 원하는 결과와 유사한 출력을 구현할 수 있다. 그림 6에 제시된 예는 비 트 3의 결과를 보여주고 있으며, ∆f의 바람직한 성능으 로는 4.75～5.25 GHz의 500 MHz 값이 되어야 한다. 그림 6(b)는 오프셋 전압(Vos
)에 따른 비트 3의 출력 주파수의 구간 변화를 보여주고 있다. 그림에서 나타난 바와 같이 2 V의 오프셋 전압이 인가되면 ∆f는 500 MHz가 되고, 2 V의 오프셋 전압을 기준으로 작거나 커지면 ∆f가 500 MHz보다 작아지거나 커지게 된다. 따라서 4개의 각 비트 의 오프셋 전압에 따른 ∆f의 변화를 확인하고, 이를 기준 으로 출력 주파수 오차가 최소가 되도록 각 비트의 오프 셋 전압을 설정하였다.Ⅲ. 제작 및 측정 결과
그림 7은 미앤더 지연 선로를 사용하여 12 mil 두께의 RO4003C 기판에 제작된 IFM 수신기 회로를 보여주고 있 으며, 전력 분배기/합성기와 지연 선로로 구성된 지연 선 로 회로부의 면적(81.5 mm×90.1 mm)을 포함한 전체 회로
그림 7. 지연 선로를 이용하여 제작된 IFM 수신기 회로
Fig. 7. A fabricated IFM receiver using delay lines.
그림 8. 전력 분배기/합성기를 포함한 각 비트의 지연 선 로 회로부의 시뮬레이션 결과 및 측정 결과 Fig. 8. Simulated and measured results of the delay line
circuit part of each bit with the power divider and combiner.
의 면적은 120 mm×95 mm이다. RF 입력을 포트 1로 정하 고, 각 비트의 검파기 입력부를 포트 2에서 포트 5로 설정 했을 때 지연 선로와 전력 분배기 및 합성기를 포함한 회 로의 S-파라미터 측정 결과를 Keysight社의 ADS(Advan- ced Design System) 회로 및 모멘텀 시뮬레이션 결과와 그 림 8에서 비교하였다.
각 비트별 지연 선로 회로부의 전달 특성 측정 결과는 비트 4의 결과를 제외하면 설계 결과와 상당히 유사함을 알 수 있다. 비트 4의 경우, 지연 선로의 길이가 아주 길 어 실제 제작 시 선로의 폭과 선로간의 커플링으로 인해 실 제작 결과가 설계 값보다 상향 주파수 이동하는 현상 이 사전에 확인되었고, 결과의 주파수 상향 현상을 보정 하기 위해 설계 주파수를 원하는 결과보다 하향 이동하 여 진행하였다. 따라서 비트 4의 경우, 측정 결과가 본 IFM 수신기에서 요구되는 성능 결과에 근접하다고 할 수 있다. 모든 비트의 지연 선로 회로부 측정 결과를 보면 선 로 손실에 의해 주파수가 높아짐에 따라 설계 결과보다 낮은 전달 특성을 보이고 있음을 알 수 있다. 이는 설계와 동일한 기준의 비트 판별 전압을 사용할 경우 주파수 판 별 오차가 커지게 하므로, 앞서 설명한 바와 같이 비교기 의 오프셋 전압을 비트 별로 다르게 설정함으로써 오차 를 줄였다.
그림 9는 지연 선로 회로부의 전달 함수 특성을 기준으 로 —10 dB의 값을 기준으로 2진(binary) 코드를 0과 1로 나눌 때 설계에서 구현하고자 하는 이상적인 응답 특성 을 보여주고 있다. 주파수에 따른 각 비트 블록의 2진 응 답과 이들 응답 특성으로 조합되는 125 MHz 주파수 간격 의 4 비트 응답 특성, 그리고 4 비트 응답 특성으로부터 예측되는 입력 주파수에 따른 출력 주파수를 그림 9(a)와 그림 9(b)에 나타내고 있다.
그림 10은 제작된 IFM 수신기의 각 비트별 응답 특성 과 4 비트 출력으로부터 계산된 주파수를 입력 신호의 주 파수와 비교하여 그린 그래프를 함께 보여주고 있다. 그 림에서 나타난 바와 같이 비교기의 기준 전압을 각 비트 블록에 동일하게 설정할 경우, 주파수에 따른 지연 선로 의 손실 증가와 검파기의 응답 특성 차이로 인해 각 비트 별 응답 특성이 주파수에 따라 이동하게 되어 그림 10(b) 에 보인 바와 같이 입력 신호의 순시 주파수 측정에 오차
(a) 주파수에 따른 비트별 2진 응답 특성과 4 비트 코드 (a) Binary responses of each bit and 4-bit codes with the input
frequency
(b) 입력 신호의 주파수와 4 비트 2진 코드로부터 추출되는 순시 출력 주파수
(b) Instantaneous output frequency extracted from the 4-bit bi- nary codes with the frequency of the input signal
그림 9. 구현하고자 하는 4 비트 순시 주파수 측정용 수 신기의 이상적인 응답 특성
Fig. 9. Ideal responses of the 4-bit instantaneous frequency measurement receiver.
를 발생시키게 된다. 각 비트별 비교기의 기준 전압이 달 리 설정되도록 오프셋 전압을 부여하면, 그림에서 보인 바와 같이 각 비트 블록별 응답 특성이 이상적인 설계 결 과와 유사하게 되고, 4 비트 출력으로부터 추출되는 순시 주파수 또한, 입력 신호의 주파수를 잘 묘사함을 알 수
(a) 주파수에 따른 비트별 2진 응답 특성과 4 비트 코드 (a) Binary responses of each bit and 4-bit codes with the input
frequency
(b) 입력 신호의 주파수에 대한 4 비트 2진 코드로부터 추출 되는 순시 출력 주파수
(b) Instantaneous output frequency extracted from the 4-bit bi- nary codes with the frequency of the input signal
그림 10. 4-비트 순시 주파수 측정용 수신기 측정 결과 Fig. 10. Measured data of the 4-bit instantaneous frequency
measurement receiver.
표 1. 오프셋 전압 보상이 적용된 지연 선로 구조의 순 시 주파수 측정용 수신기와 기존에 발표된 순시 주파수 측정용 수신기들의 결과 비교
Table 1. Comparison of the delay line instantaneous frequ- ency measurement receiver with offset voltage com- pensation and previously published instantaneous frequency measurement receivers.
항목 Ref. [6] Ref. [7] Ref. [8] 본 논문
제작 방식 박막공정 박막공정 박막공정 후막공정
크기(mm 2 ) 40×40 30×40 - 82×90
비트 수 4 4 5 4
해상도 [MHz] 62.5 62.5 15.625 125 주파수 [GHz] 9.8～10.8 9.2～10.2 3.75～4.25 4～6
있다.표 1은 제작된 IFM 수신기의 측정 결과를 기존의 논문 에서 발표된 유사한 성능의 IFM 수신기 결과들과 비교한 내용을 보여주고 있다. 구현 방식과 비트의 수에 따라 회 로의 크기나 주파수 해상도가 달라지지만, 본 논문의 결 과는 대역폭의 영향을 많이 받는 지연 선로의 효과를 보 상하기 위해 오프셋 전압 보상을 실시함으로써 가장 넓 은 40 %의 비대역폭에서도 잘 동작함을 보여주고 있다.
Ⅳ. 결 론
본 논문에서는 4～6 GHz의 입력 신호에 대해 4 비트의 해상도(125 MHz)로 순시 주파수 측정이 가능한 수신기를 지연 선로 구조를 이용하여 설계 및 제작하고 그 성능을 평가하였다. 주파수에 따른 지연 선로의 손실 특성과 검 파기의 출력 특성 변화를 보상하기 위해 오프셋 전압 보 상을 비교기에 적용하였으며, 이를 통해 광대역의 주파수 에서 125 MHz의 해상도로 주파수 측정 결과를 얻을 수 있었다. 개발된 순시 주파수 측정용 수신기는 전자전 시 스템 및 수신 신호의 주파수 정보를 필요로 하는 다양한
시스템에 응용할 수 있을 것이다.
References
[1] 이일근, 박동철, 유태선, 명로훈, 임중수, 레이더 공학 과 전자전 응용, 대영사, 2006.
[2] E. S. Azevedo, B. G. M. de Oliveira, and M. T. de Melo,
"Microstrip power divider for integration of an instan- taneous frequency measurement system", Proceedings of
2011 SBMO/IEEE MTT-S International Microwave and Optoelectronics Conference(IMOC), pp. 295-297, Nov.
2011.
[3] R. Mulagada, T. P. Weldon, "A delay line discriminator for IFM using a left-handed delay line", Proceedings of
the IEEE SoutheastCon 2010, pp. 185-188, Mar. 2010.
[4] James B. Y. Tsui, Microwave Receivers with Electronic
Warfare Applications, John Wiley & Sons, 1986.
[5] Linear Technology, LTC5532, http://www.linear.com [6] M. Biehl, A. Vogt, R. Herwig, M. Neuhaus, E. Crocoll,
R. Lochschmied, Scherer, and W. Jutzi, "A 4 bit in- stantaneous frequency meter at 10 GHz with coplanar YBCO delay lines", IEEE Trans. Applied Superconduc-
tivity, vol. 5, no. 2, pp. 2279-2282, Jun. 1995.
[7] M. Biehl, E. Crocoll, M. Neuhaus, 1. Scherer, and W.
Jutzi, "A superconducting 4 bit instantaneous frequency meter at 10 GHz with integrated resistors and air-bri- dges", Applied Superconductivity, vol. 6, no. 10-12, pp.
547-551, Oct. 1999.
[8] G. C. Liang, C. F. Shih, R. S. Withers, B. F. Cole, M.
E. Johansson, and L. P. Suppan, "Superconductive digi- tal instantaneous frequency-measurement subsystem", IE-
EE Trans. Microwave Theory and Techniques, vol. 41,
no. 12, pp. 2368-2375, Dec. 1993.전 문 수
2010 년 3월～현재: 충남대학교 전파공학 과 학부과정
[주 관심분야] 초고주파 회로 및 모듈, 전 자전 시스템
전 여 옥
2011년 3월～현재: 충남대학교 전파공학 과 학부과정
[주 관심분야] 초고주파 회로 및 모듈, 신 호처리
서 원 구
2014년 2월: 충남대학교 전기정보통신공 학부 (공학사)
2014년 3월～현재: 충남대학교 전자전파 정보통신공학과 석사과정
[주 관심분야] 근거리 레이더 및 센서 모 듈, 초고주파 및 밀리미터파 모듈
배 경 태
2014 년 2월: 충남대학교 전기전자통신공 학교육과 (공학사)
2014 년 3월～현재: 충남대학교 전자전파 정보통신공학과 석사과정
[주 관심분야] 광대역 고출력 전력증폭기, 초고주파 및 밀리미터파 회로
김 동 욱
