2017년 1학기 공학논문작성법
Title and abstract (version 02)
성명: 노예호 날짜 2017년 3 월 30 일
학과(부) 전자공학부 지도교수 박홍식 교수님 과정명 석사과정 1년차 (예, 박사과정 2년차)
Full or part
time? Full time ( O ) Part time ( ) 세부전공
(해당 학과 내 세부전 공)
반도체 및 디스플레이
(전자공학부 학생은 7개 전공 중 한 개 기입. 예, 반도체, 정보통신, 디스플레이, 유체역학, …) 연구분야
(본인의 연구분야)
Si-GaAs bonding by Sol-gel and Layer transfer by controlled spalling
(아직 본인 연구 분야가 정해져 있지 않으면 연구실 연구분야 기입)
Title (제목) 현재 진행 중인 (혹은 계획하고 있는 가상 의) 연구의 결과물로 정식 논문을 작성한다 고 가정했을 때 사용 가능한 title
(국문)
Spin on glass를 이용하여 두께가 조절이 되고 또한 저온공정이 가능한 실리콘과 II- V 기판을 접합의 특성들
(영문)
properties of thickness controlled and low temperature Si-(II-V) bonding by spin on glass
요약문 (Abstract) 현재 진행 중인 (혹은 계획하고 있는 가상 의) 연구의 결과물로 정식 논문을 작성한다 고 가정했을 때 사용 가능한 abstract
(국문)
[1-1] Insulator의 특성들을 분석하고 적용하기 위한 연구는 많이 있었다. [1-2] 그중 에서도 Sol-Gel 을 이용한 Bonding layer의 Insulator에 대한 연구도 많이 진행되어 왔다. [2] 사용한접합을 할 경우에 높은 온도가 요구되고, 이종 재료 접합 시 열팽창 계수에 의한 스트레스가 크며 저온에서 접합하기 위하여 접착제를 사용하기도 하지 만, 접합 레이어가 안정성이 낮고 sealing이 어렵다. 이 일은 현재 반도체 흐름에서 3-5족 화합물들을 직접적으로 실리콘에서 성장시키지 못하므로, 전사를 해서 붙여 야 할 때 필요한 기술 중 Spin on glass 이용한 . [3-1] 이 논문에서, Spin on glass 기술을 이용하여 두께를 컨트롤 할 수 있는 Sol-Gel인 TEOS를 제작하였고, [3-2]
[TEOS의 두께측정, TEOS의 접합층의로서의 quality 두께별 Leakage current 측정,+
논문조사중..] 체계적으로 분석하였다. 기존의 표면처리 공정들에 비하여 spin on glass를 이용한 기술은 접합시에 물질 제한이 없고, 본딩레이어의 두께를 컨트롤 할 수 있으므로 이 기술을 사용하였다. 버퍼층을 이용한 본딩 기술, 다른 표면처리를 공정들에 대비, Insulator의 quality와 두께별 미치는 영향을 체계적으로 분석하였다.
(자료가 굉장히 부족….Leak test, Vbk, I-V,…) [3-3]대면적으로 high uniformity하는 spin on glass기술은 3-5족 화합물을 본딩하는데 있어서 굉장히 큰 의미를 가진다.
Sol-Gel layer를 이용한 저온 접합공정은 물질에 제한을 받지 않고 sealing 또한 잘 붙는다.
2017년 1학기 공학논문작성법
[2] 자기 연구분야 최고 수준의 논문
[1-1] In recent years, flexible devices based on nanoscale materials and structures have begun to emerge, exploiting semiconductor nanowires, graphene, and carbon nanotubes. [1-2] This is primarily to
circumvent the existing shortcomings of the conventional flexible electronics based on organic and amorphous semiconductors. The aim of this new class of flexible nanoelectronics is to attain high- performance devices with increased packing density. However, highly integrated flexible circuits with nanoscale transistors have not yet been demonstrated. [3-1] Here, we show nanoscale flexible circuits on 60 Å thick silicon, including functional ring oscillators and memory cells. [3-2] The 100-stage ring
oscillators exhibit the stage delay of ∼16 ps at a power supply voltage of 0.9 V, the best reported for any flexible circuits to date. The mechanical flexibility is achieved by employing the controlled spalling
technology, enabling the large-area transfer of the ultrathin body silicon devices to a plastic substrate at room temperature. [4] These results provide a simple and cost-effective pathway to enable ultralight flexible nanoelectronics with unprecedented level of system complexity based on mainstream silicon technology.
