Development of Neuromorphic Hardware using Ultra-thin Structure Based High-performance Memristor Device

2018년 12월 18ZB1810-01-3400P

초박막 구조 기반 고성능 멤리스터

소자를 이용한 뉴로모픽 하드웨어 개발

Development of Neuromorphic Hardware using Ultra-thin Structure

Based High-performance Memristor Device

본 문서에서 음영처리된 부분은( ) 정보공개법 제9조의 비공개

대상정보와 저작권법 및 그 밖의 법령에서 보호하고 있는 제3자의

권리가 포함된 저작물로 공개대상에서 제외되었습니다.

인 사 말 씀

디지털 헬스케어나 자율주행 자동차 등의 서비스가 요구되면서

엄청난 데이터를 처리하기 위해 수많은 데이터 센터가 건립 중이며,

이로 인한 많은 컴퓨터와 막대한 전력을 필요로 하고 있다. 또한,

서버에 모이는 방대한 데이터 중에는 기계는 인식하기 어려운

비정형적인 이미지, 음성, 영상 등이 혼재해 있는데, 이의 처리

과정에서 막대한 전력이 소모되는 기존 컴퓨팅 시스템의 문제를

해결해야 한다. 따라서, 적은 전력으로도 많은 정보를 처리하는

사람의 뇌를 모방한 뉴로모픽 칩에 대한 관심이 높아지고 있다.

이를 위해 현재까지는 기존 폰-노이만 컴퓨팅 시스템 기반

소프트웨어를 이용한 인공지능 시스템이나 CMOS 공정 기반 뉴로모픽

소자를 이용한 인공 신경망 연구가 주로 연구되어 왔으나, 인체 뇌

모사에의 한계 등으로 방대한 시스템과 비효율적인 에너지 소모가

수반된다. 따라서 인간의 뇌처럼 효율성이 높고, 기억, 연산, 추론,

학습 등을 동시에 수행할 수 있는, 신소재 기반 초집적화나

초저소모전력화가 가능한 차세대 뉴로모픽 하드웨어의 개발이

시급한 상황입니다. 본 연구 사업을 통해서 초박막 기반 차세대

뉴로모픽 소자를 연구하고 그 가능성을 확인하여, 기술의 원천성

확보 및 타 산업의 성장에의 기여 등이 가능 할 것으로 기대됩니다.

끝으로, 본 연구사업을 지원해주신 국가과학기술연구회에 깊은

감사를 드리오며, 연구업무수행에 참여한 연구원의 노고를 치하하는

바입니다.

2018년 12월

한국전자통신연구원 원장 이 상 훈

제 출 문

본 연구보고서는 주요사업인 "초박막 구조 기반 고성능 멤리스터

소자를 이용한 뉴로모픽 하드웨어에 관한 연구"의 결과로서, 본

과제에 참여한 아래의 연구팀이 작성한 것입니다.

2018년 12월

연구책임자 : 책임연구원 문승언 (ETRI ICT 소재연구그룹)

총괄과제책임자 : 교수 박배호 (건국대학교 물리학과)

연구참여자:책임연구원 이진호 (ETRI 소재부품원천연구본구)

책임연구원 이재우 (ETRI ICT 소재연구그룹)

선임연구원 임종필 (ETRI ICT 소재연구그룹)

선임연구원 김정훈 (ETRI ICT 소재연구그룹)

책임연구원 강승열 (ETRI 실감소자연구그룹)

책임연구원 황치선 (ETRI 실감소자연구그룹)

책임연구원 문제현 (ETRI 실감소자연구그룹)

연 구 원 최지훈 (ETRI 실감소자연구그룹)

책임연구원 이주현 (ETRI 프로세서연구그룹)

책임연구원 김진규 (ETRI 프로세서연구그룹)

책임연구원 김병조 (ETRI 프로세서연구그룹)

선임연구원 이미영 (ETRI 프로세서연구그룹)

선임연구원 김주엽 (ETRI 프로세서연구그룹)

책임연구원 김성민 (ETRI 프로세서연구그룹)

책임연구원 조민형 (ETRI 프로세서연구그룹)

책임연구원 전영득 (ETRI 프로세서연구그룹)

책임연구원 유현규 (ETRI 프로세서연구그룹)

교수 윤성민 (경희대학교 정보전자신소재공학과)

교수 민경식 (국민대학교 전자공학부)

교수 김대환 (국민대학교 전자공학부)

박사과정 윤찬수 (건국대학교 물리학과)

박사과정 오다예 (건국대학교 물리학과)

박사과정 장준태 (국민대학교 전자공학부)

석사과정 김동욱 (국민대학교 전자공학부)

석사과정 민대홍 (경희대학교 정보전자신소재공학과)

요 약 문

Ⅰ. 제 목

초박막 구조 기반 고성능 멤리스터 소자를 이용한 뉴로모픽 하드웨어에 관한 연구

Ⅱ. 연구목적 및 중요성

가. 목적 초박막 기반 멤리스터 소자를 이용한 뉴로모픽 하드웨어 원천기술 개발 - 점진적으로 변화하는 컨덕턴스 특성이 생물학적 시냅스 가소성을 구현하는데 적합한, 강유전체 초박막 전해질 기반 초저에너지로 동작되는 뉴런과 시냅스 모방 차세대 메모리 기술 구현 - 디지털 및 아날로그 메모리 특성의 모델링을 통한 소자/회로 시뮬레이션 플랫폼 개발/검증 및 멤리스터 소자 특성의 상위수준 모델링을 통한 인식성능 검증 나. 중요성 기존의 Si CMOS 기반 뉴로모픽 시스템은 소프트웨어의 발전을 이용하여 복잡한 학습 알고리즘에 의해 정보 처리를 하였으나, 이를 처리하는 하드웨어는 연산 과정이 매우 느리며 에너지 소모 문제의 한계가 있음 인간의 뇌를 모방하는 하드웨어 기반의 뉴로모픽 시스템은 고집적, 초저에너지 소모량 등의 장점으로 기존의 뉴로모픽 시스템의 한계를 극복할 수 있음

Ⅲ. 연구내용 및 범위

가. 초박막 접합 구조기반 시냅스 모방 memristor 소자 기술 - 활성화 전극 / 강유전체 초박막 / 산화물 전극 구조 제작 방법 확립 나. 멤리스터 기반 뉴런 소자 기술 - 단위 멤리스터 구조 구현 및 특성 연구

- 단위멤리스터 동작성능 검증을 통한 인공 뉴런 시스템 선행연구 다. 소자의 특성을 상위수준으로 모델링 가능한 학습/인지 소프트웨어 프레임 워크 기술 개발 - CNN / FCN 신경망 학습 프레임 워크 SW 구현 라. 디지털 및 아날로그 메모리 특성의 소자 모델 개발 - 금속 이온, 산소 이온, 산소 정공, 강유전성등 메모리 시냅스-뉴런 동작 핵심 메커니즘에 대한 물리적 파라미터 도출 및 소자 모델링 마. 시냅스 모방 멤리스터 어레이에 적합한 SNN 아키텍쳐 개발 - 멤리스터 어레이 기반의 SNN 구조 개발 - 개발된 멤리스터 어레이 기반의 SNN 동작을 matlab과 회로 시뮬레이션을 통해서 동작 확인 및 오류 검증

Ⅳ. 연구결과

가. 신개념 뉴런-시냅스 모방 소자 개발 - 초저에너지 시냅스 강화 특성 : 에너지 소비량 < 20fJ - Progressive set/reset 가능 및 on/off 신호 비율 > 105

나. 뉴로모픽 아키텍처 시뮬레이션 연구 - 강유전체 멤리스터에서 인가전압에 따른 위상과 분극의 크기 곡선, 전류- 전압 특성 곡선 및 자기 선택적 기억 특성 곡선 시뮬레이션 기술 개발 다. 뉴로모픽 아키텍처 시스템 설계 및 검증 - MNIST 데이터베이스 기반으로 프레임워크 SW상에서 신경망 학습 가능 확인 - SNN architecture에 관한 시뮬레이션 결과 확보

Ⅴ. 연구개발결과의 활용계획

초저전력, 저전압 학습능력을 가진 뉴로모픽 소자를 이용하여 Brain-computer Interface, 복잡한 패턴인식, 고속 검색, 유추/예측 기능을 기반으로 스마트

로봇, 자율주행차, 사물인터넷등의 새로운 기술, 제품, 서비스로의 응용이 예상됨.

Ⅵ. 기대성과 및 건의

기존 뉴런-시냅스 소자 연구는 알고리즘 연구와 하드웨어 연구가 서로 괴리되어 있어 새로운 개념의 응용 기술 혹은 구체적인 회로와 구동방법의 가시화가 어려웠으나, 본 연구를 통해 알고리즘 연구와 하드웨어 연구의 최적의 융합 연구가 가능함으로써 고성능 뉴로모픽 하드웨어 시스템 제작이 가능할 것으로 기대됨.

ABSTRACT

Ⅰ. TITLE

Development of Neuromorphic Hardware using Ultra-thin Structure Based High-performance Memristor Device

Ⅱ. THE OBJECTIVES

Development of original technology for neuromorphic hardware using ultra-thin film based memristor device

- Implementing next-generation memory technology with neurons and synaptic mimics driven by ferroelectric ultra-thin electrolyte-based ultralow-energy suited to realize biological synaptic plasticity with progressively changing conductance characteristics

- Device and circuit simulation platform development through modeling of digital and analog memory characteristics & Verification of recognition performance by high level modeling of memristor device characteristics

Ⅲ. THE CONTENTS AND SCOPE OF THE STUDY

Ultra-thin junction structure-based synaptic mimic memristor device technology - manufacturing method of oxide electrode structure / active electrode /

Ferroelectric ultra thin film Memistor-based neuron device technology

- Implementation and characteristic study of unit memristor structure - Advanced study on artificial neuron system by verifying the performance

Development of Learning and cognitive software framework technology to model device characteristics at a higher level

- CNN, FCN neural network learning framework SW implementation Device model development of digital and analog memory characteristics

- Physical parameter derivation and device modeling for key mechanisms of Memory synapse-neuron behavior like metal ions, oxygen ions, oxygen vacancies, ferroelectricity etc.

Development of SNN architecture suitable for synaptic mimic memories arrays - Development of SNN structure based on memristor array

- Verification of SNN operation based on developed memristor array through matlab and circuit simulation.

Ⅳ. RESULTS

Developed neuron-synapse mimic device

- Ultra low energy synapse strengthening characteristics: Energy consumption <20fJ

- Progressive set / reset enable and on / off signal ratio> 105

Simulation study of neuromotric architecture

- Development of phase and polarization magnitude curves, current-voltage characteristic curves, and Self-Selective Memory Characteristic Curve Simulation Technology according to applied voltage in ferroelectric memristor

Design and Validation of neuromorphic Architecture System

- Possible to learn neural network on framework SW based on MNIST database. - Obtain simulation results for SNN architecture

The existing neuron-synapse device research has been difficult to realistically realize new concept application techniques or specific circuits and driving methods because algorithm research and hardware research are different from each other. However, Through this study, it is expected that it will be possible to produce a high performance neuromorphic hardware system by enabling the optimal fusion research of algorithm research and hardware research.

목 차

제1장 서론………13

제1절 연구의 필요성 및 중요성 ………13

1. 연구 개발 과제의 필요성 ………13

2. 연구 개발 과제의 중요성 ………15

3. 연구 개발 과제의 제약 요인………17

4. 연구 개발 과제 수행 결과 기대 효과………18

제2장 본론 (I)………20

제1절 현황 및 접근방법………20

1. 국내. 외 현황 ………20

본론 (II) ………32

제1절 총괄목표………32

1. 총괄목표 및 제안기술 개념도 ………32

제2절 연구개발 최종목표 및 수행방법 ………33

1. 최종목표………33

2. 당해년도 연구개발 목표 및 내용………35

3. 성과지표………37

제3절 연구수행 내용 및 결과 ………39

1. 신개념 시냅스-뉴런 모방 소자 기술 ………39

2. 디지털 및 아날로그 메모리특성의 소자모델 개발 …82

3. 뉴로모픽 아키텍처 시뮬레이션 연구 ………97

제3장 결론 ………134

부록 ………139

1. 연구시설 장비 현황………139

·

·

제 1 장 서론

제 1 절 연구의 필요성 및 중요성

1. 연구개발과제의 필요성

○ 기존의 멤리스터 소자는 열, 이온 이동도만으로 전도성 경로 제어가 힘들어1,2 progressive set/reset, 높은 on/off 비율, 멀티레벨, 높은 variation margin 등 특 성들의 동시 구현이 어려우므로 창의적이며 도전적인 새로운 소자 개발이 시급함. ○ 최근 HfO2로 대표되는 이원계 금속산화물 조성의 새로운 강유전체 박막 소재가 발표되면서, 해당 소재가 가지는 우수한 소자 스케일링 특성과 CMOS 공정 정합성을 활용하는 단일 트랜지스터형 비휘발성 메모리 소자 및 강유전체 박막의 부성용량 특성을 이용한 steel-slope 트랜지스터 소자에 대한 관심이 매우 높다. 이들 소자 뿐만 아니라, 강유전체 게이트절연막의 부분분극 반전특성을 이용하면 적응학습 및 적화연산 기능을 갖는 시냅스 동작을 모사할 수 있으며, 강유전체 시냅스 트랜 지스터의 구현이 가능함. ○ 이원계 금속산화물 강유전체 박막 소재를 이용한 비휘발성 메모리 소재에 대한 관심과는 달리, 동일 소재의 강유전체 박막을 시냅스 트랜지스터에 이용하려는 연 구 개발 움직임은 아직 더딘 상태이다. 하지만 해당 기술의 실용화를 위해서는 기 존 메모리 소자와는 달리, 강유전체 박막의 분극 스위칭 제어와 시냅스 소자 구현 을 위한 동작 메커니즘 등의 기술 개발이 추가적으로 필요한 상황이며, 해당 기술 에 대한 연구 경쟁력의 조기 선점과 글로벌 리더십 확보를 위한 본격적인 연구 개

발이 절실한 시점임. ○ 뉴로모픽 회로를 구성하는 멤리스터 소자들은 다양한 구조를 가지고 있으며 이 러한 소자들은 각기 다른 특성을 지니고 있어 최대한 다양한 소자들을 활용 할 수 있는 뉴런 구조가 필요함. 제안하는 Auto-reset 기능은 기존의 unipolar 구조의 소 자이외에 Bipolar 구조의 소자에도 적용 가능하여 범용적 활용이 가능한 기술임. ○ 뉴런의 신경연산의 모델링 방법은 현재 다양하게 제시되어 왔나 모두 소프트웨 어 및 수학적인 신경연산 모델이며 이에 대한 소자, 회로와 같은 물리적 신경연산 모델은 현재 전 세계적으로 전무한 상태임 ○ 기존의 딥러닝 기반 뉴로모픽 시스템은 비효율적인 에너지 소비량과 낮은 집적도의 한계가 있음 - 약 1000조개의 시냅스가 존재하면서도 데이터 병렬처리를 통해 약 10W 정도의 전 력만을 소비할 정도로 고효율 고집적도를 가지는 인간의 뇌를 모방하는 초저에너지 소비량의 고집적 뉴로모픽 시스템 개발이 시급함 ○ 기존의 멤리스터 소자는 열, 이온 이동도만으로 전도성 경로 제어가 힘들어 progressive set/reset, 높은 on/off 비율, 멀티레벨, 높은 variation margin 등 특 성들의 동시 구현이 어려우므로 창의적이며 도전적인 새로운 소자 개발이 시급함 ○ 재료와 공정으로 제어되는 파라미터 기반으로, 시냅스-뉴런 모방 메모리 소자 특성과 이를 구동하는 집적회로 블록을 함께 시뮬레이션 할 수 있는 모델과 신뢰 성을 고려한 시뮬레이션 방법론 연구도 필수적임 ○ 뉴로모픽 신소자의 개발을 위해 인공지능 시스템에서 요구되는 기능을 위해 소 자의 필요한 기능 및 사양에 대한 방향을 마련하고 개발된 신소자의 성능을 기반

으로 인공지능 시스템을 에뮬레이션하여 성능을 평가하기 위한 뉴로모픽 신소자의 상위수준 학습 및 인지 시뮬레이션 환경 개발이 필요함

2. 연구개발과제의 중요성

○ 이원계 금속산화물 강유전체 박막을 이용하는 3단자 시냅스 트랜지스터 소자 개발 과정의 첫 번째 기술적 중요성은 신규소재의 개발이고, 기존 소재의 문제점 을 극복하고, 제안 소자의 성능을 최적화 할 수 있는 신규 소재를 개발하는 한편, 해당 소재가 가지는 특성의 물리적 기구 규명이 필요하며, 이러한 신규 소재의 개 발은 강유전체 시냅스 트랜지스터의 구현은 물론 성능 최적화를 위한 필수적인 기 술개발 요소가 될 전망임. ○ 이원계 금속산화물 강유전체 박막을 이용하는 3단자 시냅스 트랜지스터 소자 개발 과정의 두 번째 기술적 중요성은 소재/공정/소자 및 시스템 융합 기술의 개 발로서, 기존의 디지털 메미리와는 별개의 성능을 요구하는 시냅스 소자 개발에서 는 소재는 물론 소자 제작 공정, 소자의 구조 및 학습 알고리즘 개발에 이르기까 지 전체 시스템을 고려한 융합적 접근이 필수적이며, 또한 이러한 연구개발은 향 후 하드웨어 기반 뉴로몰픽 시스템 구현에서 매우 중요한 기술개발 요소가 될 전 망임. ○ 뉴로모픽 하드웨어 설계에 있어서 저전력 소모 특성은 필수적이며, Auto-reset 은 뉴런의 필수 기능인 reset을 주변 기능 블록의 도움 없이 자체적으로 실행하여 추가적인 전력 소모를 발생하지 않고 수행 가능함. 또한 이를 통해 면적 감소의

효과도 볼 수 있음 ○ 인간의 뇌를 모방하는 하드웨어 기반의 뉴로모픽 시스템은 고집적, 초저에너지 소모량 등의 장점으로 기존의 뉴로모픽 시스템의 한계를 극복할 수 있음. ○ 기존의 Si CMOS 기반 뉴로모픽 시스템은 소프트웨어의 발전을 이용하여 복잡한 학습 알고리즘에 의해 정보 처리를 하였으나, 이를 처리하는 하드웨어는 연산과정 이 매우 느리며 에너지 소모 문제의 한계가 있음 - 인간의 뇌를 모방하는 하드웨어 기반의 뉴로모픽 시스템은 고집적, 초저에너지 소모량 등의 장점으로 기존의 뉴로모픽 시스템의 한계를 극복할 수 있음 ○ 경쟁국 (미국, 유럽 등) 사이에서 우리나라가 인공지능 시장에서의 경쟁력을 확 보하기 위해서는 spiking neural network (SNN)와 같은 하드웨어 기반 뉴로모픽 시 스템의 기초 연구 활성화와 연구 여건 확대가 매우 절실한 상황임 - 창의⦁혁신⦁도전적인 소재/소자/알고리즘 등을 개발하여 인공지능 하드웨어의 패 러다임 변화를 리드하는 것은 매우 중요함 ○ 인공지능 기술은 소프트웨어 알고리즘분야의 발전에 비해 단말, 휴대 장치 등 의 분야에서의 기술 확산이 더디고 있으며 이는 현재의 하드웨어 시스템이 과도한 소비전력과 부피로 인해 적용 분야가 한정되어 있기 때문임 - 신소자 기반의 뉴로모픽 기술을 개발하여 인공지능 시스템 하드웨어 분야에서 소비에너지 및 시스템 부피 측면에서 획기적인 발전이 가능하며 모바일에서부터 서버 시스템까지 다양한 분야로의 파급이 가능함

3. 연구개발과제 수행의 제약요인

○ 기존의 시냅스 소자를 활용하는 것이 아니라, 신개념 소자를 활용함으로 인해 수반되는 동작 원리 규명 및 검증에 따른 어려움 예상됨. ○ 기존의 알려진 시뮬레이션 및 알고리즘을 활용하는 것이 아니라, 새로운 기술 을 개발함 으로 인해 수반되는 개념 정의 및 검증에 따른 어려움 예상됨. ○ 이원계 금속산화물 강유전체 기반의 시냅스 트랜지스터 개발에 있어서는, 소자 및 공정기술 개발의 측면에서 기존 실리콘 소자 공정과 정합할 수 있는 수준의 소 자 스케일링 공정 기술과 신규 소재의 융햡을 통해 새로운 기능성을 도출하기 위 한 공정기술 적용이 관건이 될 전망이다. 하지만, 대학 연구실에서는 초미세 나노 소자 공정을 적용하기 어려운 제약이 있어, 주관기관과의 밀접한 협업이 요구됨. ○ 뉴런의 reset 기능에 대해서는 다양한 연구가 진행되어 왔고 이를 발전 시킨 Auto-reset 기능도 최근에 발표되고 있지만 Bipolar 구조에 적용 하기 위한 nagative voltage generation을 포함하는 Auto-reset 기술은 세계최초로 제안된 기 술로 아직 실현된 바가 없어 뉴런 구현 및 동작 제어에 있어서 어려움이 예상됨. ○ 뉴런의 신경연산의 모델링 방법은 현재 다양하게 제시되어 왔으나 모두 소프트 웨어 및 수학적인 신경연산 모델이며 이에 대한 소자, 회로와 같은 물리적 신경연 산 모델은 현재 전세계적으로 전무한 상태임. ○ 신개념의 뉴런 소자를 개발하기 위해서는 소자의 물리적 구현을 위한 소재, 소 자, 공정, 회로 등의 다양한 기술이 접목되어야 하며 뉴런 소자가 실제 인공지능 기술에 활용될 수 있도록 하기 위해 인공지능 기계학습 및 모델링 기술, 시스템

○ 최근 기술 수요가 급속도로 많아져서 연구가 활발히 진행 중인 분야로서, 핵심 IPR 확보 등이 요구되는 기술 특성과 더불어 반도체 공정 팹 등의 시설과 대면적 공정과 소자 보유 기술 등의 내부 역량 등을 감안하면, 기존 사업 형태가 아닌 외 부 우수 전문가와의 개방형 연구개발사업으로 추진하여 핵심 원천기술을 조기에 확보해야할 기술임.

4. 연구개발과제 수행결과 기대효과

○ 이원계 금속산화물 강유전체 기반 시냅스 트랜지스터 개발이 성공적으로 수행 될 경우, 현재 소프트웨어 중심으로 진행되고 있는 뉴로몰픽 소자 및 시스템 개 발 기술의 혁신적 발전이 기대된다. 특히 전체 시스템의 간략화와 초저전력 동작 성능의 실현을 통해 기존 기술의 대체라는 막대한 파급효과를 기대할 수 있을 전 망됨. ○ 뉴런 구현에 있어 필수적인 Auto-reset 기능을 기존 Unipolar 구조의 멤리스터 뿐만 아니라 Biopolar 구조의 멤리스터에도 적용 가능하게 하여 소자의 활용성을 높이고, 또한 외부의 기능 블록 사용을 줄임으로서 전력 소모 감소 및 저 면적 구현이 가능할 것으로 기대됨. ○ 본 연구에서 개발된 멤리스터 크로스바 기반의 신경회로망 구조와 회로는 사물 인지, 시 각 지능 등에서 다양한 패턴인식에 응용이 가능함. ○ 고집적으로 응용 가능한 강유전 초박막의 분극 반전과 금속 이온 이동이라는 두 가지 메커니즘을 동시에 이용하여, 높은 on/off 신호 특성과 초저에너지 소비

특성이 가능한 신개념 소자를 개발함으로써, 인지 오류를 급격히 줄인 초저에너 지 뉴로모픽 하드웨어 인지 시스템 제작이 가능할 것으로 기대함. ○ 기존 뉴런-시냅스 소자 연구는 알고리즘 연구와 하드웨어 연구가 서로 괴리되 어 있어 새로운 개념의 응용 기술 혹은 구체적인 회로와 구동방법의 가시화가 어 려웠으나, 본 연구를 통해 알고리즘 연구와 하드웨어 연구의 최적의 융합 연구가 가능함으로써 고성능 뉴로모픽 하드웨어 시스템이 제작 가능할 것으로 기대됨. ○ 뉴로모픽 신소자의 개발 단계에서부터 개발 소자의 예상 특성 등을 상위수준 시 뮬레이션 환경을 통해 인공지능 시스템에 적용하여 그 실용성을 확인 하고 개발중인 신소자의 특성을 지속적으로 보완함으로서 소자의 개발 완료와 동시에 실용적인 시 스템으로의 적용이 가능할 것임.

제 2 장 본 론 (I)

제 1 절 현황 및 접근방법

1. 국내․ 외 현황

가. 국내 기술동향 및 수준

○ 스마트 기기의 보급에 따라 사용자에 의해 만들어지는 비정형화 (Unstructured) 상태의 데이터 양이 폭증하고 있으며 이러한 비정형 빅데이터를 정형화 (Structured, Labeled) 하기 위해 거대 규모의 컴퓨팅 자원이 사용되고 있음 - 미래에는 전세계 컴퓨터의 40%가 데이터의 Structuring 및 Labeling 등과 같은 지능정보 처리 작업을 하고 있을 것으로 전망됨 (Gartner, 2014) ○ 현재 인공지능 기술이 분야별로 가시적 성과를 보이고 있으나 이를 위한 방대한 신경망 연산을 효율적 으로 처리하기 위한 지능정보 처리 특화 프로세서가 없는 점이 기술 확산에 장애요소가 되고 있음 - 영상기반 객체인식을 위한 시각지능 분야에서 인식률 95%를 달성 (GoogLeNet, Yann LeCoon, ImageNet 2015 경연)

- 음성인식 분야에서 기존기술의 한계에 대한 Break-Through 기술발표 (Baidu, DeepSpeech, Andre Ng, 2015)

- 인공지능 기술의 가시적 발전에도 불구하고 방대한 연산 부하로 인해 일반적 사용자를 위 한 보편적 인공지능 서비스가 실현되지 않고 있음

- 지능정보 처리는 기술의 특성상 대규모의 연산 자원과 에너지를 소모하는 문제점이 있음

Case 1 : 3server, 4GPUs, [email protected] (ICML 2013, Andrew Ng)

Case 2 : 1server, 4GPUs, [email protected] (ILSVRC 2014, VGG)

<기존 인공지능 기술 분야 연산 규모 및 에너지 소비> ○ 실시간 인공지능 서비스를 사용자에게 보편적으로 제공하기 위해서는 연산부하를 해결해 야 하며 이러한 문제를 기존의 컴퓨팅 구조로는 처리하기 어렵다는 전 세계적인 공감대에 따라 두뇌를 모방한 뉴로모픽 기술이 각광 받고 있음 - 기존 컴퓨터는 추가적인 성능 증가를 위해서는 에너지 및 자원을 더 투입해야 하므로 에너 지 효율성 측면에서는 한계에 달한 것으로 인식되고 있음 그림 1. 기존 CPU/GPU 기술의 에너지 효율 개선의 한계 (출처: IEEE, Marr, 2013)

○ 두뇌는 약 2리터의 용적으로 20~25W의 전력을 소비하여 인식, 인지, 추론, 학습 및 판단 등의 기능을 효율적으로 수행하고 있음

- 뉴로모픽 기술을 통해 뉴런의 연산 에너지 효율성을 실현하고 지능정보 처리 전용 프로세 서를 실현하여 보편적 인공지능 서비스를 실현하여야 함

○ Chromium thiophosphate(CrPS4)와 같은 2차원 물질을 이용하여 활성화전극(Ag)/

고체전해질(CrPS4)/전극(Au) 구조에서 외부 전압에 의해 반복적인 산화⦁환원현상 을 일으키며 CrPS4 내부에서 이동하게 되는 이온을 이용함으로써 전도성 경로 기반 의 시냅스 모방 소자를 제작하여 단기 강화-장기강화 전환 등의 생물학적 시냅스 특성 모방함 그림2. 2차원 물질 chromium thiophosphate (CrPS4)를 이용한 시냅스 모방 소자의 물질 구조 및 시냅스 모방 특성3

○ 국내의 많은 연구그룹들이 차세대 비휘발성 메모리 소자 기술의 유망 후보로서 HfO2계 강유전체 게이트절연막을 적용한 메모리 트랜지스터 연구를 진행하고 있으 며, 국내에서도 서울대, 포항공대, KAIST, 고려대 등의 대학 연구소와 SK하이닉스 등의 메모리 업체 등도 많은 관심을 가지고 기술개발에 참여하고 있는 상황임. ○ 하지만 이러한 메모리 소자에 대한 높은 관심과는 달리, 동일 소재의 강유전체 박막을 시냅스 소자에 이용하려는 연구개발 움직임은 아직 더딘 상태이며, 서울대 와 포항공대 일부 그룹에서만 강유전체 부분분극 특성을 활용한 시냅스 동작 특성 에 대해 보고하고 있으나, 아직 강유전체 FET 소자 수준에서는 특기할만한 보고가 없고, 그림 3은 포항공대 황현상 교수 연구그룹에서 발표한 HfZrOx 기반 시냅스 소 자 적용을 위한 분극제어 연구결과(2017)의 예와 SK 하이닉스/서울대 공동 연구그 룹에서 2017년 IEDM에 발표한 Si-doped HfO2 박막의 스위칭 속도 엔지니어링 연구 결과(2017) 임.

그림 3. HfO2 기반 시냅스 소자 적용을 위한 (a) 분극제어 및 (b) 분극 스위칭 특성

연구예

○ Ferroelectric 특성이 반영된 멤리스터의 소자/회로 시뮬레이션 플랫폼 연구는 국내에서는 거의 진행되지 않음. ○ 국내 뉴로모픽 하드웨어 설계는 현재 시작 단계로 볼 수 있음. 소수의 대학 및 연구소에서 특정 기능, 예를 들어 시간 패턴 인식등의 구현을 위한 시도를 하고 있으며 대부분 소자 및 회로 개별로 진행되고 있음. 2015년 GIST에서 아래 그림 4 와 같이 소자와 회로를 결합한 시스템 연구 결과를 발표함. 뉴런의 reset에 관한 연구도 포함되었으나 외부 전원을 연결한 수동 reset 기능을 구현. 그림 4. GIST, 패턴인식을 위한 뉴로모픽 하드웨어 시스템 기술

○ GIST에서는 CMOS 뉴런, PCMO 시냅스 기반 인지 시스템을 제작하고, CMOS 이미지 센서와 뉴

증함. 그림 5. CMOS 이미지 센서와 뉴런소자, PCMO 시냅스 소자기반 뉴로모픽 시스템 <국내외 기술동향 및 수준> 연구수행 기관 연구개발의 내용 연구개발성과의 활용현황 Stanford University 산화물 고체전해질 HfOx/AlOx 구조 내부의 산소 정공을 이용하는 전도성 경 로의 성장정도를 극단적으 로 짧은 펄스 자극을 통해 제어하여 멀티레벨을 가지 는 초저에너지 멤리스터 소 자 제작 하드웨어 기반 뉴로모픽 시스 템의 시냅스 모 방 소자

POSTECH

W/Al/PCMO/Pt 의 소자구조 중 Al/PCMO 계면의 산화와 환원을 통해 형성되는 AlOx

을 이용하여 멀티레벨의 progressive set 과 reset 의 시냅스 소자 제작 CMOS 뉴런과의 호환을 통한 학 습회로 제작 Sejong University carbon nanotube 를 이용하여 트랜지스터 를 제작한 후 펄스 자극을 통해 측정된 시냅스 강화 및 감소 현상의 비율이 인지 시스템의 오류를 줄이고 인지율을 향상시 키는 요소임을 증명 carbon nanotube 트랜지 스터 기반 시냅스의 성 능 검증 시뮬레이션 Kookmin University carbon nanotube 를 이용하 여 제작된 트랜지스터에서 펄스자극을 통해 측정된 시 냅스강화와 감소를 통해 MNIST 테스트를 하여 인식 률 검증 Carbon nanotube 트랜지스터 기 반 시냅스의 성 능 검증

GIST CMOS 이미지 센서와 뉴런소 자, PCMO 시냅스 소자 기반 뉴로모픽 시스템을 제작하 여 숫자인지 및 인지율 검 증 CMOS 뉴런, PCMO 시냅스 기반 인 지 시스템 제작 및 성능 검증 National Institute for Materials Science in Japan WOx 내부에 존재하는 산소정 공에 의한 전도성 경로의 형성과 파괴에 따른 휘발성 및 비휘발성 특성 연구 시냅스소자의 휘발성 및 비휘 발성 기초 특성 연구

나. 국외 기술동향 및 수준

○ 2차원 물질 hexagonal boron nitride(h-BN)을 전해질로 이용하여 Au/Ti/h-BN/Cu 구조를 제작한 후, h-BN 내부에서 이동하는 이온의 반복된 산화⦁환원을 통해 유도되는 전도성 경로 기반의 시냅스 소자를 제작하고, 점진적인 전류의 변화를 이용하여 생물학적 시냅스 특성을 모방

그림 6. 2차원 물질 hexagonal boron nitride(h-BN) 를 이용한 시냅스 모방 소자의 물질 구조 및 시냅스 모방 특성 ○ HfO2 조성물을 기반으로 하는 이원계 금속산화물 박막 형성을 통해 강유전성의 발현이 가능하다는 보고가 발표된 이래, 국내외 연구기관에서 강유전성 발현기구 등의 물리적 접근을 포함한 소재 조성 개발에 대한 연구를 중심으로 기술개발이 시작된 상황이다. 특히, 독일의 NamLab은 핵심 소재 조성 등을 가장 먼저 제안하여 이 분야 기술을 선도하고 있으며, 현재 보고된 관련 논문 대부분을 선점하고 있다. 따라서 HfO2계 강유전체 박막 기술 및 비휘발성 메모리 트랜지스터 분야에서는 가장 앞선 기술력을 보유하고 있는 것으로 판단됨. ○ 해당 조성의 이원계 금속산화물 강유전체는 지금까지 주로 기존의 비휘발성 메 모리를 대체할 차세대 메모리 소자의 핵심 소재로서 개발이 진행되어 왔다. 이미 2012년 VLSI Symposium 등에서 CMOS 정합공정을 적용한 강유전체 게이트 메모리 FET의 발표가 이루어진 바 있다. 아울러 28nm HKMG (High-k metal-gate) 공정을 상 정한 소자의 성능 및 신뢰성에 대해 보고하고 있다. 하지만 강유전체 FET 소자 기

반의 시냅스 트랜지스터에 대한 구체적인 연구 사례 및 보고는 아직 활발히 이루 어지지 않고 있는 상황임.

○ 프랑스의 W. Zhao 교수 그룹에서는 ferroelectric tunnel junction (FTJ)을 이 용한 멤리스터의 뉴로모픽 시뮬레이션을 위한 compact model을 개발함.

○ FTJ의 주요 핵심 모델은 up-polarized와 down-polarized를 따로 표기하여 FTJ 멤리스터 의 저항을 표기하는 것이고, KAI 모델을 활용하여 switched polarization의 volume fraction 을 표현함.

○ FTJ의 polarization 효과를 classical KAI 모델로 표현함으로써, FTJ 멤리스터 의 compact model과 관련해서 가장 앞서있는 모델로 판단됨.

그림 7. Ferroelectric tunnel junction (FTJ)을 이용한 멤리스터의 compact model

결과

여 뉴런의 reset 기능을 외부의 전원을 사용하지 않고 자체적으로 실현함. 또한 외 부에서 특별한 타이밍을 제공하지 않고 자동으로 원하는 시점에서 reset이 이루어 짐. 다만 unipolar 멤리스터에만 국한하여 적용 가능한 기술임.

그림 8. IMCAS, TSM을 기반으로 한 인공 뉴런 기술

○ IBM, SYNAPSE project with DARPA에서는 transistor 시냅스 기반 뉴로모픽 시스 템의 시냅스 모방 칩 제작. (그림 1-2-9(좌))

○ 57억개의 트랜지스터와 4096개의 프로세서로 이루어져 기존 마이크로프로세서 의 1만분의 1의 전력소비 특성을 가짐.

○ 1bit SRAM 기반 시냅스 소자를 사용하지만, 하나의 시냅스 소자 위해 8개의 transistor 필 요하고, 기존 시스템에 비해 줄어들기 했으나 여전히 비효율적인 에너지 소비량과 집적도의 한계 있음.

그림 9. Transistor 시냅스 기반 뉴로모픽 시스템의 시냅스 모방 칩(좌)와 강유전체 멤리스터 시냅스와 CMOS기반 뉴런으로 형성된 뉴로모픽 시스템 연구 개념도(우) ○ Panasonic에서는 그림 9우)와 같은 3-terminal 구조의 강유전체 멤리스터 시냅 스와 CMOS 기반 뉴런으로 형성된 뉴로모픽 시스템을 제작하여 기존 대비 에너지 전력 1/10으로 낮은 특성 발표함.

○ 작은 synaptic plasticity variation (10) 및 reproducible multi-level (5)로 인한 동작 한계와 집 적도 및 아키텍쳐 단순화의 한계 그리고 Back-propagation 알고리즘에 의존하는 시스템 (DNN)으로 인한 시스템 및 동작 방법 단순화의 한계 있음.

제 2 장 본 론 (II)

제 1 절 총괄 목표

1. 총괄 목표 및 제안기술 개념도:

○ 초박막 기반 멤리스터 소자를 이용한 뉴로모픽 하드웨어 원천기술 개발

⦁신개념 시냅스-뉴런 모방 소자 연구

⦁뉴로모픽 아키텍처 시뮬레이션 연구

⦁뉴로모픽 아키텍처 시스템 설계 및 검증

그림 10. 제안기술 개념도

제 2 절 연구개발 최종목표 및 수행방법

1. 최종 목표

구 분 내 용 최종목표 ○ 초박막 기반 멤리스터 소자를 이용한 뉴로모픽 하드웨어 원천기술 개발 ⦁신개념 시냅스-뉴런 모방 소자 연구 ⦁뉴로모픽 아키텍처 시뮬레이션 연구 ⦁뉴로모픽 아키텍처 시스템 설계 및 검증 세부목표 ○ 초박막 기반 멤리스터 소자를 이용한 뉴로모픽 하드웨어 원천기술 개발 ⦁점진적으로 변화하는 컨덕턴스 특성이 생물학적 시냅스 가소성을 구현하는데 적합한, 강유전체 초박막 전해질 기반 초저에너지로 동작되는 뉴런과 시냅스 모방 차세대 메모리 기술 구현

- on/off 신호비율 > 104,progressive set/reset,variation margin > 100 동시 구현, 초저에너지 < 100fJ, reproducible multi-level > 50 특성을 구현 - 인체의 성상세포의 기능을 모사하여 자가 선택적 기능을 가진 멤 리스터 소자 ⦁디지털 및 아날로그 메모리 특성의 모델링을 통한 소자/회로 시뮬 레이션 플랫폼 개발/검증 및 멤리스터 소자 특성의 상위수준 모 델링을 통한 인식성능 검증 - 멤리스터 어레이 기반의 신경망 구조/학습방법 및 플랫폼 개발

- 금속 이온, 산소 공공 등 시냅스-뉴런 동작 메커니즘에 대한 모델 과 재료 및 공정 변수로 전하수송 및 신뢰성 문제를 기술하는 시뮬레이션 플랫폼 개발

- MNIST (Modified National Institute of Science and Technology) 데이터베이스에 포함된 필기체 글씨에 대한 인식률 검증

2. 당해년도 연구개발 목표 및 내용

구 분

목 표

내 용

1차년도 (2018) ⦁신개념 멤리스터 구조 설계 및 제작 기술 (에너지 소비량 < 100fJ, Progressive set/reset 구현, on/off 신호 비율 > 104₎ ⦁멤리스터 기반 뉴런 소자 기술 ⦁소자의 특성을 상위수 준으로 모델링 가능 한 학습/인지 소프트 웨어 프레임워크 기 술 개발 ⦁금속 이온, 산소 이온, 산소 정공, 강유전성 등 시냅스-뉴런 동작 핵심 매커니즘에 대 한 소자 모델 개발 -신개념 멤리스터 구조 설계 및 제작 기술 -강유전체/전해질 소재 설계 및 증착 기술 개발 -전극에 따른 전하수송 특성 비교 및 동작 원리 연구 -금속 이온, 산소 이온, 산소 정공, 강유전 성 등 메모리 시냅스-뉴런 동작 핵심 메커 니즘에 대한 물리적 파라미터 도출 및 소 자 모델링 -소자 레벨 컴팩 모델을 기반으로 SPICE에 Veri-log 혹은 macromodel의 형태로 구현 및 확장 -재료 및 공정 파라미터로 기술되는 소자 시뮬레이션 플랫폼 구축 및 회로 시뮬레이 션으로 확장 -이원계 강유전체 박막 시냅스 소자 성능 구현을 위한 강유전체 분극 스위칭 기구 해석 및 특성 제어 기술 개발 -학습 선형성 및 적응학습 특성 구현을 위 한 이원계 강유전체 박막 시냅스 구조/공 정 최적화 기술 개발

위한 모델링 및 공정/측정 기술 개발 -멤리스터 소자의 메모리 read, write 특성을 상위수준으로 모델링 하여 CNN 등의 신경망 연산 연구 수행 -나노스케일 강유전체 박막 게이트 절연막 적용 단일 트랜지스터형 시냅스 소자 제작 -시냅스 모방 멤리스터 어레이에 적합한 SNN architecture 개발

4. 성과지표

성과목표 목표도출 근거 성과지표 당해 연도 목표 (‘18년도) 달성결과 신개 념 시냅 스-뉴런 모방 소자 개발 멤리스터 소모 에너지 생물학적 시냅스에 소모되는 에너지 소비량은 수십fJ이며 현재 세계 최고 수준을 기반으로 더 높은 목표치 설정 초저에너지 시냅스 강화 특성 에너지 소비량 < 100 fJ ~ 20 fJ 멤리스터 성능 프로그래밍 펄스 모듈 설계의 단순화 및 생물학적 시냅스 가소성 모방 및 인지 오류를 줄일 수 있는 요소이며, 세계 최고 수준을 기반으로 더 높은 목표치 설정 Progressive set/reset 가능 가능 on/off 신호 비율 > 104 _{~ 10}5 뉴런소자 개발 설계도 설계도 설계도 확보 뉴로모픽 아키텍 처 시뮬레이션 연구 디지털 및 아날로그 메모리 특성의 소자 모델 개발 금속 이온, 산소 이온, 산소 정공, 강유전성 등 시냅스-뉴 런 동작 핵심 매커니즘 이 포함된 소자 및 회로 시뮬레이 션 개발 - 강유전체 멤리스터에서 인가전압에 따른 위상과 분극의 크기 곡선 시뮬레이션 기술 개발 - 강유전체 멤리스터에 서 전류-전압 특성 곡선 시뮬레이션 기 술 개발 - 강유전체 멤리스터에 서 자기 선택적 기 억 특성 곡선 시뮬 레이션 기술 개발

뉴로모픽 아키텍처 시스템 설계 및 검증 상위수준 모델링 및 인식성능 검증용 학습 프레임워크 SW 개발 상위수준 모델링 및 인식성능 검증용 학습 프레임워크 SW 개발 MNIST 데이터베이 스 기반으로 프레 임워크 SW 상에서 신경망 학습 가능 확인 시냅스 모방 멤리스터 어레이에 적합한 SNN architecture 개발 시냅스 모방 멤리 스터 어레이에 적 합한 SNN architecture 개발 SNN architecture에 관한 시뮬레이션 결과 확보 outcome/impact 논문/기고서/ 특허 IPR확보 및 기술이전 SCI논문 3 4 기고서 - 1 특허 3 3 기술이전 - 2 TM/TDP 5 8 학회발표 5 13

제 3 절. 연구수행 내용 및 결과

1. 신개념 시냅스-뉴런 모방 소자 기술

가. 접합용 다층박막 구조 설계 및 제작 기술

1) 박막

① PZT 박막 본 연구에서는 강유전체 전해질과 상부의 활성화전극을 동시에 활용하는 시냅스 소자를 제작하기 위해, 그림 11에서와 같이 레이저를 맞은 타겟에서 나오는 입자를 이용하여 에피택셜 고품질 산화물 제작이 가능한 Pulse Laser Deposition(PLD) 방법을 이용하였음. 제작된 산화물의 격자상수 및 열팽창계수 등의 변수를 고려하여 단결정 SrTiO3(STO) 기판을 선택하였고, 격자상수는 각각의 산화물들의 격자상수가 다르기 때문에 layer-by-layer 성장을 통한 고품질의 박막을 얻기 위해서 고려해야 되며, 열팽창계수는 제작될 산화물의 증착 온도가 고온(550~675 o_{C)이기 때문에 이에} 따른 부피 팽창 및 수축과 함께 고려해야 함. 먼저, 고품질 강유전체 PbZr0.52Ti0.48O3(PZT) 박막을 성장하기 위해 Burffered Oxide

Etch (BOE)와 열처리를 이용하여 STO 기판 표면을 step terrace 구조로 제작하였고, 하부 산화물 전극은 PbZr0.52Ti0.48O3(PZT)와 격자상수 및 열팽창계수가 고려된

La0.8Sr0.2MnO3 (LSMO)를 이용하였으며, 아래 표와 같은 조건으로 PZT/LSMO 다층 구조

그림 11. PLD 방법의 동작원리

② HfO2 박막

- 원자층증착법을 이용한 doped-HfO2 강유전체 박막의 형성

이원계 강유전체 박막 형성 대면적 공정 방법의 일환으로 doped-HfO2 강유전체

박막은 원자층증착법 (atomic-layer deposition, ALD)을 적용하였고, 사용 장비는 그림 11. 에서처럼 (주)NCD의 Lucida D100이고 산소 소스원으로 오존 발생장치가 연결되어 있는데, 현재 사용 장비에는 HfO2 박막 증착을 위한 TEMAHf 소스와 Al2O3

박막 증착을 위한 TMA 소스 캐니스터가 장착되어 있고, ALD 사이클 구성을 통해 TMA와 TEMAHf의 구성비율을 조절함으로써 HfO2 박막 내부에 일정 비율의 Al을

도핑하는 방식으로 Al-doped HfO2 박막을 증착하였고, 또한 비교 분석을 위해 도펀트를 도입하지 않은 HfO2 박막을 증착하여 박막 결정성 및 전기적 특성 분석을 수행하였음. 보고에 따르면 증착 조건과 결정화 공정 조건을 최적화하면 도펀트를 도입하지 않은 HfO2 박막에서도 강유전성의 발현이 가능한 것으로 알려져 있으나, 일반적으로는 강유전성의 발현을 용이하게 하기 위해 다양한 도펀트를 도입하고

있고, HfO2계 강유전체 박막의 ALD 형성공정에서 주목할 점은 산소 프리커서로서

오존을 사용한다는 점이며, 선행실험을 통해 일반 수증기 공정으로 박막을 증착하여 특성을 평가하였으나, 원하는 특성을 전혀 얻지 못하였으며, 이후 오존제네레이터 도입과 관련 장비의 증강을 통해 오존 공급이 가능하게 된 이후에야 Al:HfO2 박막의 강유전성을 확인할 수 있었음.

Al의 도핑량은 1~5 at%로 조정되었으며, ALD 증착온도는 250~300oC를 적용하였고. 강유전성 및 결정성의 확인을 위하여 하부전극 및 기판은 TiN, Si, 고농도 Si을 사용하였으며, 상부전극은 TiN/Pt와 Pt를 사용하였고, 증착 박막의 결정성을 확인하기 위해서는 소정의 결정화 열처리 공정이 반드시 필요하며, 550~750o_C의 온도에서 RTA 공정을 통해 수행하였음. ALD 증착공정을 적용하여 HfO2계 강유전체 박막을 형성하는 연구 방법에서 진행하고자 하는 연구 방향 및 전략은 다음과 같음. ⦁ 강유전체 박막 형성을 위한 ALD 공정 조건의 최적화 ⦁ ALD 공정 조건 제어를 통한 박막 전기적 특성 및 강유전성 제어 방안 고찰 ⦁ 도핑원소의 종류 및 도핑량 조절이 박막의 강유전성에 미치는 영향 고찰 ⦁ 박막 두께 조절이 박막의 강유전성에 미치는 영향 고찰 ⦁ ALD 공정 적용 강유전체 박막 형성을 통한 강유전체 시냅스 트랜지스터 요구 성능의 확보

그림 12. doped-HfO2 박막 증착용 ALD 장비

원자층증착법을 적용하여 증착한 HfO2 박막의 결정성을 분석하였다. 박막의

결정성은 증착 박막의 전기적 특성을 판정하는 매우 중요한 지표이고, 일반적으로 HfO2의 안정상은 monoclinic 혹은 cubic 상이지만, 특정한 증착 조건과 열처리

조건을 통해 준안정상인 tetragonal 혹은 orthorhombic 상이 만들어 질 수 있으며, 특히 대칭 중심이 없는 orthorhombic 상을 갖는 Pbc21 공간군의 결정 구조를 가지면 강유전 분극 특성이 발현되는 것으로 알려져 있음. 먼저 도펀트를 도입하지 않은 undoped-HfO2의 결정성 평가 결과인데, 평가에 사용한 박막의 증착 및 소자 제작 조건은 다음과 같으며, 조건 중 PMA (post-metallization annealing)은 상부전극을 형성한 이후, 열처리를 수행하는 공정을 말하며, PDA (post-deposition annealing)는 박막 증착 후 상부전극 형성 이전에 미리 열처리를 수행하는 공정을 말하고, 최종 열처리는 RTA 장비를 이용하여 수행하였음.

Undoped HfO2 ALD Temp.(o_C) Film Thickness Bottom Electrode Top Electrode PDA/PMA Annealing Temp.(o_C) Annealing Time (sec) 그림 13 300 10 nm TiN (20nm) TiN PMA 600 10 그림 14 250 10 nm TiN (20nm) TiN PMA 600 10 그림 13과 14는 각각 상기의 조건으로 제작한 undoped HfO2의 XRD 분석결과를 보여주고, 분석결과로부터 알 수 있는 것처럼, 대부분의 결정 피크는 monoclinic의 다결정 피크로 이루어져 있는 것을 확인할 수 있으며, 이후 수행된 전기적 특성 평가 결과로부터도 undoped HfO2 박막의 강유전성은 확인되지 않았으며, 이후 다수의 후속 실험을 진행한 것은 아니지만, 위의 결과로부터 도펀트를 도입하지 않은 HfO2 박막의 경우, 강유전성이 발현되는 결정상을 형성하는 것이 매우 어려운 것을 시사하는 결과임. 그림 13. 300o_{C 증착 undoped HfO} 2 박막의 결정 XRD 분석 결과

그림 14. 250o_{C 증착 undoped HfO}

2 박막의 결정 XRD 분석 결과

Al 도핑량에 따른 Al:HfO2 박막의 결정성 평가 결과를 분석하였다.

- 스퍼터링 방법을 이용한 HfO2-ZrO2 강유전체 박막의 형성

이원계 강유전체 박막 형성 대면적 공정의 또 다른 방법으로 스퍼터링 증착법 (sputtering)을 적용하였고, 사용 장비는 home-made RF/DC magnetron sputtering 장비로서 ((주)다다 제작), 이 공정에서는 HfO2계 박막의 강유전성 발현을 위해

HfO2-ZrO2 (HZO) 고용체의 단일 타겟을 사용하였고, 타겟의 조성은 Hf:Zr=1:1이며,

현재 해당 장비는 동시 스퍼터링이 가능한 3기 캐소드 시스템으로 구성되어 있고, 이번 공정에서는 RF 소스 기반 HZO 단일 타겟을 이용하여 증착하는 박막 공정을 개발하였음. HfO2 박막의 강유전성을 얻기 위해 일반적으로는 소량의 도펀트를 도입하는 방법을 사용하지만, ZrO2와의 고용체 형성 역시 HfO2의 강유전성 발현에 매우 효과적인 것으로 알려져 있고, 스퍼터링 박막 증착 공정에서 산소분압 조건 (O2/Ar+O2), 증착압력, 증착파워, 타겟과 기판과의 거리, 증착온도 등은 박막의 특성에 많은 영향을 주는데, 산소분압 조건 (O2/Ar+O2)과 증착파워, 타겟과 기판과의 거리, 증착온도 등은 선행 증착실험을 통해 증착율과 박막 결정성 분석 등을 통해 강유전성을 가지는 HZO 박막의 준비를 위해서는 산소분압 0%, 상온의

증착온도, 100 W 증착파워 등을 고정하였음.

강유전성 및 결정성의 확인을 위하여 하부전극 및 기판은 TiN, Si, 고농도 Si을 사용하였으며, 상부전극은 TiN/Pt와 Pt를 사용하였고, 증착 박막의 결정성을 확인하기 위해서는 소정의 결정화 열처리 공정이 반드시 필요하며, HZO 박막의 경우에도 550~750o_{C의 온도에서 RTA 공정을 수행하였음.} 스퍼터링 증착공정을 적용하여 HZO 강유전체 박막을 형성하는 연구 방법에서 진행하고자 하는 연구 방향 및 전략은 다음과 같다. ⦁ HZO 강유전체 박막 형성을 위한 스퍼터링 공정 조건의 최적화 ⦁ 스퍼터링 공정 조건 제어를 통한 박막 전기적 특성 및 강유전성 제어 방안 고찰 ⦁ 소자 제작에 있어서 상하부 전극 구조 및 열처리 공정 조건이 강유전성에 미치는 영향 고찰 ⦁ 박막 두께 조절이 박막의 강유전성에 미치는 영향 고찰 ⦁ 스퍼터링 적용 강유전체 박막 형성을 통한 강유전체 시냅스 트랜지스터 요구 성능의 확보

스퍼터링 증착법을 적용하여 증착한 HZO 박막의 결정성을 분석하였고, 박막 결정성 해석의 지표에 대해서는 doped-HfO2 박막의 구조적 분석 결과에서 설명한 것과 같으며, 증착 압력에 따른 구조적 특성 평가에 사용한 박막의 증착 및 소자 제작 조건은 다음과 같음. HfO2-ZrO2 (HZO) O2/(Ar+O2) 증착압력 Film Thickness Bottom Electrode Top Electrode PDA/PMA Annealing Temp.(o_C) Annealing Time (sec) 그림 15 0 1 ~ 50 mTorr 20 nm TiN (50nm) Pt PMA 650 10 그림 16. 증착압력에 따른 HZO 박막의 성분 분석 결과 그림 16.은 스퍼터링 증착 압력을 달리하여 상기의 조건으로 증착한 HZO 박막의 EDAX 분석결과 인데, 증착 압력이 5 mTorr보다 높아질 경우 Hf의 비가 높이지고

산소가 없는 분위기에서 증착 공정을 진행했음에도 불구하고, O/Hf의 비는 4가 넘는 것으로 분석되어, 5 mTorr 이하의 압력에서 HZO 박막을 증착하고 또 후열처리 공정은 질소나 진공분위기에서 하는 것이 좋을 것으로 예측됨. 그림 17. 스퍼터링 증착압력(좌)과 후열처리 분위기(우)에 따른 에 따른 HZO 박막의 XRD 분석 결과 그림 17.는 스퍼터링 증착 압력을 달리하여 상기의 조건으로 증착한 HZO 박막의 XRD 분석결과 인데, 증착 압력이 5 mTorr보다 높아질 경우 orthorhombic phae가 보이질 않으며, 특히 오른쪽 그림은 2 mTorr에서 증착한 HZO 박막을 각각 질소와 산소 분위기에서 열처리한 박막의 XRD 분석 결과인데, 산소 분위기에서 열처리한 HZO 박막의 경우 orthorhombic phae가 보이질 않고 또 전기적으로도 강유전성을 확인할 수 없었음.

2) 소자 설계 및 제작

① 시냅스 소자 - 2단자 소자 설계 기존의 이온 이동 기반 필라멘트 기반의 소자는 그림 18.과 같은 활성화 전극/산화물 고체 전해질/전극 구조에서 산화물 고체 전해질의 외부에서 인가되는 전압에 의해 이동하게 되는 이온의 산화⦁환원을 이용하여 형성 및 파괴되는 필라멘트 기반의 동작원리를 가지지만, 외부에서 인가되는 전압에 의해서 기하급수적으로 증가하게 되는 이온의 이동 속도 때문에 급작스러운 스위칭 현상이 보이는데 (그림 19.), 이로 인해, 점진적으로 변화하는 전류 (저항, 컨덕턴스) 특성을 확보하여 생물학적 시냅스 가소성을 모방하는 것에는 어려움이 있음, 또 다른 방법으로 그림 20.과 같이 열에 의해 점진적으로 파괴되는 필라멘트로 인해 유도되는 reset의 점진적으로 변화하게 되는 전류를 이용하였는데, 이는 반드시 소자의 상태를 set 상태로 유지를 시켜놓고 다음 과정을 진행해야 되는 것으로 인한 단점이 있고, 또 다른 방법으로는 Pt/NiOx/Pt 구조 내부의 산소 이온 기반 필라멘트 시스템에서 필라멘트의 구조 및 배열을 제어하여 점진적으로 전류의 변화를 유도하는 방법(그림 21.)도 있지만, 이 방법은 낮은 아날로그 on/off 비율로 인해, 인지 시스템에 응용될 경우 높은 인지 오류의 단점이 있음. 이를 극복하기 위해, 본 연구에서는 Cu/PZT/LSMO 구조를 제작하여 강유전체와 활성화 전극을 동시에 이용하여 강유전체 내부의 전기장과 활성화 전극의 상호작용을 통해 이온의 이동을 제어하여 점진적인 전류 변화를 유도하고자 함.

그림 18. Cu/AlOx(HfOx)/Pt 구조 및 동작원리

그림 20. Cu/HfOx/Pt 구조에서 reset의 점진적으로 변화하는 스위칭 현상

그림 21. Pt/NiOx/Pt 구조에서의 펄스 자극에 의한 필라멘트의 구조 및 배열 변화

-2단자 소자 제작

본 연구에서는 강유전체와 활성화 전극을 동시에 이용하기 위해, PZT/LSMO 구조에 상부 Cu 전극을 제작하였고, 강유전체 PZT 초박막의 낮은 두께 (~5nm)로 인해

발생되는 누설전류 효과를 줄이기 위해 수

마이크로( , , )등의 정교한 패터닝의

장점이 있는 E-beam lithography와 E-beam evaporator를 이용하였음.

첫 번째 과정으로 PMMA를 PZT/LSMO/STO 박막에 전면에 spin coater를 이용하여 코팅하고, E-beam lithography 방법을 이용하여 전극 패턴을 제작하였으며, 그 다음 E-beam evaporator를 이용하여 Cu 막을 증착한 후, lift-off를 하여 PZT/LSMO/STO 구조에 Cu 상부 전극을 제작하였음. 그림 22.는 Cu 상부 전극을 제작하는 과정을 보여주며, 제작된 Cu/PZT/LSMO 소자의 표면을 AFM 방법을 이용하여 표면을 측정해

본 결과, , , 사이즈의 Cu 상부 전극이

제작된 것을 확인할 수 있었음.

- 나노 임프린트를 이용한 2단자 소자 제작 차세대 뉴로모픽 소자는 기존의 CMOS 공정의 집적도를 넘어서, 실제 인체 뇌의 집적도 수준이 요구되기도 하는데, 소자의 집적도를 높이는 방법 중의 하나는 전극/강유전체/전극의 구조를 cross-bar array 형태로 제작할 수 있어야 하는데, 현재 EUV 기술을 이용하면 7 nm 공정이 가능하지만 일반적인 photolithography 공정에서는 수 마이크로미터 수준이며, 스테퍼나 E-beam lithography 등의 장비를 이용하거나 전문 Fab을 이용할 경우 수백 ~ 수십 nm이 공정이 가능하지만 아직까지는 높은 비용과 긴 공정 시간을 요구하는 공정임. 이러한 단점을 보완할 수 있는 방법으로 고분자의 특성을 이용하는 나노임프린트 공정이 대표적이며, 이를 이용하여 저비용/대면적으로 수십~수백 nm 크기의 구조들을 제작할 수 있고 차년도 연구에서 활용될 수 있는 어레이 소자 제작 공정에도 활용할 목적으로 기술을 개발하고 있음. 본 연구진은 나노임프린트 공정을 이용하여 TiN 하부전극의 표면에 600 nm 크기의 line array를 제작하였는데, 그 구체적인 공정은 먼저 PVB 고분자를 spin coating 하여 균일한 막을 형성하고, PVB의 유리전이 온도인 80 °C에서 원하는 구조가 새겨진 PDMS 몰드를 올려 가압함으로써 nano line array를 제작한 후 플라즈마 에칭과 건식 식각방법 등을 통해 TiN 식각용 마스크 패턴을 제작하고 그 다음에는 TiN 전극을 식각하여 어레이 구조의 하부전극 패터닝 공정에 사용할 예정임. TiN 전극의 경우 반도체공정에서 가장 많이 사용되는 전극 중의 하나이면서, HfO2 계열의 강유전체 박막 성장에 꼭 필요한 요소 중의 하나이며, 차년도에는 나노임프린트 공정을 이용해 만들어진 nano line 구조의 잔존층을 건식식각 방식을 이용해 제거하고, 고분자 구조를 식각 마스크로 사용하여 하부전극 array를 제작한 뒤 강유전체 박막을 증착하는 어레이 제작 공정을 진행할 예정임.

그림 23. 나노임프린트 공정을 도입한 하부전극 형성 공정 흐름도

그림 24. 나노임프린트 공정을 통해 TiN 표면에 제작된 nanoline array

멤리스터 어레이 소자 제작 공정에서 상부전극으로 사용가능한 Pt 전극 array를 제작하기 위한 방법으로 기존의 반도체 공정에서 주로 사용하고 있는 식각 공정 및 유기용매를 사용하지 않는, 저비용 대면적 공정이 가능한 전극 전사 공정을 개발함. 수용성 고분자인 PVP에 나노임프린트 공정을 적용하여 800 nm 크기의 line array를 제작하고, 이를 기울인 채로 Sputter 공정을 통해 Pt를 증착하여 라인구조 상부에만 Pt 박막이 형성되도록 하고, 이를 PDMS에 접촉하여 물에 담그면 PVP 고분자는 녹아서 사라지게 되고 PDMS 표면에 Pt line이 전사 되는데, 이를 원하는 기판에 맞닿게 하고 열을 가하면 PDMS 표면이 탄성을 잃고 Pt와의 접착력이 낮아져 Pt line을 기판으로 옮길 수 있음. 본 전사 방법은 식각 공정을 위한 Mask나 유기용매를 사용하는 공정이 필요하지 않고, 열에 의한 전사가 이루어지므로 실리콘 뿐 아니라 Glass, PET 등의 다양한 기판으로의 전극 전사가 가능한 장점을 가지는 새로운 공정임. 그림 25. Pt nanoline array 전사 기술의 모식도

- 3단자 소자 설계 위에서 설명한 원자층증착법 및 스퍼터링 증착 공정을 적용하여 준비한 Al:HfO2와 HZO 박막은 본 연구의 목적 소자인 단일 트랜지스터형 시냅스 소자의 게이트절연막에 해당하며, 3단자 시냅스 트랜지스터의 게이트 스택은 두 가지 구조를 연구함. 첫 번째는 금속-강유전체-절연체-반도체 (MFIS) 구조로, 이 때 강유전체와 반도체 사이에 삽입되는 절연체는 실리콘 반도체 상부에 형성되는 강유전체와 반도체 계면의 성능을 보장하는 역할을 하며, 따라서 강유전체-절연체 적층 구조의 두께 비율 및 비유전율의 비율은 매우 엄밀하게 설계되어야 하고, MFIS 게이트스택 구조의 설계 및 제작 과정에서는 절연체/강유전체의 ALD 연속공정 혹은 스퍼터링 연속고정을 도입하여 계면의 성능을 최적화 할 예정이며, 또한 절연체의 종류 및 두께 조건을 설계하여 고성능, 고신뢰성을 갖는 시냅스 트랜지스터 소자를 제작하는 것이 목적임. 두 번째는 금속-강유전체-금속-절연체-반도체 (MFMIS) 구조로, 이 구조에서는 위의 MFIS 구조 안에 금속 전극층을 삽입하는데, 그 첫 번째 이유는 MFIS 구조 설계에서 강유전체 게이트절연막과 절연체에 나누어 걸리는 동작 전압의 비율을 조정하여 강유전체 커패시터에 더 많은 전압을 인가함으로써 자칫 일어날 수 있는 절연체의 절연파괴 및 원하지 않는 전하주입현상을 막기 위함이고, 이를 위해서는 상부의 MFM과 하부의 MIS 커패시터의 면적을 적절하게 조절하여 설계할 필요가 있으며, 두 번째 이유는 금속 전극 위에서 효과적으로 발현되는 강유전체 박막의 강유전성을 실리콘 반도체 상부에서도 동일하게 얻기 위함인데, 경우에 따라 Si 혹은 소정의 절연체 상부에서는 금속 전극 상부에서 용이하게 발현되는 HfO2계 강유전체 박막의 전기적 특성을 얻기 어려울 수 있으나, MFMIS 구조의 도입을 통해 이를 효과적으로 해결할 수 있으며, 위에서 설명한 3단자 시냅스 트랜지스터가 가지는 두 가지의 게이트 스택 구조 최적화를 통해 (1) 초저전력/저전압 동작 특성, (2) 선형적 학습특성 및 멀티레벨 성능, (3) 반복동작에 대한 재현성을 가지는

적응학습형 시냅스 트랜지스터를 구현하는 것이 본 연구의 목적임. 한편, 3단자 시냅스 트랜지스터의 제작은 CMOS 전체 공정의 적용을 통해 진행될 예정인데, 이 과정에서는 당 원이 보유한 실리콘종합실험실의 0.8 μm CMOS 공정을 활용하여 전계효과 트랜지스터를 제작하고, 이후 강유전체 박막 형성 및 소자 완성은 당 원과 경희대학교 실험실의 설비와 공정 조건을 적용할 계획이다. 프로세스의 상세 사항에 대해서는 소자 제작에서 자세하게 설명함. - 강유전체 게이트절연막 적용 시냅스 트랜지스터 설계 지침 HfO2계 강유전체 게이트절연막을 적용하여 트랜지스터 소자를 제작하고 시냅스 소자의 적응학습 기능 등을 구현하기 위해서는 다음의 사항을 충분히 고려한 소자 설계가 이루어질 필요가 있는데, 이 제안 사항은 본 연구의 목적 설정과 밀접한 관련이 있으며, 앞서 설명한 Al:HfO2 박막 및 HZO 박막의 MFM 강유전성 및 MFIS

강유전 전계효과 특성을 활용하여 시냅스 트랜지스터 소자의 동작을 실현하기 위한 필수적인 요소로, 필수적 고려 요소와 설계 지침을 다음의 세 가지로 설명함.  시냅스 중량 (synaptic weight)의 선형적 점진 변화를 위한 분극 스위칭 시간의 제어 일반적인 메모리 소자의 경우, 메모리 동작 속도의 개선을 위해 강유전체 분극 스위칭 시간이 빠른 소재를 선택하는 것이 일반적으로 유리하지만, 시냅스 트랜지스터의 설계 및 제작의 경우, 너무 짧은 스위칭 시간을 갖거나, 너무 큰 분극 스위칭 활성화 전계값을 갖는 소재를 선택하여 사용하면, 시냅스 트랜지스터 동작의 핵심 사항인 시냅스 중량의 선형적 점진 변화를 유도하기가 매우 어려워지므로, 따라서 너무 짧지 않는 분극 스위칭 시간 특성 그리고 너무 크지 않은 분극 스위칭 활성화 전계 특성을 가지는 소재를 선택하는 것이 보다 바람직하며, 또한 선택한 소재의 분극 스위칭 기구 및 박막 물성과 인가 전계

조건 의존성을 정확하게 파악하여, pulse width modulation (PWM) 혹은 pulse amplitude modulation (PAM) 방식의 인가펄스 설계를 통해 강유전체 박막이 가지는 분극을 부분적으로 점진적이고 선형적인 변화를 유도할 수 있도록 소재와 소자를 설계해야 함.  시냅스 동작과 소자 스케일링의 상관성 규명 필요 시냅스 소자가 내장된 뉴로모픽 칩에서는 고밀도의 시냅스 어레이 집적이 필요한데, 이를 위해서는 기존의 CMOS 공정에서 적용되고 있는 공격적인 소자 스케일링에 따른 디자인 룰을 적용하여 소자와 시냅스 어레이 등을 설계해야 하지만, 강유전체 게이트 절연막을 사용하고 해당 박막의 부분 분극반전 특성을 시냅스 동작의 주 동작기구로 사용하는 경우, 소자 크기의 축소에 따라 발생할 수 있는 크기 효과 (size effect) 때문에 강유전체 박막이 가지는 분극 스위칭 특성이 크게 달라질 경우, 소자 스케일링 세대에 따라서는 원하는 수준의 부분 분극반전 동작을 구현하기 매우 어려울 수 있으므로, 이러한 점을 고려하여 나노 스케일 상태에서의 HfO2계 강유전체 박막의 분극 스위칭 특성을 정확하게 파악할 필요가 있으며, 막 두께 변경에 따른 영향성 평가가 동시에 진행되어야 하고, 다만, 일반적인 전계효과 트랜지스터 소자의 스케일링 과정에서는 게이트절연막의 박막화가 요구되고 있어, 박막인 경우에만 강유전성이 발현되는 HfO2계 강유전체 박막은 소자 스케일링 관점에서는 유리한 특성을 가지고 있는 것으로 판단됨.  시냅스 트랜지스터 소자 설계의 최적화 앞서, 트랜지스터 형태의 시냅스 소자를 구성하는 데 있어서 MFIS 혹은 MFMIS 형태의 게이트 스택 구조의 설계가 필요함을 이미 설명하였는데, 하지만 메모리 트랜지스터 및 시냅스 트랜지스터의 정상적이고 양호한 동작을 확보하기 위해서는 MF(M)IS 게이트 스택 구조의 매우 정밀한 설계가 필요하고, 이 때 반드시 고려해야 할 사항으로. 첫 번째는 강유전체 게이트절연막과 계면제어용 절연층 사이에서

일어나는 커패시턴스 커플링 (capacitance coupling)이며, 두 번째는, MF(M)IS 게이트 스택 내부의 감분극 전계 (depolarization field)인데, 이 두 가지 문제는 시냅스 트랜지스터 뿐만 아니라, 강유전체 게이트 절연막 적용 단일 트랜지스터형 메모리 소자를 제작하는 경우에도 소자 설계 상의 중요 고려해야할 점임. 이를 좀 더 자세히 설명하면, MFIS 구조의 게이트 스택에서 프로그램 전압은 강유전체 및 절연체 박막층에 분배되어 인가되나, 절연체가 저장할 수 있는 전하량은 절연체의 절연파괴전압과 비유전율의 곱에 의존하며, 가령, SiO2의 경우 3.5 μC/cm2 로 제한되지만 양호한 메모리리텐션을 보장하기 위해서는 강유전체 커패시터의 포화 분극곡선 상에서 프로그램을 수행해야 할 필요가 있으나, 일반적인 강유전체 박막의 포화 잔류분극 값은 대체로 10 μC/cm2을 나타내고 있어, 절연체의 절연파괴 전압 이하에서 강유전체의 포화 분극곡선을 이용하기 어려운 커패시턴스 커플링 미스매치 문제가 필연적으로 발생하며, 이를 도식적으로 표시하면 그림 26. (좌)와 같음. 이 문제는 메모리 트랜지스터 뿐만 아니라, 포화 분극곡선이 아닌 마이너 루프 상에서 이루어지는 분극 스위칭을 필연적으로 활용해야 하는 시냅스 동작에서는 더욱 중요한 문제가 될 수 있으니. 이 문제를 해결하고 장기 리텐션 시간 특성을 확보하기 위해서는 적절한 강유전체 및 절연체 소재의 선택이 필요한데, 절연체의 경우, 고절연파괴전압을 갖는 고유전율 재료의 사용이 바람직하며, 강유전체의 경우, HfO2계 금속산화물 박막의 강유전성 최적화가 필요함. 또한 앞서 설명한 것처럼, 매우 얇은 박막의 게이트절연막을 사용하는 HfO2계 강유전체 게이트 스택의 형성 과정에서는 MFIS 구조에서 좀처럼 소자 동작에 유리한 전압 분배 조건을 얻기 어려우므로, 따라서 이 문제를 동시에 해결할 수 있는 구조로서 MFMIS 구조의 설계가 필요할 것으로 보이며, 이 구조에서는 MFM와 MIS 구조의 면적비를 조정함으로써 강유전체 잔류분극의 값을 실효적으로 줄이는 한편, MFM 커패시터의 커패시턴스를 동시에 줄여, 강유전체 박막의 포화 분극곡선을 이용하면서도 MFMIS 게이트 스택에 인가되는 전압 분배 조건을 최적화