본 장에서는, Geolocation System설계시 갖추어야 할 전기적Spec에 의 한 기술적 요구 사항 및 그에 따른 Block Diagram 과 Link Budget을 기 술하였다.
3 . 3 . 1 D N C U 의 구성
TTL로 부터 RF신호를 받아 하향 변환하여 I/Q 신호로 변환하여 LSPB Board로 공급해 주며, Geolocation System의 Power Control을 위해 AGC(Automatic Gain Control)기능을 가지고 있다. 또 한 안테나로 입력되 는 신호의 세기에 관계 없이 위상 변화를 최소화 하고, 각 Path간 Isolation을 극소화 하기 위해 EMI Shield가 되어있다.
I
Q RF IN
824~849MHz
From CLOU LO1
From CLOU LO2
4
90
From CLOU LO3
AGC
TO AGC
그림 3 . 9 D N C U 의 블록도.
F i g 3 . 9 B l o c k D i a g r a m o f D N C U .
Geolocation System용 DNCU의 가장 큰 특징은 입력 신호의 세기(-40~-100dBm)에 관계 없이 위상 변화가 5도 이내가 되도록 전체 이득, 가변
감쇠기 그리고 AGC회로를 정합시켰으며, 출력신호(I/Q Signal) 의 크기 및
S
i à The maximum input power to the first stage (dBm)G
1 à The gain of the input amplifier (dB)1
S
o à The output signal power from the first stage (dBm)' 1
S
o à The –1dB compression point of the first stageG
2 à The gain of the second amplifier (dB)α
1 à The maximum attenuation of the first attenuator (dB)n
à Then
th stageAGC기능을 위하여 신호를 Coupling해서 Detection하고, OP-AMP를 이용 한 Low -Pass Filter 및 DC Differential Amplifier를 통해 D C신호를 발 생하여 가변 감쇄기 Pin Diode의 Bias 를 조절하여 Dynamic Range(60dB) 내에서 Power Control을 한다.
IMD특성과 Spurious 특성을 좋게 하려고 Double -Doubly-Balanced type Mixer를 사용하고 Local Power가 17dBm이므로 LO -RF / LO -IF Isolation 특성을 개선하려고 RF, IF, LO 부분에 여파기, IMAGE DIPLEX- ER, RF-Short, IF-Short를 사용하였다.
표 3 . 1 D N C U 의 L i n k B u d g e t . T a b l e 3 . 1 L i n k B u d g e t o f D N C U .
S t a g e D a t a U n i t B P F A M P P A D A M P B P F P A D M I X E R I M A G E L P F A M P A M P
& R e s u l t s & V a l u e D I P L E X E R
GAIN d B -2 13 -8 12 -2 -3 -8 -2 -1 13 13
N o i s e F i g u r e d B 2.2 2.7 3.5 6
I n p u t _ P o w e r ( d B m ) - 4
O u t p d B m -6 7 -1 11 9 6 -2 -4 -5 8 21 u w o P _ t e r
N o i s e F l o o r ( d B m ) - 1 2 9
N F ( T o t a l , d B ) d B 8.9 6.9 18.1 10.1 21.3 5.3 13.8
P 1 d B d B m 17 21 10 17 20
I P 3 ( O u t ) d B m 29 41 24 30 38
V c c V 3 4.5 5 5
I c c mA 84 150 60 100
L O d B m 17
S A W A M P P I N A T T A M P S A W A M P P I N A T T A M P P I N A T T A M P M I X E R L P F A M P A M P P A D T o t a l
-22.5 24 -2.5 24 -22.5 24 -2.5 24 -2.5 13 -6 -1 19 13 -20
3.5 3.5 3.5 3.5 3.5 3.7 3.5
-18
26.0 3.5 8.3 5.8 26.0 3.5 6.0 3.5 7.0 4.5 10.8 3.8 8.6 20.0
9 9 9 9 17 17 9 17
21 21 21 21 30 20 22 30
5 10 5 5 10 5 10 5 5 5
30 60 30 30 60 30 60 60 32 60 762
13
3 . 3 . 2 C L O U 의 구성
DNCU로 입력되는 Local신호 발생부로 각Path로 공급되는 LO신호의 위상차를 최소화 하기 위해 PLL Synthesizer를 공유하고 있다.
10MHz 10MHz
10MHz LO2
65.04MHz
LO1 754~
779MHz
LO3 19.8MHz
그림 3 . 1 1 C L O U 의 블록도.
F i g 3 . 1 1 B l o c k D i a g r a m o f C L O U .
PLL Synthesizer는 Phase Noise와 Signal Purity를 고려하여 Phase Margin을 8 0도 부근에서 설정하고, Loop Filter는 4단으로 설계 되었으며 Cellular Channel간격을 조정하기 위해서 fP(Phase Lock Loop의 Open Loop Gain이 1일때의 주파수)를 10KHz로 설정하였다.
PLL Synthesizer로부터 발생되는 Spurious 제거를 위하여 PLL Synthesiz- er 앞 단에 LPF를 사용하며, Mixer에서 발생되는 혼변조 신호와 PLL Sy- nthesizer의 Spurious 신호를 제거하기 위하여 Mixer 입력 부분에 여파기 를 사용하였다. Buffer Amp를 사용하여 Local Power를 보상한다. 각 Divider 사이 마다 Pad를 사용하여 Local Power를 조정하고 Path간 Isolation도 극대화 하였다.
표 3 . 2 L i n k B u d g e t o f C L O U .
T a b l e 3 . 2 L i n k B u d g e t o f C L O U .
S t a g e D a t a U n i t P L L P A D L P F A M P L P F S P L I T E R P A D T o t a l
& R e s u l t s & Value
GAIN d B 5 -7 -1 20 -1 -7 -4
N o i s e F e g u r e d B 4.3
O u t p d B m 5 0 7 8 -12 -11 -4 u w o P t e r
N o i s e F l o o r ( d B m ) - 1 2 9
P 1 d B d B m 18
I P 3 ( O u t ) d B m 32
Vcc V 5 5
I c c mA 25 80 105
S t a g e D a t a U n i t P L L P A D B P F A M P L P F 3 - W A Y P A D 2 - W A Y P A D T o t a l
& R e s u l t s & V a l u e
G A I N d B 0 -2 -3 20 -1 -5 -6 -3 -7
N o i s e F e g u r e d B 4.3
O u t p 0 -2 -5 15 14 9 3 0 -7 u w o P t e r
N o i s e F l o o r ( d B m ) - 1 2 9
P 1 d B d B m 18
I P 3 ( O u t ) d B m 32
V c c V 5 5
I c c m A 25 80 105
3 . 3 . 3 B S C U 의 구성
BSCU는 MSCB에서 발생되는 4.95MHz를 UP Conversion된 Bore -Sight 신호를 이용하여 Geolocation System의 각 Path 에서 발생되는 위상 차를 보상해 주는 역할을 한다. 이것을 Correction Mode라고 부르며, Eigenvalue가 “1”로 수렴 할 때 까지 계속 Correction을 수행 함으로서 각 Path간 Phase Difference 및 Multi-Path가 존재 하지 않는 이상적인 상태로 Correction한다. 또한 출력단에 Digital Attenuator를 내장하여 전 체이득을 조정해서 정확한 Correction을 할 수 있게 돕는다.
FROM MSCB 4.95MHz
824~849MHz
65.04MHz
754~779MHz
TO DNCU RF IN
그림 3 . 1 2 B S C U 의 블록도.
F i g 3 . 1 2 B l o c k D i a g r a m o f B S C U .
PLL Synthesizer는 C L O U와 마찬가지로 Phase Noise와 Signal Purity를 고려하여 Phase Margin 을 8 0 도 부근에서 설정되고 Loop Filter는 4단으 로 설계 되었으며 Cellular Channel간격을 조정하기 위해서 fp(Phase Locked Loop의 Open Loop Gain이 1일때의 주파수)를 10KHz로 설정하였 다.
표 3 . 3 B S C U 의 L i n k B u d g e t .
T a b l e 3 . 3 L i n k B u d g e t o f B S C U .
S t a g e D a t a U n i t P A D L P F M I X E R P A D A M P S A W A M P
& R e s u l t s & V a l u e
G A I N d B -6 -1 -6 -3 14 -22.5 20
N o i s e F e g u r e d B 5.2 4.3
I n p u t _ P o w e r ( d B m ) - 1 0
O u t _ P o w e r d B m -16 -17 -23 -26 -12 -34.5 -14.5
N o i s e F l o o r ( d B m ) - 1 2 9
N F ( t o t a l ) d B 36.0 20.0 33.9 11.4
P 1 d B d B m 7 17 18
I P 3 ( O u t ) d B m 20 F 32
V c c V ISO(LO/RF):35dB 5 5
I c c m A ISO(LO/IF):30dB 80 80
L O d B m 13