반도체 트랜지스터의 발명, 집적회로의 구성

트랜지스터의 발명에 의해 눈부신 전자시대에 들어설 수 있었다. 1947년 바딘, 쇼클리, 블래 턴(John Bardeen, 1908~1991, William Shockley, 1910~1989, Walter Brattain, 1902~1987) 은 반도체를 이용한 트랜지스터를 개발하였다. 이들은 이 업적으로 1956년 노벨물리학상을 수상 하였다. 이 중에서 바딘은 1972년 초전도체 현상의 설명(BCS 이론)으로 두 번째의 노벨물리학상 을 수상하였다. 트랜지스터가 나오기 전에는 진공관을 사용하였다. 진공관은 스위치, 진동자, 증 폭기 등으로 사용이 가능했다. 그러나 크기가 크고, 전력소비가 많고, 수명도 길지 않은 등의 단 점이 있었다. 처음의 디지털 컴퓨터인 ENIAC의 경우 18,000개의 진공관을 사용했으며 질량이

다. 트랜지스터도 당시 벨연구소에서 진공관을 대체할 소자(device)를 찾으려는 연구를 하던 중 에 발명한 것이었다. 반도체 트랜지스터는 진공관에 비해 작고, 빠르고, 믿을 수 있고, 수명도 오 래인 장점을 가지고 있으므로 전자산업에 혁명을 이루었다고 해도 과언이 아니다.

그림 24. 진공관과 트랜지스터

다. 그들은 n형 게르마늄의 기판에 금박을 양면에 붙인 쐐기를 접촉시켰다(그림 25). 이 접촉을 통해 전류를 흘리면 접촉주위의 게르마늄은 p형 반도체가 되어 기판과 함께 pn접합이 형성된다.

쐐기의 양쪽에 있는 금박접촉에 의해 두 개의 pn접합이 이루어지고 전체적으로 pnp형태의 트랜 지스터가 형성된다. 그림과 같이 3개의 접점인 베이스(base), 에미터(emitter), 콜렉터(collector) 가 만들어진다. 이에 따라 베이스에 전류를 흘리면 에미터에서 콜렉터로 정공(전자가 비어있는 자리)이 흘러서 콜렉터에 전류가 형성된다. 콜렉터를 흐르는 출력전류는 베이스의 입력전류에 의 해 조절된다. 그리고 입력전류보다 출력전류가 커지므로 전류 증폭효과가 발생한다. 바딘 등이 그들이 만든 트랜지스터에서 관찰한 전류증폭률은 18배 정도였다고 한다. 이들의 발명은 1948년 에 공개되었다. 이 때문에 트랜지스터의 발명이 1947년이냐 또는 1948년이냐는 논란이 있다. 트 랜지스터의 발명이 공포되었어도 그 중요성을 깨달은 사람은 많지 않았다고 한다. 그러다가 쇼클 리는 양극접합 트랜지스터(bipolar junction transistor)를 개발하였다. 이 발명품은 곧 상품화가 되었다. 1952년 벨연구소는 특허권을 사용했으며 그들의 인도주의적 창업정신에 따라 보청기 부 분에는 특허권을 행사하지 않았다. 이에 따라 1953년부터 보청기에 트랜지스터 증폭기가 처음으 로 사용되었다. 그리고 1954년부터 트랜지스터를 사용한 라디오가 나오기 시작했다. 또한 1957 년에는 UNIVAC, 1958년에는 필코사(Philco Corporation)에서 트랜지스터를 이용한 컴퓨터가

만들어지기 시작했다. 이와 같이 빠른 속도로 트랜지스터는 진공관의 역할을 대신하게 되었다.

그리고 1959년에는 강대원(Daewon Kahng, 1931~ )과 아탈라(Martin Atalla, 1924~ )에 의해 MOSFET가 개발되었다. MOSFET의 작동원리는 양극접합 트랜지스터와 달리 전계효과(field effect)이다. 전계효과 트랜지스터(FET)는 1925년에 이미 릴리엔펠드(Julius Lilienfeld, 1882~1963)가 특허권을 획득한 것이었다. 벨연구소가 바딘 등의 트랜지스터 특허권을 신청했을 때 그들의 트랜지스터가 릴리엔펠드의 특허와 상충될 수 있다는 것을 알았다고 한다. 그 당시 릴리엔필드가 살아있었기 때문에 벨연구소에서 그와 협상을 했다는 설이 있다. 그래서 벨연구소 의 트랜지스터는 양극접합 트랜지스터로 부르고 릴리엔펠드의 트랜지스터는 전계효과 트랜지스 터로 부르게 되었다고 한다.

그림 25. 바딘, 쇼크리, 브래턴과 최초의 트랜지스터의 구조

양극접합 트랜지스터에 대해 알아보도록 하자(그림 26). 양극접합 트랜지스터는 2개의 pn접합 으로 구성되어 있다. 따라서 pnp와 npn 등 2가지의 구조가 가능하다. 실리콘은 4가원소이다. 이

웃에 있는 실리콘 원자들과 전자를 공유하여 전체적으로 최외각 전자가 8개인 불활성기체의 전 자구조를 하고 있다(공유결합). 따라서 실리콘에서는 자유롭게 움직일 수 있는 전자가 없다. 실리 콘에 전압을 걸더라도 자유롭게 움직일 수 있는 전자들이 없어서 전류가 형성되지 못한다. 단지 나무와 같은 부도체와는 달리 상온에서 열에너지에 의해 핵의 구속을 깨고 움직일 수 있는 얼마 간의 전자가 있을 수 있다. 따라서 부도체보다는 작은 전기저항을 가진다. 이러한 부도체에 가까 운(반도체) 전기적인 성질을 가진 실리콘에 그 실리콘 원자의 일부를 다른 원소로 치환시키면(도 핑, doping) 전류를 흐르게 할 수 있다. 5가원소인 인(phosphorous)을 실리콘에 도핑하면 인은 최외각 전자가 5개이므로 실리콘과 결합하고 남는 전자가 하나 생기게 된다. 이 남는 전자가 움 직일 수 있으므로 도핑된 실리콘에는 전류를 형성시킬 수 있다. 이러한 반도체를 n형 반도체라 고 한다. 여기서 전자의 전하가 음(negative)이라서 n형 반도체라고 부르게 되었다. 반면에 실리 콘에 3가원소인 보론(boron)을 도핑시키면 보론이 실리콘 원자와 결합을 하려면 4개의 최외곽 전자가 필요한데, 보론은 최외각 전자가 3개 밖에 없으므로 1개의 결합은 비게 된다. 이 빈 공간 에 전자가 채워질 수 있다. 따라서 외부에서 전압을 걸어주면 이 빈 공간에 전자가 채워지는 방 식으로 전류가 흐르게 된다. 이는 양의 전하가 움직이는 것과 같으므로 이를 정공(hole)이라고 부른다. 이러한 반도체를 p형 반도체라고 부른다. 여기서 정공의 전하가 양(positive)의 전하와 같이 행동함으로 p형 반도체라고 부르게 되었다. p형 반도체와 n형 반도체를 접합한 것을 다이 오드(diode)라고 부른다. 다이오드는 교류를 직류로 바꾸는 정류에 많이 응용되고 있다.

접합을 만드는 것은 p형 반도체와 n형 반도체를 물리적으로 부쳐서 만들지는 못한다. 도핑하 는 과정을 확산과정(diffusion)이라고 하는데 pn접합은 확산과정을 이용하여 만든다. 또는, 이온 주입(ion implantation)을 통해 만들 수도 있다. 확산과정은 고온에서 증발하는 도핑원소(예를 들면 p형 반도체를 만들기 위해서는 보론을 사용)를 실리콘 안으로 확산시키는 것이다. 이온 주 입에서는 보론을 실리콘에 고속으로 쏨으로써 일부의 실리콘을 보론으로 치환시키는 것이다. 따 라서 pn접합에서는 처음에는 실리콘에 3가원소인 보론을 주입하여 p형 반도체를 형성하고, 그 위에 다시 5가원소인 인을 주입하면 n형 반도체가 형성되어 결국 pn접합이 형성된다. 양극접합 트랜지스터를 만들기 위해서는 3번의 불순물 도핑과정이 필요하다. 그림 26에서와 같은 npn 접 합 트랜지스터는 n형, p형, n형 등 3번의 도핑과정을 통해 2개의 pn접합이 형성하여 만들어진 다. 반면에 pnp 트랜지스터를 형성하기 위해서는 p형, n형, p형의 순서로 도핑을 통해 트랜지스 터가 만들어진다.

그림 26에서와 같은 npn 트랜지스터의 작동원리를 보도록 하자. 이 트랜지스터에서는 p형 반도체가 2개의 n형 반도체 사이에 끼어 있다. 중간에 끼어 있는 p형 반도체의 두께는 아주 얇

게 만든다. n형 반도체에서 전류를 만드는 캐리어(carrier)는 전자이고, p형 반도체에서는 캐리 어가 정공이다. 그림에서와 같이 전압을 걸어주면 아래쪽 n형 반도체(에미터)에서 전자가 +전압 에 의해 위쪽 p형 반도체(베이스)로 끌려 올라간다. 이렇게 이동한 전자는 얇은 베이스 층을 통 과하여 위쪽 n형 반도체(콜렉터)로 들어가게 된다. 콜렉터로 들어간 전자들은 콜렉터에 걸린 +전 압에 의해 끌려 콜렉터 전극 쪽으로 이동하여 전체적으로 전류가 형성된다. 이 콜렉터 전류의 크 기는 베이스 전류에 의해 제어된다. 즉, 베이스 전류는 에미터에서 베이스를 거쳐 콜렉터로 이동 하는 전자의 수를 제어하는 것이다. 트랜지스터에서는 베이스 전류의 크기에 비해 100~400배 크 기의 콜렉터 전류가 만들어짐으로써 전류증폭효과를 얻는다. 따라서 트랜지스터는 작은 신호를 크게 만드는 증폭효과가 있다. 이에 따라 라디오 등에서 작은 신호를 받아서 큰 신호를 만드는 증폭기에 트랜지스터가 이용된다. 또한, 트랜지스터는 스위치의 역할도 한다. 즉, 신호를 전달시 키거나 전달시키지 않는 역할도 할 수 있다. 이런 특성을 이용함으로써 2진법 계산이 가능하다.

이에 따라 트랜지스터는 디지털 회로에 응용되고 있다.

그림 26. 트랜지스터의 구조와 전류증폭효과

JFET와 MOSFET의 구조가 그림 27에 주어져 있다. 여기서 FET는 전계효과 트랜지스터를 뜻한다. FET에는 게이트(gate), 드레인(drain), 소스(source) 등 3개의 전극이 있다. FET의 작동 원리는 양극접합 트랜지스터와는 다르다. FET에서는 전하가 움직이는 통로(채널, channel)을 조 절함으로써 전류의 세기를 제어한다. 채널은 게이트(gate)의 전압으로 제어된다.

그림 27. JFET와 MOSFET의 구조

JFET(Junction FET)는 접합형 FET로서 n형 반도체에 p형 반도체를 접합시킨 것과 p형 반도 체에 n형 반도체를 접합시킨 것 등 2가지 종류가 있을 수 있다. 그림 27에서는 n형 반도체에 p 형 반도체를 접합시킨 것을 보여주고 있다. 각 부분(게이트, 소스, 드레인)에 전극을 만들면 JFET 가 형성된다. n형 반도체의 캐리어는 전자이므로 소스(source)의 –전압에 의해 밀리고 드레인 (drain)의 +전압에 의해 끌린 전자들이 소스에서 드레인으로 이동함으로써 전류가 형성된다. 이 전류의 세기는 게이트에 걸리는 –전압에 의해 제어된다. 게이트에 –전압이 걸리면 이 -전압은 pn접합 주위의 n형 반도체 내의 전자들을 밀어내어 소스에서 드레인으로 흐르는 전자의 통로(채 널, channel)를 좁힌다. 따라서 게이트의 –전압의 크기를 조절함으로써 전자가 흐르는 채널을 조절하여 드레인 전류를 조절할 수 있다. 그림에서와 같은 JFET 구조는 전자의 채널을 조절하므 로 n-채널 JFET라고 부른다. 반면에 p형 반도체에 n형 반도체를 접합시킨 JFET에서는 정공의 채널이 만들어지므로 p-채널 JFET라고 부른다. n-채널 JFET에서 전류를 만드는 것은 전자뿐이 다. 그리고 p-채널 JFET에서는 전류형성에 관련되는 것은 정공뿐이다. 반면에 양극접합 트랜지 스터에서는 소수캐리어의 역할도 작지만 존재한다. 그림 26의 npn 양극접합 트랜지스터에서 전 류의 형성은 거의 전자에 의하지만 정공의 효과도 아주 작지만 존재한다. 이에 따라 그 이름에 양극(bipolar)이 들어가 있다. 여기서 양극은 전자와 정공을 가리킨다. 반면에 JFET는 전자나 정 공 중 하나만 전류형성에 관련되므로 단극(unipolar) 트랜지스터라고도 부른다. 아래 설명할 MOSFET도 FET이므로 단극 트랜지스터에 속한다. JFET도 양극접합 트랜지스터와 같이 전류 증 폭효과와 스위치 효과가 있다.

MOSFET에서 MOS는 Metal(금속), Oxide(산화층, SiO2), Semiconductor(반도체)의 첫 글자 를 딴 것이다. 여기서 금속은 전극이고 산화층은 보호층의 역할을 한다. 그리고 작동원리는 JFET 와 같이 전계효과를 이용하므로 MOSFET라고 부르게 되었다. MOSFET에서도 기판을 n형 반도

체 또는 p형 반도체로 만들 수 있다. p형 반도체로 만들 경우 소스와 드레인에는 n형이 도핑된 다. 반면에 n형 반도체로 기판을 사용할 경우 소스와 드레인은 p형으로 도핑된다. 그림 27에서 는 p형 반도체를 기판으로 사용한 것을 보여주고 있다. 게이트에 +전압이 걸리면 산화층 부근의 정공들이 +전압에 의해 밑으로 밀려 전자가 흐를 수 있는 채널이 만들어진다. 이에 따라 소스에 –전압, 드레인에 + 전압이 걸리면 소스(n형)의 전자들이 소스의 –전압에 밀리고 드레인의 +전압 에 끌려 채널을 따라 이동함으로써 드레인 전류가 만들어진다. 전자가 흐르는 채널의 너비는 게 이트에 걸리는 +전압의 크기에 의해 조절된다. 따라서 MOSFET의 드레인 전류도 게이트의 전압 에 의해 조절됨을 볼 수 있다. 그림 27의 예에서는 전자가 흐르는 n-채널이 형성되므로 이런 형 태의 MOSFET를 n-채널 MOSFET라고 부른다. 반면에 기판을 n형 반도체로 만들 경우 정공이 흐르는 채널이 만들어지므로 이를 p-채널 MOSFET라고 부른다. MOSFET는 산화층이 있으므로 입력저항이 커서 작은 신호도 증폭할 수 있는 특성을 가지고 있으므로 마이크 등에 많이 응용된 다. 또한 반도체 공정상의 이점, 전력소비가 적은 점 등으로 디지털회로에서는 MOSFET가 주로 이용되고 있다. 특히 CMOS라는 구조가 디지털회로에 널리 이용되고 있다. 여기서 C는 complementary(상호보완)을 뜻한다. CMOS는 n-채널 MOS와 p-채널 MOS가 연결되어 있는 구조이다. 이렇게 할 경우 하나가 동작될 때 다른 하나는 꺼지게 되어 전력소비를 반으로 줄일 수 있다.

그림 28. CMOS의 구조

1950년대에는 전자회로를 구성하기 위해서는 트랜지스터, 저항, 축전기, 인덕터 등의 전자소

의 숫자가 점점 많아짐에 따라 이들을 연결하는 것이 문제가 되었다. 수많은 납땜도 어려운 일이 었고, 한 부분이 잘못 납땜되면 전체적인 회로의 작동이 올바르게 되지 않는 것도 문제였다. 또 한 전자회로를 구성하는 소자들의 숫자가 많아짐에 따라 회로의 크기도 함께 커지게 되었다. 이 러한 문제점을 해결한 것이 바로 집적회로(Integrated Circuit, IC)이다.

그림 29. 킬비와 최초의 집적회로

1958년 텍사스 인스트루먼트(Texas Instrument)사의 킬비(Jack Kilby, 1923~2005, 2000년 노벨물리학상)는 하나의 반도체 기판위에 여러 소자들을 함께 만든다면 위와 같은 소자사이의 연 결과 전자회로의 크기에 대한 문제점을 해결할 수 있을 것이라고 생각했다. 최초로 그가 만든 집 적회로는 게르마늄 기판위에 1개의 트랜지스터, 1개의 축전기, 3개의 저항을 집적시킨 1.3MHz 의 진동자였다. 이 장치(크기 11.1mm×1.6mm, 그림 29의 오른쪽 그림)는 작동이 완벽하게 되었 으며, 이에 따라 그가 만든 집적회로는 인간이 만든 최초의 집적회로로 기록된다. 그러나 킬비는 소자들을 연결하는 데 납땜을 사용하였다. 킬비는 60여개의 특허를 보유하였고 1967년 최초로 휴대용 계산기를 만들었다.

그림 30. 노이스와 집적회로

1959년 페어차일드 반도체회사의 노이스(Robert Noyce, 1927~1990, 페어차일드 반도체 및 인텔의 공동창업자)는 호르니(Jean Hoerni, 1924~1997, 페어차일드 반도체)의 평면 공정과 정(planar process)을 받아들여 실리콘에 집적회로(Flip-Flop, 그림 30의 오른쪽 그림)를 구성하 였다. 실리콘 기판에 확산과정을 거쳐 형성된 소자들의 산화막 보호층 위에 알루미늄 선을 증착 하여 각 소자들을 연결시켰다. 이러한 평면 공정과정은 현재 반도체공정에서 사용되는 것과 동일 한 것이다. 노이스는 1968년 최초로 마이크로프로세서를 만들었다. 그는 그 후 실리콘 벨리의 시장이라는 별명도 얻었다.

현재 집적회로의 발명자로 두 사람을 모두 인정하고 있다. 킬비는 하나의 기판위에 모든 소자 들을 구성하여 작동에 성공한 회로를 만든 최초의 사람이고, 노이스는 산화막 위에 금속선을 만 들어 소자들을 연결하여 단일체 구조(monolithic structure)의 집적회로를 만든 최초의 사람이 다. 2000년에 킬비가 노벨물리학상을 받았을 때는 노이스는 사망한 후였기 때문에 노이스는 노 벨상을 공동수상을 하지 못하였다.

반도체 공정에서 리소그래피(lithography)과정은 가장 기본적인 과정 중의 하나이다. 그림 31에서 리소그래피 과정을 개략적으로 보여주고 있다. 마스크(mask)는 빛을 통과시키거나 통과 시키지 않을 부분을 디자인에 따라 구분한 것이다. 그리고 광저항(photoresist)은 빛에 민감하게 반응하는 물질이다. 그런데 빛에 노출된 광저항은 현상(development)에 의해 쉽게 제거할 수 있 다. 반면에 빛에 노출되지 않은 광저항은 산(acid, HF)에도 반응하지 않는다. 그림 31의 왼쪽 그 림에서는 고립층을 형성하는 과정을 보여주고 있다. p형 반도체 기판위에 n형 반도체 층을 형성

이 통과한다. 자외선이 조사된 부분의 광저항은 화학적 결합이 깨어져서 현상에 의해 쉽게 제거 된다. 그리고 산(HF)을 이용하여 산화층을 깎아낸다(식각과정, etching). 이 과정에서 광저항이 있는 부분은 광저항의 보호를 받아 산에 의해서도 깎여지지 않는다. 다음에는 광저항을 벗겨내고 확산이나 이온주입을 통해 산화층이 없는 부분에 p형을 도핑시킨다. 자외선보다 더 짧은 파장을 이용하면 더 세밀한 회로를 구성할 수 있다. 현재에는 자외선 대신에 X-선을 이용한 리소그래피 기술을 사용하고 있다.

반도체공정은 확산, 에칭, 접점, 포장과정으로 구성되어 있다. 확산과정은 n형, p형 등의 반도 체를 형성하는 과정이다. 그리고 에칭(etching)과정은 리소그래피 과정을 이용하여 원하지 않는 부분을 깎아내는 과정이다. 접점(metalization)과정은 위의 과정에서 형성된 소자들 사이를 도체 선(wire)으로 연결하는 과정이다. 이때 진공증착이 사용된다. 마지막으로 이렇게 형성된 집적회로 를 외부의 영향으로부터 차단하기 위해 포장(packaging)하는 과정이다. 이때 외부와 연결시키는 전극이 만들어진다. 그림 31의 오른쪽 그림에서는 1개의 트랜지스터, 2개의 다이오드, 2개의 저 항을 집적시키는 반도체 공정과정을 보여주고 있다. 이 집적회로는 2개의 입력과 1개의 출력이 있어서 두 입력의 합이 출력으로 나오는 기능을 하고 있다.

그림 31. 리소그래피 과정(왼쪽)과 집적회로의 예(오른쪽)

반도체IC 시장의 경쟁이 격화되고 있다. 가장 중요한 것이 가격 경쟁력이다. IC의 원가를 낮 추는 것이 가격경쟁력을 높이는 길이다. 원가를 낮추기 위해서는 되도록 좁은 영역에 더 많은 트