저작자표시

저작자표시 2.0 대한민국 이용자는 아래의 조건을 따르는 경우에 한하여 자유롭게

l 이 저작물을 복제, 배포, 전송, 전시, 공연 및 방송할 수 있습니다. l 이차적 저작물을 작성할 수 있습니다.

l 이 저작물을 영리 목적으로 이용할 수 있습니다. 다음과 같은 조건을 따라야 합니다:

l 귀하는, 이 저작물의 재이용이나 배포의 경우, 이 저작물에 적용된 이용허락조건 을 명확하게 나타내어야 합니다.

l 저작권자로부터 별도의 허가를 받으면 이러한 조건들은 적용되지 않습니다.

저작권법에 따른 이용자의 권리는 위의 내용에 의하여 영향을 받지 않습니다. 이것은 이용허락규약(Legal Code)을 이해하기 쉽게 요약한 것입니다.

Disclaimer

저작자표시. 귀하는 원저작자를 표시하여야 합니다.

공학석사학위논문

순수 그래핀과 질소도핑 그래핀의 온도에 따른 전기전도도 변화

Temperature Dependence of

Electrical Conductivity of N-doped & Pristine Graphene

2014 년 2 월

서울대학교 대학원

기계항공공학부

공학석사학위논문

순수 그래핀과 질소도핑 그래핀의 온도에 따른 전기전도도 변화

Temperature Dependence of

Electrical Conductivity of N-doped & Pristine Graphene

2014 년 2 월

서울대학교 대학원

기계항공공학부

임 규 민

순수 그래핀과 질소도핑 그래핀의 온도에 따른 전기전도도 변화

Temperature Dependence of

Electrical Conductivity of N-doped & Pristine Graphene

지도교수 이 준 식

이 논문을 공학석사 학위논문으로 제출함

2013 년 10 월

서울대학교 대학원

기계항공공학부

임 규 민

임규민의 공학석사 학위논문을 인준함

2013 년 12 월

위 원 장 이 우 일 (인)

초록

본 연구에서는 온도를 변화시켜가며 질소도핑 그래핀과 순수 그래핀의 전기전도도를 측정하였다. 시편은 Si위에 SiO2가 있는 FET(Field Effect

Transistor)구조에 전기전도도를 측정하기 위해4점측정법이 사용가능 하

도록Au와Cr으로 전극 패턴을 하였다.CVD(Chemical Vapor Deposition) 방식으로 Cu 위에 합성된 그래핀을PMMA방법을 통해 시편으로 전사하 였다. 각 온도에서Chemical Potential을 가해주어Charge Carrier Density 를 변화시키기 위해 Gate Voltage를 변화시켜가며 전기전도도를 측정하 였고Gate Voltage와 전기전도도의 그래프의 기울기를 통하여 Mobility를 산출해내었다.

주요어: 질소도핑 그래핀, 온도에 따른 전기전도도, 4점 측정법, PMMA 전사, FET(Field Effect Transistor)시편

학번: 2012-20697

목차

초록 i

목차 ii

그림 목차 iv

표 목차 vi

제 1 장 서론 1

1.1 연구배경 . . . 1

1.2 연구범위 . . . 1

제 2 장 실험 방법 3 2.1 시편 제작 및 PMMA 전사 . . . 3

2.1.1 시편 제작 . . . 3

2.1.2 PMMA 전사 . . . 4

2.2 4점 측정 방법(4 Point Method) . . . 4

제 3 장 질소 도핑 그래핀 합성 13

3.1 질소 도핑 그래핀 합성 . . . 13

3.2 SEM 이미지 . . . 13

3.3 Raman 데이터 . . . 13

3.4 XPS(X-ray Photoelectron Spectroscopy) 데이터 . . . 14

3.5 질소 도핑 그래핀 합성 결과 . . . 14

제 4 장PMMA 전사 후 그래핀 품질 확인 17 4.1 순수 그래핀 . . . 17

4.1.1 현미경 사진 . . . 17

4.1.2 Raman 결과 . . . 17

4.2 질소 도핑 그래핀 . . . 17

4.2.1 현미경 사진 . . . 17

4.2.2 Raman 결과 . . . 18

제 5 장 실험 결과 및 토의 23 5.1 순수 그래핀 전기 전도도. . . 23

5.2 질소 도핑 그래핀 전기 전도도 . . . 24

5.3 치환도핑에 의한 전기 전도도에 대한 온도의 영향 차이 . . . 25

제 6 장 결론 29

참고문헌 29

Abstract 34

그림 목차

그림 1.1 A schematic diagram for CVD synthesis of graphene . 2

그림 2.1 Mask design for substrate fabrication; (blue) the mask design for metal patterning, (gray) the mask design for Si exposed . . . 6 그림 2.2 A schematic diagram of Substrate production process 7 그림 2.3 A schematic diagram for explanation of PMMA transfer

method . . . 8 그림 2.4 A schematic diagram for explanation of 4 point method 9 그림 2.5 A schematic diagram for explanation of relation be-

tween gate voltage & charge carrier . . . 10 그림 2.6 a) XPS data after annealing at various temperatures

b) Topography check after annealing by AFM . . . 11

그림 2.7 a) Topography check after annealing at various temper- atures by AFM b) Raman data after annealing at high temperature . . . 12

그림 3.1 SEM image of N-doped Graphene growth after 3 min

& 20 min . . . 15 그림 3.2 Raman data of N-doped Graphene . . . 15 그림 3.3 N peak of XPS data of N-doped Graphene . . . 16

그림 4.1 Optical Microscope image of Pristine Graphene after Transfer . . . 19 그림 4.2 Raman data of Pristine Graphene after Transfer . . . 20 그림 4.3 Optical Microscope image of N-doped Graphene after

Transfer . . . 21 그림 4.4 Raman data of N-doped Graphene after Transfer . . . 22

그림 5.1 Electrical Conductivity of Pristine Graphene . . . 26 그림 5.2 Electrical Conductivity of N-doped Graphene . . . 27

표 목차

표5.1 순수 그래핀의 전기 전도도 및 Mobility . . . 28 표5.2 질소 도핑 그래핀의 전기 전도도 및Mobility . . . 28

제 1 장 서론

1.1 연구배경

그래핀이 발견된 이래 기존의 재료들보다 뛰어난 전기적, 열적, 광학적 등의 특성에 의해 많은 연구가 이루어져 왔다. 전기적 특성의 경우 Band Theory에서 Conduction Band와 Valence Band 사이의 Band gap이 0에 가까워서 전자가 쉽게 움직일 수 있어, 뛰어난 전기전도도와 Mobility를 보여왔다. 하지만 산업화에 있어서는 on/off ratio가 떨어지고 Chemical Potential을 가하지 않았을 경우 Charge Carrier Density가 너무 낮아서 실용도가 떨어진다는 단점이 있다. 본 연구에서는 이를 해결하기 위해 그래핀에 질소를 치환도핑하여 전기적 특성을 변화시켜 보았다. 실제로 열전 소자 등으로 사용되기 위해서는 고온에서 또한 크게 다르지 않은 특성을 보여야 실용화에 용이하기 때문에 온도를 변화시켜가며 전기전도 도의 변화를 측정하였다.

1.2 연구범위

본 연구에서는 Gas CVD 방식으로 순수그래핀과 질소도핑 그래핀을 합성하였다. 그림 1.1에서 고온 진공의 Quartz tube 안에 Copper Foil 을 넣고 메탄과 수소를 흘려주어 순수 그래핀을 합성하며 암모니아를 같이 흘려주게 되면 질소 도핑 그래핀이 합성되게 된다. 합성한 그래핀 을 PMMA 방법으로 Si/SiO₂ Substrate 위에 Transfer하였으며 Si을 통해 Gate Voltage를 가해주어 Charge Carrier Density를 변화시켜 가며 전기 전도도를 측정하였다. 측정 시 접촉저항 등의 에러요인들을 제거하기 위해 4 point method(4점 측정법)을 사용하였으며 공기 중에서의 p-doping을 제거하기 위해 Sample을 진공에서 Annealing을 하여 보다 정밀한 실험을 계획하였다.

추후에 같은Sample에서 제벡계수, 열전도도를 측정하여 열전소자 평 가계수인ZT를 산출하여 질소도핑 그래핀의 열전소자로의 활용 가능성도 확인할 예정이다.

그림 1.1 A schematic diagram for CVD synthesis of graphene

제 2 장 실험 방법

2.1 시편 제작 및 PMMA 전사

2.1.1 시편 제작

그림2.1은4점 측정방법을 사용하기 위해 제작한 시편의 모식도이다.

이 시편은 이후 진행될 제벡 계수 측정까지 고려한 시편이다. 주황색이 SiO₂ 표면, 회색 전극이 Si이 들어나 있는 전극이고 파란색이 Au와 Cr 으로 패턴한 전극이다. 현재 사용한 전극은 위의 파란색4개와 아래의 회색 전극이다. 위의 바깥쪽 2개 전극을 통해 VSD 전압을 일정하게 걸어주고 그 중 (-)전극과 회색 전극을 통해 VG 전압을 변화시키며 위의 가운데 두 전극을 통해 20�m의 그래핀에 걸리는 전압을 측정하여 전기전도도를 산출해 낸다.

그림 2.2는 시편 제작 방법의 모식도이다. 4점 측정방법을 사용하기 위해 먼저 Si/SiO2/Cr/Au로 이루어진 wafer에 금속 패턴을 해야 한다.

따라서 Au 위를 PR 코팅을 한 후 Aligner에서 Photo Mask를 사용하여 PR 패터닝을 먼저 한다. 이후 PR이 안 덮혀 있는 부분을 RI etcher로 식각한 후 PR을 제거하면 금속 패터닝이 완성된다. 이후 Gate Voltage

를 가해줄 Si이 드러난 전극을 만들기 위해 마찬가지로 PR 코팅을 한 후 전극을 만들 부분만 PR을 패터닝 한 후 PR이 안 덮혀 있는 부분만 SiO₂를 식각하게 되면 Gate Voltage를 가해줄 SiO₂가 드러난 Substrate 가 완성하게 된다.

2.1.2 PMMA 전사

CVD 방식으로 Cu 위에 합성된 그래핀을 PMMA 방법으로 시편 위 에 전사한다.Poly(methyl methacrylate)를Chlorobenzene에46mg/mL의 농도로 용해시킨 후 교반기에 2일 이상 보관한다. 이후 PMMA를 CVD 그래핀 위에 400rpm에 40∼50초간 스핀 코팅한 후, 160℃에서 90초간 베이킹을 한다. CVD 합성할 때 Cu 포일 양쪽에 합성이 되었기 때문에 사용 하지 않을 부분은RI(reactive ion) etcher에서O2 plasma로 식각한 후 copper etchant(DI water 500ml + Ammonium Peroxydisulfate 10g)에서 Cu를 2∼3시간 가량 녹인다. PMMA 코팅된 그래핀을 DI water에서 30 분씩 3번Rinsing 해주고 시편 위에 얹은 다음80℃에서 10분간 베이킹을 한다. 마지막으로 아세톤에 PMMA를 30분씩 2번 녹인 후 IPA를 거쳐 깨끗이 한 그래핀을 말린다.

2.2 4점 측정 방법 (4 Point Method)

그림2.4은4점 측정방법의 모식도이다. 바깥쪽 두 개의 전극을 통해 일 정한 전압을 걸어준 후(-)전극과Si사이에Gate Voltage를 변화시켜주며 표준저항에 걸리는 전압을 측정하여 직렬회로의 전류를 산출해낸다. 이후 가운데 전극을 통해 그래핀에 걸리는 전압만을 측정하여 얻어진 전류와 전압에서 그래핀의Dimension을 같이 계산하여 전기전도도를 산출해낸다.

그림 2.5에서 양의 Gate Voltage를 걸어주게 되면 Si에 (+), SiO2의 아랫부분에 (-), SiO₂의 윗부분에 (+)전하가 몰려 그래핀의 electron이 활성화된다. 음의 Gate Voltage를 걸어주면 반대로hole이 활성화된다. 이 상적인 그래핀에서 VG가 0일 때, 전기전도도가 최소가 되는 Dirac Peak 가 형성되며 I-V 그래프에서 VG에 따라 hole과 electron이 활성화 되는 그래핀의 bipolar 특성을 확인할 수 있다.

2.3 Annealing 방법

대기 중에서는 산소나 물 분자에 의해 그래핀이 p-doping 되어 Dirac point가 양의 방향으로 이동하기 때문에 Dirac point를 확인하기 힘들다.

따라서 본 연구에서는 진공에서 그래핀을 가열하는 Annealing을 통해 p-doping의 영향을 제거한다.

그림2.6 (a)는 Annealing온도를 200℃,250℃, 300℃도로 변화시켜가 며XPS결과를 확인한 것이다.250℃와300℃에서Annealing한 결과가 비 슷하기 때문에 critical point 이후에는 Annealing이 비효율적이다.(Yung- Chang Lin et al., 2011)

그림 2.7는 Annealing 온도를 변화시켜가며AFM으로 그래핀의 표면

의 높이를 본 것이다. 400℃의 경우 그래핀과 Substrate의 높이차가 거 의 없어지며 너무 강하게 들러붙게 되며 Raman의 결과에서도 G peak

와 2D peak의 비율 또한 많이 변하여 그래핀의 특성에 영향을 미치게

된다.(Zengguang et al., 2011)

그림 2.6 (b)는300℃에서 Annealing을 한 후AFM으로 본 결과 앞에 서 살펴본 고온에서 Annealing후 그래핀의 높이와 비슷한 결과를 보이고 있다.(A. Pirkle et al., 2011)

이에 따라 본 연구에서는 가장 효율적일 250℃에서 2시간 동안 An- nealing을 하여 그래핀의 특성에 영향을 미치지 않으며p-doping의 영향을 제거하도록 한다.

그림 2.1 Mask design for substrate fabrication; (blue) the mask design for metal patterning, (gray) the mask design for Si exposed

그림2.3 A schematic diagram for explanation of PMMA transfer method

그림 2.4 A schematic diagram for explanation of 4 point method

그림 2.5 A schematic diagram for explanation of relation between gate

그림2.7 a) Topography check after annealing at various temperatures by AFM b) Raman data after annealing at high temperature

제 3 장 질소 도핑 그래핀 합성

3.1 질소 도핑 그래핀 합성

진공의 1000℃의 높은 온도에서 CVD 방식으로 CH₄,H₂를 흘려줘서 그래핀을 합성하는 동시에 질소의 공급원인NH3를 같이 흘려준다. 사용된 catalyst는30µm 두께의 Copper Foil이고 이는 NH₃와CH₄의 분해를 도 와서 구리 포일 위에 질소도핑 그래핀이 합성된다.H2는 합성 초기에는co- catalyst 역할을 하다가 catalyst인 Cu foil이 덮이면서 나중엔 multi-layer 를 깎아내는 etchant의 역할도 한다.

3.2 SEM 이미지

그림 3.1의 왼쪽은 합성을 시작한지 3분 후의 이미지이고 오른쪽은 합성을 시작한지 20분 후의 이미지이다. 초반에island를 형성하며 자라기 시작하다가 20분 후에는 complete coverage를 보이고 있다.

3.3 Raman 데이터

Raman현미경은 그래핀의 품질 측정에 있어서 표준적인 기준이다. 그

림3.2의Raman데이터에서 그래핀 특유의peak들로D peak, G peak, 2D peak 등이 있다. 기본적으로 그래핀의 경우 G peak와 2D peak가 있어야 하며1 layer의 경우2D peak/G peak의 비율이2를 넘어야 하며FWHM^2D 가 40cm⁻¹보다 작아야 한다. 위의 결과를 보면 이를 모두 만족하므로 1 layer임을 확인할 수 있다. D peak은 그래핀에defect가 존재할 때 생기지 만 이 경우 N doping의 영향으로 볼 수 있으며 D peak이 보이는 것을N doping의 가능성으로 볼 수 있다. G peak 오른쪽에 보이는 D^′ peak 또한 N doping의 가능성으로 볼 수 있다.

3.4 XPS(X-ray Photoelectron Spectroscopy) 데이터

Raman데이터는 Defect가 많은 순수 그래핀의 경우일 가능성도 있으

므로N doping을 확신할 수 없다. 반면,XPS는electron의 binding energy 로부터 특정한 원소의 양을 얻어낼 수 있기 때문에 이를 이용하여 N doping을 확신할 수 있다. 그림 3.3의 XPS 결과들을 보면 400eV 부근의

N bonding을 확인할 수 있으며 C와의 면적비를 계산해보면 평균적으로

N/C 비율이 2.9 at.%임을 확인하였다.

3.5 질소 도핑 그래핀 합성 결과

위의 SEM, Raman, XPS결과들로부터 1 layer의complete coverage를

가진 약 2.9 at.%의 질소도핑 그래핀이 합성되었음을 확인하였다.

그림 3.1 SEM image of N-doped Graphene growth after 3 min & 20 min

그림 3.2 Raman data of N-doped Graphene

그림 3.3 N peak of XPS data of N-doped Graphene

제 4 장 PMMA 전사 후 그래핀 품질 확인

4.1 순수 그래핀

4.1.1 현미경 사진

그림 4.1은 순수 그래핀의 현미경 사진으로 20µm의 간격을 두고 있는

사이의 두 전극에 그래핀이 잘 올라가 있는 것을 확인할 수 있다. Defect가 거의 없이 깨끗하게 올라가 있고 테두리 부근에만 원하는 크기로 자르는 과정에서 생긴 조금의 defect가 관찰되어 있다.

4.1.2 Raman 결과

그림 4.2의 Raman 결과 G peak와 2D peak가 선명하게 확인이 되었 고, 2D peak/G peak의 비율이 2를 넘는 걸 확인하여 1 layer의 그래핀이 시편에 잘 전사된 것을 확인할 수 있다. 다만 조금 기울어져 있는 것으로 보아 적은 residue가 남아있는 것으로 확인된다.

4.2 질소 도핑 그래핀

4.2.1 현미경 사진

그림 4.3은 질소도핑 그래핀의 현미경 사진으로 마찬가지로 전극 사

이에 그래핀이 잘 올라가 있는 것을 확인할 수 있다. Defect가 거의 없이 깨끗하게 올라가 있고 테두리 부근에 조금의 defect가 관찰되어 있다.

4.2.2 Raman 결과

Raman결과G peak와2D peak가 선명하게 확인이 되었고,2D peak/G peak의 비율이2를 넘는 걸 확인하여1 layer의 그래핀이 시편에 잘 전사된 것을 확인할 수 있다. 전사 후에도 확인되는D peak를 통해 전사 과정에서 질소도핑이 유지된 것을 확인할 수 있다.

그림 4.1 Optical Microscope image of Pristine Graphene after Transfer

그림 4.2 Raman data of Pristine Graphene after Transfer

그림 4.3 Optical Microscope image of N-doped Graphene after Transfer

그림 4.4 Raman data of N-doped Graphene after Transfer

제 5 장 실험 결과 및 토의

5.1 순수 그래핀 전기 전도도

SiO₂에 축전기 원리를 이용하면 그래핀의 charge carrier density를 알 수 있으며 gate voltage와conductivity의 기울기로부터 그래핀의mobility 를 구할 수 있다.

CSiO₂ =ϵSiO₂ ×A

d = 3.9×(8.85×10⁻¹²)× 1 300×10⁻⁹

= 1.15×10⁻⁴F/m²

W = 1.565mm

L= 20µm

먼저 SiO₂의 유전율은 3.9×(8.85×10⁻¹²)이고 두께는 300nm이다.

이로부터 축전기 원리에서의 전기용량이 1.15×10⁻⁴임을 얻을 수 있다.

σ(V_g) =









 W

LCSiO₂µ_e(V_g−V_g,Dirac) +σ_Dirac V_g > V_g,Dirac

−W

LCSiO₂µ_h(V_g−V_g,Dirac) +σ_Dirac V_g < V_g,Dirac 위의 전기용량과 그래핀의Dimension을 함께 계산하게 되면 그래핀의 Charge Carrier Density의 전하량을 얻을 수 있다. Graphene의 너비는

Optical Microscope로 측정해 본 결과1.565mm이고 두 전극 사이의 길이 가 그래핀의 길이로 20µm이므로

Q=CV = W

L ×CSiO₂ ×(V_g−V_g,Dirac)

이고 σ =µen=µQ 이므로 위의 식을 얻을 수 있어서 Mobility를 계산할 수 있다.

표 5.1에서 온도가 상승함에 따라 Dirac Point에서의 최소 전기전도 도가 증가하는 반면 Mobility는 감소하고 있다. 이는 Dirac Point에서는 온도가 상승할수록 전자가 에너지를 받아서 Charge Carrier가 많아져서 최소 전기전도도가 증가하고 고온에 따라 Lattice Vibration이 증가하여 전자의 충돌수가 증가하여 Mean Free Path가 감소하기 때문에 Mobility 는 감소하게 된다. 다만 Mobility가 너무 작게 나오는데 이는 앞에서 보인

Raman Data에서 보이듯이 그래핀에 남아있는 Residue의 영향으로 보인

다.

5.2 질소 도핑 그래핀 전기 전도도

5.1에서 설명하였듯이 마찬가지로 Gate Voltage와 전기전도도의 그

Voltage와 전기전도도의 기울기로부터 Mobility값을 산출해 낼 수 있다.

C_SiO2 =ϵ_SiO2 ×A

d = 3.9×(8.85×10⁻¹²)× 1 300×10⁻⁹

= 1.15×10⁻⁴F/m²

W = 1.853mm

L= 20µm

표5.2에서 보면 순수 그래핀과 비슷하게 온도가 상승함에 따라 Dirac Point에서의 최소 전기전도도는 증가하며Mobility는 감소하고 있다. 순수 그래핀과 비교하여 Dirac Point가 왼쪽으로 더 가있는 것으로 보아 질소 도핑을 통해 반도체 N type 소자 개발의 가능성을 확인할 수 있다.

5.3 치환도핑에 의한 전기 전도도에 대한 온도의 영향 차이

Mattiessen’s rule에 의하면 Probability Theory에 의해 ¹_τ = _τ¹

T +_τ¹

I 로 Scattering 확률은 Lattice Vibration에 의한 확률과 Impurity Scattering 에 의한 확률로 나타낼 수 있다. 여기서, µ= ^eτ_m이므로 ¹_µ = _µ¹

L +_µ¹

I이며

τ_T ∝ _T¹ 에 의해 그래핀의 비저항은

ρ= 1

enµ_d = 1

enµ_L + 1

enµ_I =AT +B (Mattiessen^′s rule)

로 나타낼 수 있다. 질소도핑 그래핀의 경우 온도에 비례하지 않는Impurity

Scattering이 증가하여 온도에 의한 영향이 순수 그래핀에 비해 작을 것

으로 예상되었지만 작은 온도 범위 내에서는 기존의 탄소들의 Lattice Vibration이 Scattering의 주 원인이기 때문에 온도에 의한 영향이 큰 차 이를 보이진 않았다. 더 넓은 온도 영역에서 실험하려 시도하였으나 앞에서 설명하였듯이 너무 고온으로 가게 되면 Substrate와 Graphene의 접촉력 변화에 의해 Graphene의 성질에 영향을 끼치게 되기 때문에 실험하는 과정에서 repeatability가 다소 떨어져서 실험을 중지하였다. 추후 고온에 서도 실험을 개선하여 더 넓은 온도에서의 결과를 비교해 볼 필요성이 있다.

그림 5.1 Electrical Conductivity of Pristine Graphene

그림 5.2 Electrical Conductivity of N-doped Graphene

표 5.1 순수 그래핀의 전기 전도도 및 Mobility

Conductivity(mS) Slope µh(cm²/Vs) Slope µe(cm²/Vs) 23℃ 0.106569 0.0057 6.334213 0.0107 11.89054 50℃ 0.107654 0.0053 5.889707 0.0104 11.55716 100℃ 0.114103 0.0047 5.222948 0.0091 10.11252 165℃ 0.116097 0.0040 4.445062 0.0071 7.889985

표5.2 질소 도핑 그래핀의 전기 전도도 및Mobility

Conductivity(mS) Slope µh(cm²/Vs) Slope µe(cm²/Vs) 14℃ 0.202423 0.0108 10.13632 0.0156 14.64136 50℃ 0.203108 0.0097 9.103921 0.0154 14.45365 100℃ 0.206283 0.0083 7.789953 0.0133 12.4827 150℃ 0.208562 0.0051 4.786598 0.0113 10.6056

제 6 장 결론

Gate Voltage를 가해주면서 순수 그래핀과 질소도핑 그래핀의 온도에 따른 전기전도도의 변화를 연구하였다. 두 그래핀 모두 온도가 상승함에 따 라Dirac Point에서의 최소 전기전도도는 증가하였고,Mobility는 감소하였 다. 이는 고온에 따라 전자가 에너지를 받아서Charge Carrier Density가 높 아짐에 따라Dirac Point에서의 전기전도도가 증가하고Lattice Vibration 이 증가하여Scattering이 증가하여Mobility가 감소하였다. 질소도핑 그래 핀의 경우Dirac Point가 왼쪽으로 이동하여N type소자 개발의 가능성을 확인하였다. 추후 Sample Quality와 실험과정을 개선하여 더 넓은 온도 범위에서 재측정하여 비교를 하여야 하며 전기전도도 뿐만 아니라 제벡계 수와 열전도도 측정 이후 열전소자 평가계수 ZT를 산출해내어 질소도핑 그래핀의 열전소자 활용 가능성을 확인해보도록 한다.

참고문헌

Tessy Theres Baby and S Ramaprabhu. Investigation of thermal and electrical conductivity of graphene based nanofluids. Journal of Applied Physics, 108(12):124308–124308, 2010.

Zengguang Cheng, Qiaoyu Zhou, Chenxuan Wang, Qiang Li, Chen Wang, and Ying Fang. Toward intrinsic graphene surfaces: A systematic study on thermal annealing and wet-chemical treatment of sio2-supported graphene devices. Nano letters, 11(2):767–771, 2011.

Andre K Geim and Konstantin S Novoselov. The rise of graphene. Nature materials, 6(3):183–191, 2007.

AM Goossens, VE Calado, A Barreiro, K Watanabe, T Taniguchi, and LMK Vandersypen. Mechanical cleaning of graphene. Applied Physics Letters, 100(7):073110–073110, 2012.

Zhong Jin, Jun Yao, Carter Kittrell, and James M Tour. Large-scale

growth and characterizations of nitrogen-doped monolayer graphene sheets. ACS nano, 5(5):4112–4117, 2011.

Sylvain Latil and Luc Henrard. Charge carriers in few-layer graphene films. Physical review letters, 97(3):036803, 2006.

Qiuzi Li, EH Hwang, and S Das Sarma. Disorder-induced temperature- dependent transport in graphene: Puddles, impurities, activation, and diffusion. Physical Review B, 84(11):115442, 2011.

Xiaolin Li, Hailiang Wang, Joshua T Robinson, Hernan Sanchez, Georgi Diankov, and Hongjie Dai. Simultaneous nitrogen doping and reduction of graphene oxide. Journal of the American Chemical Society, 131(43):

15939–15944, 2009.

Yung-Chang Lin, Chun-Chieh Lu, Chao-Huei Yeh, Chuanhong Jin, Kazu Suenaga, and Po-Wen Chiu. Graphene annealing: how clean can it be?

Nano letters, 12(1):414–419, 2011.

Yu-Fen Lu, Shun-Tsung Lo, Jheng-Cyuan Lin, Wenjing Zhang, Jing-Yu

por deposition: Synthesis and influence of nitrogen impurities on carrier transport. ACS nano, 7(8):6522–6532, 2013.

Hamze Mousavi and Rostam Moradian. Nitrogen and boron doping effects on the electrical conductivity of graphene and nanotube. Solid State Sciences, 13(8):1459–1464, 2011.

Eduardo R Mucciolo and Caio H Lewenkopf. Disorder and electronic transport in graphene. Journal of Physics: Condensed Matter, 22(27):

273201, 2010.

AH Castro Neto, F Guinea, NMR Peres, Kostya S Novoselov, and Andre K Geim. The electronic properties of graphene.Reviews of modern physics, 81(1):109, 2009.

Kostya S Novoselov, Andre K Geim, SV Morozov, D Jiang, Y Zhang, SV Dubonos, IV Grigorieva, and AA Firsov. Electric field effect in atomically thin carbon films. Science, 306(5696):666–669, 2004.

KSA Novoselov, Ak K Geim, SVb Morozov, Da Jiang, MI Katsnelson IV Grigorieva, SV Dubonos, and AA Firsov. Two-dimensional gas of mass- less dirac fermions in graphene. nature, 438(7065):197–200, 2005.

NMR Peres. The transport properties of graphene. Journal of Physics:

Condensed Matter, 21(32):323201–323210, 2009.

A Pirkle, J Chan, A Venugopal, D Hinojos, CW Magnuson, S McDonnell, L Colombo, EM Vogel, RS Ruoff, and RM Wallace. The effect of chem- ical residues on the physical and electrical properties of chemical vapor deposited graphene transferred to sio< inf> 2</inf>. Applied Physics Letters, 99(12):122108–122108, 2011.

Yuriy V Skrypnyk and Vadim M Loktev. Electrical conductivity in graphene with point defects. Physical Review B, 82(8):085436, 2010.

Yong Tang and Jihua Gou. Synergistic effect on electrical conductivity of few-layer graphene/multi-walled carbon nanotube paper. Materials Letters, 64(22):2513–2516, 2010.

D Usachov, O Vilkov, A Gruneis, D Haberer, A Fedorov, VK Adamchuk, AB Preobrajenski, P Dudin, A Barinov, M Oehzelt, et al. Nitrogen- doped graphene: Efficient growth, structure, and electronic properties.

Harry Meyer, Miaofang Chi, Dale Hensley, Panos Datskos, and Nicko- lay V Lavrik. Electrical and thermal conductivity of low temperature cvd graphene: the effect of disorder. Nanotechnology, 22(27):275716, 2011.

Dacheng Wei, Yunqi Liu, Yu Wang, Hongliang Zhang, Liping Huang, and Gui Yu. Synthesis of n-doped graphene by chemical vapor deposition and its electrical properties. Nano letters, 9(5):1752–1758, 2009.

Abstract

Temperature Dependence of Electrical Conductivity of N-doped & Pristine

Graphene

Gyumin Lim Department of Mechanical and Aerospace Engineering College of Engineering Seoul National University

In our work, we measured electrical conductivity of N-doped graphene &

pristine graphene while changing the temperature. In order to use 4 point method, we patterned metal electrodes with Au & Cr on FET substrate composed of Si and SiO2. Graphene was synthesized by CVD(Chemical Vapor Deposition) method on Cu foil and transferred to target substrate

change charge carrier density by applying chemical potential. We quanti- tatively measured electrical conductivity and calculated mobility with the slope of the graph of Gate voltage & electrical conductivity.

Keywords: N-doped Graphene, Temperature dependence of Electrical

conductivity, 4 point method, PMMA Transfer, FET(Field Effect Tran- sistor) Substrate

Student Number: 2012-20697