A CMOS RF Power Detector Using an AGC Loop

논문 2014-51-11-13

자동 이득제어 루프를 이용한 CMOS RF 전력 검출기

( A CMOS RF Power Detector Using an AGC Loop )

이 동 열^*, 김 종 선^***

( Dongyeol Lee and Jongsun Kim

)

요 약

본 논문에서는 자동 이득 제어 회로를 이용한 와이드 다이나믹 레인지 RF root-mean-square (RMS) 전력 검출기를 소개한 다. 제안하는 자동 이득 제어는 voltage gain amplifier (VGA), RMS 변환 블록, 이득 조절 블록으로 구성되어 있다. VGA는 dB-linear한 이득 관계를 갖는 캐스코드 VGA를 사용하였다. 제안하는 RMS 변환은 입력 신호 전 파장의 제곱 변환을 이용하 여 RMS에 비례하는 DC 전압을 출력한다. 제안하는 RMS 전력 검출기는 500MHz에서 5GHz에서 작동하며 검출 범위는 0 dBm에서 –70dBm 이상의 신호를 –4.53 mV/dBm의 비율로 검출한다. 제안하는 RMS 전력 검출기는 TSMC 65nm 공정을 사 용하여 설계되었으며 1.2V에서 5mW의 전력소비를 갖는다. 칩 레이아웃 면적은 0.0097mm²이다.

Abstract

This paper presents a wide dynamic range radio-frequency (RF) root-mean-square (RMS) power detector using an automatic gain control (AGC) loop. The AGC loop consists of a variable gain amplifier (VGA), RMS conversion block and gain control block. The VGA exploits dB-linear gain characteristic of the cascade VGA. The proposed circuit utilizes full-wave squaring and generates a DC voltage proportional to the RMS of an input RF signal. The proposed RMS power detector operates from 500MHz to 5GHz. The detecting input signal range is from 0 dBm to -70 dBm or more with a conversion gain of -4.53 mV/dBm. The proposed RMS power detector is designed in a 65-nm 1.2-V CMOS process, and dissipates a power of 5 mW. The total active area is 0.0097mm².

Keywords: RMS power detector, automatic gain control(AGC), variable gain amplifier(VGA), RF power detector

Ⅰ. 서 론

LTE-Adv와 WiMAX 등의 4G 이동통신 시스템에서

* 학생회원, 홍익대학교 대학원 전자정보통신공학과

(Department of Electronic and Electrical Engineering, Hongik University)

** 정회원, 홍익대학교 전자전기공학부

(Department of Electronic and Electrical Engineering, Hongik University)

ⓒ Corresponding Author(E-mail: [email protected]​)

※ This work (C0102811) was supported by the Business for Cooperative R&D between Industry, Academy, and Research Institute funded Korea Small and Medium Business Administration.

접수일자: 2014년07월17일, 수정일자: 2014년10월19일 게재확정: 2014년10월30일

날로 수요가 증대되어 가고 있는 마이크로셀 (microcell)과 피코셀 (picocell) 중계기 등에 쓰이는 RF 아이솔레이터 (isolator) 개발에 중요한 회로가 RF 전력 검출기 (RF power detector) 이다. 전통적으로 RF 전력 검출은 입력 신호를 dBm 단위로 인식하여 mV 단위의 DC 전압 출력을 선형적 관계로 출력한다. 그림 1은 power amplifier (PA) 보호를 위한 RF 전력 검출기의 한 응용을 보여주고 있다.

RF 전력 검출에는 크게 세 가지 방법이 있다. 첫 번 째 방법은 다이오드 검출기 (Diode detector)로 다이오 드를 이용하여 입력 RF 신호를 반파 정류 후 캐패시턴 스를 연결하여 다이오드의 캐소드 방향에서 DC 전압 출력을 얻는 방식이다. 다이오드 검출기는 간단한 구조

그림 1. 전통적인 송신단 전력 검출기의 어플리케이션 Fig. 1. Typical power detector applications.

와 정밀한 결과를 장점으로 하지만 전력 검출 범위가 제한적이고 낮은 전력은 측정할 수 없는 단점이 있다.

또한 출력 전압이 온도에 민감하게 반응하는 문제도 갖 고 있다. 두 번째 방법은 로그 검출기(Logarithmic detector)로 기본 원리는 입력 신호를 여러 단의 로그 스케일 증폭기를 사용하여 증폭시키면서 증폭기의 각 단 출력을 정류시키고 더하여 로우 패스 필터를 거치면 리플이 줄어들어 출력이 순수한 DC에 가까운 결과를 내도록 하는 방식이다. 로그 검출기는 넓은 동작 범위 와 일정한 기울기를 가지는 장점과 다이오드 검출기와 는 다르게 온도 변화에 대하여도 강한 특성을 보이지 만, 입력 신호의 PAR (Peak-to-average ratio)에 영향 을 받는 단점이 있다. 세 번째 방법은 RMS (Root-mean-square) 검출기^[1]로 dB 단위의 입력신호 전력을 RMS 변환하여 DC 전압을 출력하는 방식이다.

RMS 검출기는 입력 신호의 PAR에도 무관한 전력 측 정을 할 수 있는 것이 장점이며 로그 검출기와 마찬가 지로 넓은 동작범위와 온도에 강한 특성을 보인다.

본 논문에서는 그림 2의 RMS 변환 개념도에 보인 바와 같이 RMS 변환 방법을 사용한 RF detector를 설 계하였으며, 자동 이득 제어 회로를 이용한 넓은 다이 나믹 레인지 특성의 RF RMS 전력 검출기를 제안하며, 종래의 RMS 방식 RF detector가 약 20dB의 검출 범위

그림 2. RMS 변환 개념도

Fig. 2. Concept diagram of the RMS conversion.

를 가지던 것을 AGC를 이용한 입력 전력의 보정으로 높은 선형성을 유지하면서도 검출 가능한 전력 범위를 70dB 이상으로 확장하는 RF detector를 제안한다. 제안 하는 RF 전력 검출기는 자동 이득 제어의 제어 전압을 전력 검출 결과로 출력하며 전력 검출기의 주파수 동작 범위는 무선랜 (wireless local area network: WLAN) 의 주파수 대역 2.4-5 GHz를 포함한다. Ⅱ장에서는 제 안하는 전력 검출기의 구조와 자동 이득 제어 설계의 세부 내용을 설명하고, Ⅲ장에서는 실험 결과에 대해 다루며, Ⅳ장에서 결론을 맺는다.

Ⅱ. 제안하는 RF 전력 검출기의 구조

그림 3은 본 논문에서 제안하는 RF 전력 검출기의 전체 구성을 보여준다. 본 논문의 RF 전력 검출기는 VGA (voltage gain amplifier), RMS (root-mean- square) 변환부, 이득 제어부 (gain control block)로 구 성되어 있다. 제안하는 전력 검출기는 RMS 방식의 변 환으로 전력을 검출 하지만, 입력 신호가 바로 전력 검 출의 대상이 되지 않고 VGA에 의한 이득 제어를 받기 때문에 VGA가 이득을 제어하는 범위만큼 전력 검출 가능 범위가 확장되어 보다 더 넓은 영역에 대한 정밀 한 검출을 가능하게 하였다.

자동 이득 제어는 VGA의 제어 신호에 대한 이득이 dB-linear한 비례 관계를 보이는 차동 형태의 캐스코드 (cascode) VGA를 사용하였다^[2]. VGA의 구조는 그림 4 와 같다. VGA는 4단을 직렬로 사용하여 충분한 이득 범위를 가지도록 증폭하여 약 100dB 이상의 이득 범위 를 얻었다.

그림 5는 제어 전압 Vset에 대한 VGA의 이득 특성

그림 3. 제안하는 RF RMS 전력 검출기의 전체 블록도 Fig. 3. Overall block diagram of the proposed RF RMS

power detector.

그림 4. VGA (voltage gain amplifier)의 구조 Fig. 4. VGA (voltage gain amplifier) architecture.

그림 5. VGA의 이득 특성 실험 Fig. 5. Simulated VGA Gain.

그림 6. 에러 앰프의 구조 Fig. 6. Error amplifier architecture.

그래프를 보여준다. 4 스테이지로 케스코드 연결된 4단 VGA를 사용하여 약 100dB 이상의 이득 범위를 갖는다.

그림 3에 보여진 본 논문의 RMS 변환 블록은 그림 2에서 좀 더 자세히 설명하고 있다. 기존의 RMS 변환 은 신호의 정류를 이용하여 변환하지만^[3], 본 논문은 신

그림 7. 차지 펌프의 구조 Fig. 7. Charge pump architecture.

호의 제곱 변환을 기준으로 변환이전에 증폭기와 변환 이후 로우 패스 필터 (low pass filter)를 사용하여 RMS 변환 된 DC 전압을 출력한다^[4]. RMS 변환된 DC 전압은 이득 제어부에서 기준 전압과의 비교를 통해 VGA의 제어 전압을 네거티브 피드백 방식으로 조정한 다. 피드백에 의한 결과로 최종적으로는 RMS 변환 전 압과 기준 전압이 같아진다. 그림 6과 그림 7은 각각 이 득 제어부의 에러 앰프와 차지 펌프의 구조를 나타내고 있다.

Ⅲ. 실 험 결 과

제안하는 RF 전력 검출기는 TSMC 65nm CMOS 공 정으로 설계 되었고 Vout 출력 단에는 1pF의 로드 캐 패시턴스를 연결하여 시뮬레이션 하였다. 그림 8은 칩 레이아웃을 나타내며 면적은 0.0097mm²이다.

그림 9는 RMS 변환에 사용한 전압 제곱의 과정이다.

그림 8. 제안하는 RF 전력 검출기의 칩 레이아웃 Fig. 8. Chip layout of the proposed RF power detector.

그림 9. 전압 제곱 시뮬레이션 과정 Fig. 9. Simulated voltage squaring process.

그림 10. 자동 이득 제어 시뮬레이션 과정 Fig. 10. Simulation results of the AGC process.

변환 이전 주기가 0.2ns인 신호들은 전압 제곱기의 결 과로 0.1ns의 주기를 갖는 것을 확인할 수 있다.

그림 10은 자동 이득 제어의 결과를 보여준다. Vrms 와 Vref는 에러 앰프의 입력으로 비교되어 Verr를 만든 다. RMS 변환 전압이 기준 전압보다 크다면 에러 앰프 는 High를 출력하고 낮다면 Low를 출력한다. 자동 이 득 제어는 Verr가 네거티브 피드백을 통하여 제어 전압 을 조정하고 조정된 제어 전압에 의하여 VGA의 이득 이 변하여 RMS 변환값을 기준 전압과 같아지도록 동 작 한다.

그림 11 (a)는 1GHz의 주파수에서 여러 전력의 입력 신호에 대하여 시간에 따른 자동 이득 제어 과정을 보 여 준다. RMS 변환 전압이 기준 전압에 가장 가까운 –100dBm부터 0dBm까지 순차적으로 RMS 변환 결과 가 모두 일정한 값으로 수렴하는 것으로 자동 이득 제 어를 확인할 수 있다. 그림 11 (b)는 일정한 값으로 수 렴하는 결과를 주파수를 변화시켜 시뮬레이션 한 결과 이다. 그림 11 (c)는 출력 전압에 대한 에러를 나타낸다.

그림 11. (a) 시간 변화에 따른 Vrms 변화 (b) 주파수 변 화에 따른 Vrms 결과 (c) 주파수 변화에 따른 출력 전압의 에러 (d) 최종 출력 전압

Fig. 11. (a) Transient simulation of the Vrms in input power variation. (b) Vrms versus input power in the frequency variation. (c) Errors in decibels versus input power. (d) Output voltage versus input power.

[1] [2] [3] This work

Process 0.13μ TSMC

0.35μ 0.35μ TSMC 65n

Supply [V] 1.2 3.3 3.3 1.2

Conversion gain

[mV/dB] 5.5 60 50 4.53

Dynamic range [dB] 20 20 >30 >70 Minimum detectable

signal [dBm] -35 -20 -25

@2.4G -70

@5G Operating frequency

range [GHz]

0.125-

8.5 2.4 0.9-2.4 0.5-5 Static power

consumption [mW] 0.18 10 8.6 5

Active area [mm²] 0.0126 0.0135 0.031 0.0097 표 1. 성능 비교 표

Table 1. Performance comparison table.

±0.5 dB이내의 에러를 갖는 검출 범위가 적어도 70dBm 이상으로 ±0.1 dB의 매우 정밀한 결과도 60 dBm 이상 으로 넓은 영역에서 정밀하게 동작하고 있음을 확인 할 수 있다. 그림 11 (d)는 RMS 전력 검출기의 최종 출력 결과이다. 표1은 종래 논문들과 본 논문의 특성 비교표 를 보여준다. 종래 기술대비 가장 넓은 70dB 이상의 다 이나믹 레인지를 가지는 것을 볼 수 있다.

Ⅳ. 결 론

본 논문에서는 자동 이득 제어 회로를 이용한 70 dBm 와이드 다이나믹 레인지 0.5-5GHz RF RMS 전 력 검출기를 설계하였다. 제안하는 전력 검출은 전압 제곱기를 이용한 RMS 변환을 사용하였으며 RMS 변 환에 의한 검출 이전에 신호의 이득을 제어 전압으로 조절하여 전력 검출 가능 범위를 크게 늘렸다. RF 전 력 검출기가 동작하는 주파수 범위는 500MHz에서 5GHz이며, 전력 검출은 0dBm에서 적어도 –70dBm 이상을 –4.53 mV/dBm의 비율로 검출한다. 제안하는 전력 검출기는 65nm CMOS 공정으로 설계되어 1.2V 에서 약 5mW의 전력을 소모하였다. 칩 레이아웃 면적 은 0.0097mm²이다

REFERENCES

[1] Y. Zhou and M. Y.-W. Chia, “A low-power ultra-wideband CMOS true RMS power detector,” IEEE Trans. Microw. Theory Tech., vol. 56, no. 5, pp. 1052–1058, May 2008

[2] W. C. Song, C. J. Oh, G. H. Cho, and H. B.

Jung, “High frequency/high dynamic range CMOS VGA,” Electron. Lett., vol. 36, pp. 1096–

1098, June 2000.

[3] A. Valdes-Garcia, R. Venkatasubramanian, R.

Srinivasan, J. Silva-Martinez, and E.

Sanchez-Sinencio, “A CMOS RF RMS detector for built-in testing of wireless transceivers,” in

Proc. 23rd IEEE VLSI Test Symp., 2005, pp.

245–249

[4] R. Hidayat, K. Dejhan, P. Moungnoul, and Y.

Miyanaga, “OTA-based high frequency CMOS multiplier and squaring circuit,” in Proc. Int.

Symp. Intell. Signal Process. Commun. Syst.,

[5] S. Sakphrom and A. Thanachayanont, “A low-power CMOS RF power detector,” in

Electronics, Circuits and Systems (ICECS), 2012 19th IEEE International Conference on,

[6] A. Valdes-Garcia, R. Venkatasubramanian, J.

Silva-Martinez, and E. Sánchez-Sinencio, “A broadband CMOS amplitude detector for on-chip RF measurements,”

IEEE Trans. Instrum.

Meas., vol. 57, no. 7, pp. 1470–1477, Jul. 2008.

저 자 소 개 이 동 열(학생회원)

2014년 홍익대학교 전자전기 공학부 학사 졸업.

2014년～현재 홍익대학교 전자정 보통신공학과 석사 과정

<주관심분야 : Integrated Circuit Design, High Speed Interface, DLL, Clocking Circuits>

김 종 선(정회원)-교신저자 1992년 한양대학교 전자공학과 학사 졸업.

1994년 포항공과대학교 전자전기 공학과 석사졸업.

2006년 University of California, Los Angeles (UCLA)

전기공학과 박사 졸업.

1994년～2008년 삼성전자 메모리사업부 DRAM 설계팀 책임연구원

2008년～현재 홍익대학교 전자전기공학부 부교수

<주관심분야 : Analog and Mixed-Mode IC design, High Speed Interface, RF Interconnect, Signaling and Clocking Circuits, Power Management IC Design, Low-Power Memory Design>