반도체 응용기술

2017. 1^st semester 3^rd class

Jihoon Jang

반도체 응용기술

The structure of

Metal – oxide – semiconductor capacitance (MOSCAP)

1. Capacitance

■

Capacitance (電氣容量, C)

- 축전기가 전하를 저장할 수 있는 능력

3^rdclass Jihoon Jang

http://www.ktword.co.kr/abbr_view.php?m_temp1=4576

1. Capacitance

■

Permittivity (誘電率, 기호 : ε)

- 전하 사이에 전기장이 작용할 때, 그 전하 사이의 매질이 전기장에 미치는 영향을 나타내는 물리적 단위

- 매질이 저장할 수 있는 전하량

- 같은 양의 물질이라도 유전율이 더 높으면 더 많은 전하를 저장 - 높은 유전율을 가진 물질을 축전기에 넣는 유전체로 사용하면

축전기의 전기 용량이 커짐

- Dielectric constant : 진공의 유전율을 1로 정의하고 진공의 유전율 대비 물질의 상대적인 값

2. Junction capacitance

■

Applied reverse bias at pn junction

: charge in the reverse biased voltage (dV_R)

3^rdclass Jihoon Jang

W

N N

V V

N N e

dV eN dx dV

C dQ

s

d a

R bi

d a s

R n d R

ε

ε

=



 





+

= +

=

=

2 1

) )(

( 2 ' '

p a n

ddx eN dx

eN

dQ' = =

2. Two-terminal MOS structure

■

Basic MOS capacitor

: 금속 / 산화물 / 반도체 구조의 캐패시턴스에서 전기용량과 전하량 간의 관계

(전기용량) (전하량)

C ₌ εd^ox

' Q' = C'V

2. Two-terminal MOS structure

■

Basic MOS capacitor

: p type semiconductor, negative gate bias

→ 금속측에는 (-) 전하, 반도체 측에는 (+) 전하 유도 → 전하 증가

3^rdclass Jihoon Jang

(전계)

2. Two-terminal MOS structure

■

Basic MOS capacitor

: p type semiconductor, positive gate bias

→ 금속 측에는 (+) 전하, 반도체 측에는 (-) 전하 존재

→ 반도체 방향으로 전계 유도 → 다수 캐리어인 정공들은 산화막-반도체 계면으로부터 멀어짐 → 반도체 영역에 공간전하영역 유도

2. Two-terminal MOS structure

■

Basic MOS capacitor

: energy band of a MOS capacitor with a p-type substrate

(b) negative gate bias : 산화물 / 반도체 계면에 (+) 전하 축척(accumulation) (c) positive gate bias : 산화물 / 반도체 계면에 공간전하영역 (space charge

region) 생성

3^rdclass Jihoon Jang

2. Two-terminal MOS structure

■

Basic MOS capacitor

: energy band of a MOS capacitor with a p-type substrate

→ positive bias 가 커질 경우

: 진성 페르미 레벨과 페르미 레벨의 위치가 역전

→ 전자 반전층 (inversion layer of electron) 형성

2. Two-terminal MOS structure

■

Basic MOS capacitor

: n type semiconductor

(a) positive gate bias : 금속 측에는 (+) 전하, 반도체 측에는 (-) 전하 유도

→ 전하 증가

(b) negative gate bias : 금속 측에는 (-) 전하, 반도체 측에는 (+) 전하 유도

→ 공간전하영역 생성

3^rdclass Jihoon Jang

2. Two-terminal MOS structure

■

Basic MOS capacitor

: energy band of a MOS capacitor with a n-type substrate

(a) positive gate bias : 금속 측에는 (+) 전하, 반도체 측에는 (-) 전하 유도

→ 전하 증가

(b) negative gate bias : 금속 측에는 (-) 전하, 반도체 측에는 (+) 전하 유도

→ 공간전하영역 생성

2. Two-terminal MOS structure

■

Basic MOS capacitor

: energy band of a MOS capacitor with a n-type substrate

→ negative bias 가 커질 경우

: 진성 페르미 레벨과 페르미 레벨의 위치가 역전

→ 정공 반전층 (inversion layer of hole) 형성

3^rdclass Jihoon Jang

2. Two-terminal MOS structure

■

Depletion layer thickness

1) p 형 반도체로 이루어진 MOS 캐패시터에 positive bias 가 인가된 경우

* 진성 페르미 레벨과 페르미 레벨간의 차이

* 공핍영역의 두께

* Φ_s : surface potential

→ 진성 페르미 에너지의 변화

2. Two-terminal MOS structure

3^rdclass Jihoon Jang

■

Depletion layer thickness

2) p 형 반도체로 이루어진 MOS 캐패시터에 큰 positive bias 가 인가된 경우

→ Φ_s = 2eΦ_fp 인 경우 : 공핍영역 최대

: 문턱 반전점(threshold inversion point) 생성

→ 산화물 / 반도체 표면의 페르미 레벨 차이와 벌크 반도체 내에서의 페르미 레벨 차이가 동일한

* 공핍영역의 두께 (최대)

* Vth: threshold voltage

→ 문턱 반전점을 생성하는 게이트 전압

2. Two-terminal MOS structure

■

Depletion layer thickness

: space charge region width versus semiconductor doping

→ 도핑 농도 ↑ → 최대공핍영역 두께 ↓

2. Two-terminal MOS structure

■

Surface charge density

: 표면전하밀도는 반도체의 캐리어 농도로 표현 가능

→ n_st (p_st) : 최대공핍영역에서 표면전하밀도

3^rdclass Jihoon Jang

2. Two-terminal MOS structure

■

work function differences

: metal / oxide / semiconductor 의 일함수 정렬을 통해 계산 가능

2. Two-terminal MOS structure

■

work function differences

: metal / semiconductor work function differences

3^rdclass Jihoon Jang

* p type semiconductor

' '

0 '

' 2^g _{so fp}

ox

m E e e

e eV

eφ + = χ + − φ + φ



 



 



 



 + +

−

−

=

+ _{so m} ^g _fp

ox

eV φ φ χ E φ

' 2

' 0

* n type semiconductor

2. Two-terminal MOS structure

■

work function differences

: poly silicon / oxide / p type semiconductor 구조에서 일함수 차이

→ 금속 게이트 대신 고농도 도핑된 다결정 실리콘(반도체) 사용

: 일함수 차이는 실리콘(반도체)의 밴드갭과 페르미 레벨에 의해 결정

2. Two-terminal MOS structure

3^rdclass Jihoon Jang

■

Flat-band voltage

: mos capacitor 에서 반도체 내 대역에서 밴딩이 없도록 만드는 게이트 전압

- net charge density in the oxide material : usually positive

: dangling covalent bond near the oxide-semiconductor interface

2. Two-terminal MOS structure

■

Flat-band voltage

: MOS 캐패시터 에서 반도체 내 대역에서 밴딩이 없도록 만드는 게이트 전압

→ flat-band voltage의 계산

(

)

0 0

s ox

ms

ms s

ox

V V

φ φ

φ φ

+

−

=

−

= +

ms s

ox

s s

ox ox

s ox

G

V

V V

V V

φ φ

φ φ

φ + +

=

− +

−

=

∆ +

∆

=

) (

)

( _{0 0}

감사합니다

■ 참고 문헌

1. Semiconductor physics and deices (4^th edition)

: Donald A. Neamen, McGraw-Hill Higher Education, 376 ~ 389 page