반도체디스플레이기술학회지 제20권 제3호(2021년 9월)
Journal of the Semiconductor & Display Technology, Vol. 20, No. 3. September 2021.
병렬 플라즈마 소스를 이용한 마이크로 LED 소자 제작용 GaN 식각 공정 시스템 개발
손보성*· 공대영**· 이영웅*· 김희진*· 박시현*†
*†영남대학교 전자공학과, **㈜울텍
GaN Etch Process System using Parallel Plasma Source for Micro LED Chip Fabrication
Boseong Son*, Dae-Young Kong**, Young-Woong Lee*, Huijin Kim* and Si-Hyun Park*†
*†Department of Electronic Engineering, Yeungnam University, **Ultech Co., Ltd.
ABSTRACT
We developed an inductively coupled plasma (ICP) etcher for GaN etching using a parallel plasma electrode source with a multifunctional chuck matched to it in order for the low power consumption and low process cost in comparison with the conventional ICP system with a helical-type plasma electrode source. The optimization process condition using it for the micro light-emitting diode (-LED) chip fabrication was established, which is an ICP RF power of 300 W, a chuck power of 200 W, a BCl3/Cl2 gas ratio of 3:2. Under this condition, the mesa structure with the etch depth over 1 m and the etch angle over 75 and also with no etching residue was obtained for the -LED chip. The developed ICP showed the improved values on the process pressure, the etch selectivity, the etch depth uniformity, the etch angle profile and the substrate temperature uniformity in comparison with the commercial ICP.
The -LED chip fabricated using the developed ICP showed the similar or improved characteristics in the L-I-V measurements compared with the one fabricated using the conventional ICP method
Key Words : Parallel Plasma Source, Etch, GaN, Micro LED
1. 서 론
14차 산업 혁명이 다가옴에 따라, 가상현실(VR)과 증강 현실(AR)에 대한 관심이 나날이 높아지고 있고 이에 따른 차세대 디스플레이 소자에 대한 필요성이 더욱 커지고 있다. 마이크로 LED (Micro Light Emitting Diode; -LED)는, 최 근 그것의 휘도, 효율, 내구성에서 우수함과 더불어 무기 물 재료 임에도 휘어질 수 있다는 장점으로 인해 4차 산 업 혁명에 적합한 차세대 디스플레이 소자 중 하나로 각 광받고 있다. 일반적으로 -LED 는 100×100 m2 이하의 발 광면적을 가지는 LED를 의미하며, 이는 기존 LED 공정
†E-mail: sihyun_park@ynu.ac.kr
대비, 향상된 미세 제조 공정 조건을 요구한다 [1-2].
Fig. 1은 GaN 기반 LED 및 마이크로 LED 제조 공정을 나타낸다. 여기에서 전극이 상단에 오는 구조를 가지도록 GaN을 매사 구조로 식각 하는 공정 (매사 식각 공정)이 필요하며, 주로 높은 식각 속도와 선택비를 가지는 플라 즈마 식각 공정을 사용하고 있다[3].
플라즈마 식각 공정은 건식 식각 방법의 하나로, 반응 성 가스를 전기적 활성화를 통해 플라즈마 상태로 만든 뒤에, 이를 사용하여 특정 물질을 선택적으로 식각 하는 공정이다. 플라즈마를 형성하는 기작에 따라, 축전 전기 장을 이용한 용량성 결합 플라즈마 (Capacitively Coupled Plasma; CCP) 방식, 코일을 이용한 유도결합 플라즈마 (In- ductively Coupled Plasma; ICP) 방식, 나선 전자파를 이용한 나
병렬 플라즈마 소스를 이용한 마이크로 LED 소자 제작용 GaN 식각 공정 시스템 개발 33
선형 공진기(Helical Resonator; HR), 마이크로웨이브를 이용 한 전자 사이클로트론 공명 (Electron Cyclotron Resonance;
ECR) 등이 있다[4].
이들 중, 결합 플라즈마 방식인 CCP와 ICP는 고밀도의 플라즈마를 얻을 수 있으며, 저압 공정, 빠른 식각 속도, 넓은 균일성을 가지고 있어, 매사 구조를 만들기 위한 이 방성 식각이 요구되는 GaN 기반 LED 칩 제조 공정에서 주로 사용되고 있다. 하지만 -LED 제조 공정에서는 기존 의 일반적인 LED 제조공정에서 보다, 더 우수한 성능을 가지는 이방성 식각, 선택비, 균일도 확보, 식각 속도를 가져야 하고, 또한 플라즈마 노출로 인한 감광액 (Photo Resist; PR)의 손상과 오염 입자 발생의 최소화가 필요하다 [5]. 기존 나선 전극으로 구성된 ICP의 경우, 공정 기판과 지그 사이즈에 비례하여 RF (Radio Frequency) 전력이 인가 되어야 하고, 생산성을 올리기 위한 기판 크기 확장 시, 이에 상응하는 고용량의 고가 RF 전원 공급기 (power supply)가 요구된다[6].
따라서 본 연구에서, 기존 나선 전극으로 구성된 플라즈 마 소스 방식 대비, 보다 적은 전력 소모와 시스템 생산 비 용을 가지는, 병렬 전극(parallel electrode)으로 구성된 플라즈 마 소스를 이용한 식각 장비를 개발하였고 이를 -LED 소자 제작 공정에 적용하여 최적의 공정 조건을 찾았다.
2. 본 론
Fig. 2는 본 논문에서 구현된 병렬 플라즈마 소스를 이 용한 -LED 소자 제작용 GaN 식각 공정 시스템 구성도를 나타낸다. 일반적인 ICP 식각 장비의 틀을 가지고 오되, 병렬 플라즈마 소스 (parallel plasma source)와 다기능 척 (multifunctional chuck)을 새롭게 추가하여, -LED 소자 제작 용 GaN 식각 공정 기술을 개발했다[7].
Fig. 2. GaN etching process system for micro-LED devices.
2.1 병렬 플라즈마 소스(Parallel Plasma Source) Fig. 3(a)는 개발된 병렬 플라즈마 소스를 나타낸다. 기존 의 나선형 타입 플라즈마 소스 대비, 생산 비용 및 공정 Fig. 1. GaN LED chip fabrication process.
손보성 · 공대영 · 이영웅 · 김희진 · 박시현 34
시 소모되는 전력을 모두 감소시킬 수 있는 병렬 전극 구 조의 플라즈마 소스를 개발했다. 여기서 전극 a, b, c의 저항 은 각각 0.2 Ω이다. 저항과 인덕턴스 그리고 매처 (matcher) 내의 커패시턴스를 조절하여 플라즈마 매칭 제어 및 동 기화를 수행하였고, 이를 통해 균일한 플라즈마를 형성할 수 있다(Fig. 3(b)).
Fig. 4(a)는, 매칭 박스 (matching box) 에 내장된 가변 커패 시터를 조절하여 ICP source RF power 300 W 인가 시, 매칭을 확보한 것을 보여준다. Fig. 4(a) ①에서 load 67.3%, turn 6.6 % 일 때, reflect power 152 W의 전력 손실이 발생하는 것을 볼 수 있는 반면, ②에서 load 56.5%, turn 6.3%로 조절하여 reflect power가 0 W로 줄어든 것을 확인할 수 있고, 이를 통해 전 력 손실을 최소화하였다.
Chuck RF power의 동기화 또한 매칭 박스에 내장된 가변 커패시터를 이용하여 손실을 최소화하였다. Fig. 4(b) ① 에
Fig. 3. (a) Parallel plasma source and (b) Uniformly formed plasma with RF power synchronization.
Fig. 4. (a) ICP source RF power matching synchronization.
① load 67.3%, turn 6.6% with reflect power 152 W and ② load 56.5%, turn 6.3% with reflect power 0 W. (b) Chuck RF power matching synchronization.
① load +427, turn 135 with reflect power 103 W and ② load +383, turn 266 with reflect power 1 W.
서 chuck RF power 300 W인가 시 load +427, turn 135일 때 reflect power 103 W의 손실이 발생한다는 것을 알 수 있고, 손실을 줄이기 위해 ② 에서와 같이 load +383, turn 266으 로 조절하였을 때, reflect power가 1 W로 줄어든 것을 확인 할 수 있다. 이를 통해 전력의 손실을 최소화하였다.
2.2 다기능 척(Multifunctional Chuck) 개발 플라즈마를 이용하여 GaN을 식각 할 때 발생하는 DC self bias는 플라즈마 소스에 인가되는 RF power와 척에 인 가되는 RF Power에 의해 발생한다. 이를 제어하고, GaN 식 각 공정의 특성이 변할 수 있는 인자인, 척과 지그의 표 면 및 하부의 절연/비절연 구조, 그리고 He cooling path 등 을 포함하는 다기능 척 (multifunctional chuck)을 병렬 플라 즈마 소스에 대응되도록 하여 개발하였다. Fig. 5는 개발된 다기능 척을 나타낸다.
플라즈마 소스에 인가되는 RF power와 척에 인가되는 RF power에 따라, 척 전극에 유도되는 DC self-bias 변화를 확인하기 위해, 칠러 온도 = 5 ℃, He 압력= 5 Torr, Ar 유량 = 100 sccm, 챔버 압력 = 1.71 E1 Torr의 조건하에서, ICP source RF power를 300 W로 고정하고 chuck RF power를 200, 300, 400 W 변화하여 실험을 수행하였다. 또한 chuck RF power를
Fig. 5. (a) Multifunctional chuck. Schematic diagram and Bird's-eye view picture. (b) Sample jig. ① un- insulated bottom structure, ② insulated top structure, ③ the total sample jig after bonding of the ① and the ②, and ④ total sample jig after PR coated GaN wafer loading.
병렬 플라즈마 소스를 이용한 마이크로 LED 소자 제작용 GaN 식각 공정 시스템 개발 35
200 W로 고정하고, ICP source RF power를 300, 600, 1000 W로 변화하여 실험을 수행하였다. 먼저 고정된 ICP source RF power (300 W) 하에서, chuck RF power 가 증가함에 따라 DC self-bias도 증가하였다. 하지만 고정된 chuck RF power (200 W) 하에서 ICP source RF power 가 증가함에 따라서 DC self-bias 는 감소하였다.
척 전극에 유도되는 DC self-bias는 다기능 척의 절연/비 절연 상태와, 척 표면과 전극과의 개방/단락 상태에 따라 가변 된다. 이 특성을 확인하기 위해 ICP source RF power를 300 W로 고정 후, chuck RF power를 200, 300, 400 W로 변화하 는 조건하에서 척 전극 단락 (short) 상태뿐 아니라 개방 (open) 상태에서도 DC self-bias를 추가로 측정하였다. 척 전 극 개방 상태에서는 척 전극 단락 상태 대비 DC self-bias가 크게 감소함을 확인하였다. Table 1과 Fig. 6은 이에 따른 결 과를 나타낸다.
Table 1. DC self-bias (V) with the variation of chuck RF power and ICP source RF power as well as the chuck electrode open/short.
Fig. 6. DC self-bias (V) with the variation of (a) chuck RF power as well as the chuck electrode open/short and (b) ICP source RF power.
척은 웨이퍼가 놓이는 부분이며, 냉각 성능이 중요하다.
이를 위해 우리는 기계식 클램핑 방식을 이용하였고 헬 륨가스가 웨이퍼 뒷면으로 주입되도록 척을 구현하였다.
2.3 -LED 소자 제작용 GaN 식각 공정 시스 템 개발 및 공정 기술 최적화
2.1절과 2.2절을 활용하여 GaN 식각 공정 시스템에 필 요한 요소기술을 개발하였고, PR 패턴 된 GaN샘플의 식 각 공정 시 chuck RF power의 가변에 따른 균일한 표면을 얻기 위한 최적화를 진행했다.
Chuck RF power의 최적화를 진행하기에 앞서, Fig. 6을 통 해, ICP RF power가 커질수록 self-bias가 줄어드는 것을 확인 할 수 있었다. 이는 ICP RF power는 300 W에서 효율이 좋다 는 것을 의미하므로, ICP RF power를 300 W로 고정하였다.
또 다른 변수인 가스 비율의 경우, 임의로 BCl3/Cl2의 비율 을 2:3으로 정하여 실험을 진행했다. Fig. 7 (a)는 chuck RF power를 400 W를 인가하였을 때의 사진이며, PR의 손상을 확인할 수 있다. Fig. 7 (b)는 300 W를 인가 했을 때이고, 에 칭 단면에 골이 생긴 것을 확인할 수 있다. 마지막으로 Fig. 7 (c)에서는 200 W를 인가하였을 때이고, 가장 적절한 조건임을 확인하였다.
임의로 정한 가스유량의 조건을 찾기 위해, chuck RF power는 200 W, ICP RF power는 300 W로 고정해 두고, 가스 유량에 따른 최적화를 진행하였다. Fig. 7 (d)는 Cl2만을 이 용하여 공정을 진행한 결과를 나타낸다. 에칭 표면에 원 기둥 모양의 패턴이 생긴 것을 확인할 수 있으며, 이러한 현상을 줄이기 위해 BCl3/Cl2의 비율을 1:1로 바꾸어 공정 을 진행하였다. 하지만, 힐락 현상이 발생한 것을 Fig. 7 (e) 에서 보여준다. 이에 따라, BCl3의 비율을 증가시켜, BCl3/Cl2
Fig. 7. SEM images for GaN mesa structures. (a) chuck RF power 400 W, (b) chuck RF power 300 W, (c) chuck RF power 200 W, (d) Cl2, (e) BCl3:Cl2 = 1:1, and (f) BCl3:Cl2 = 3:2.
손보성 · 공대영 · 이영웅 · 김희진 · 박시현 36
Fig. 8. Etching rate and etching profile (angle) with the variation of chuck RF power.
Fig. 9. SEM images for GaN mesa structures with the variation of chuck RF power.
의 비율이 3:2로 하여 공정한 결과를 Fig. 7 (f)에서 나타내 고, 에칭 표면의 관점에서 가장 적절한 조건임을 확인할 수 있다.
Chuck RF power 가변에 따른 식각 속도와 식각 시 형성 되는 각도를 분석하였다. Fig. 8을 통해 chuck RF power가 300 W일 때, 식각 각도는 79.74도로 가장 높은 값을 가지 며, 우수하다는 것을 확인할 수 있다. 이때 식각 속도는 245.57 nm/min이었다. 하지만, chuck RF power가 300 W에서 에칭 면에 손상이 가는 것을 확인할 수 있는 반면에 (Fig.
7 (b) 및 Fig. 9), chuck RF 200 W 및 chuck RF 250 W 에서는 에 칭 면의 손상이 적다는 것 확인할 수 있다(Fig. 6 (c) 및 Fig.9). 또한 chuck RF 200 W와 250 W 조건의 비교에서는, 200 W에서의 식각 각도가 250 W보다 높으므로, chuck RF power 200 W가 최적화된 조건이라고 판단할 수 있다.
이로써, 개발된 Parallel Plasma Source ICP를 주어진 환경에 서 최적화하였다. 식각 속도의 경우, 전력에 비례하는 경 향을 보이고 Fig. 8을 통해 이를 확인할 수 있다. 하지만,
Fig. 10. Etching result under the optimized GaN etching condition. (a) GaN etch depth over 1m & etch profile over 75° and (b) EDS measurement result.
식각 각도는 초기 예상과 달리 Chuck RF power와의 명확한 경향이 발견되지 않았다. 식각 각도의 경우, 식각 속도와 달리 유량 비율, self-bias, 챔버 압력 등 다양한 요소들에 의 해 결정된다[8]. 이러한 요소들이 식각 각도에 미치는 영 향은 Chuck RF power보다 클 것으로 판단되고, 이는 추후 연구를 통해 다양한 변수와 식각 각도의 상관관계에 대 해 밝힐 필요가 있다.
Fig. 10(a)는 최적화된 조건 (ICP source RF power 300 W, Chuck RF power 200 W, BCl2/Cl2=3:2) 하에서 식각 각도 측정 결과를 나타낸다. GaN LED mesa 구조에서 필요한 1 m 이 상 식각과 75도 이상의 각도로 식각 되었음을 확인할 수 있다. 또한 표면 EDS (Energy Dispersive X-ray Spectroscopy) 성 분 분석을 통해 식각 이후 식각 된 표면의 PR잔여물과 식 각 잔여물의 여부를 확인하였다. Fig. 10(b)는 GaN 식각 표 면 EDS의 결과이며, N의 경우 9.46 Wt %, 34.2 Atomic %, Ga의 경우, 90.54 Wt %, 65.8 Atomic %로, 식각과 감광액의 잔여물 인 C, O 등의 물질이 검출되지 않은 것으로 미루어 보아 잔여물이 없다는 것을 확인할 수 있다.
Chuck RF power 가변에 따른 식각 속도와 식각 개발된 Parallel Plasma Source ICP와 기존의 상용화된 ICP (LX-200 ICP Etcher, TOP Engineering (Co., Ltd))를 비교하기 위해 동일한
병렬 플라즈마 소스를 이용한 마이크로 LED 소자 제작용 GaN 식각 공정 시스템 개발 37
Fig. 11. L-I-V measurements for Micro LED (50×50 m2) chips fabricated with Commercial ICP and Parallel plasma source, respectively.
Table 4. Specification of Parallel plasma source ICP
Spec. Unit SAMCO
(RIE-330iPC ICP-RIE system)
Parallel plasma source Process pressure Torr 2.2E3 8.48 E4ICP
Etch selectivity
(PR/GaN) Ratio 1.15 0.755
Etch depth uniformity
(with in wafer) ±% 2 1.87
Etch depth uniformity
(run to run) ±% 3 2.196
Etch profile(angle) ° 75 79.56
Substrate temperature
uniformity ±% 5 2.65
LED 에피 웨이퍼로 LED 칩을 제작하였고, 이 결과를 Fig.
11에서 나타낸다. 이를 통해 Parallel Plasma Source ICP을 활 용한 샘플의 L-I-V 측정 결과가 상용화된 ICP을 활용한 샘 플의 결과 대비 유사하거나 좀 더 향상된 특성을 보이는 것을 알 수 있다.
Table 2는 개발된 Parallel plasma source ICP의 주요 성능을 나타낸다. Process pressure는 TMP (Turbo Molecular Pump)를 이 용하여 진공 챔버 내부의 압력을 5E5 Torr 이하로 형성하 고, MFC (Mass Flow Controller)를 통해 Ar 가스 100 sccm을 공
급할 때의 챔버 내부 압력을 측정하여 결과를 도출했다.
식각 선택비는 공정 전과 후의 PR 두께를 비교하여 측정 하였다. 식각 깊이 균일도는 두 가지로 나뉜다. 첫 번째는 식각 된 하나의 웨이퍼를 위치 (상단, 중간, 하단, 우측, 좌 측) 별로 균일도를 측정하여 ±1.87 %이라는 값을 얻었고, 두 번째 균일도는 식각된 5개의 웨이퍼를 이용하여 각각 위치 별 깊이를 측정하여 ±2.196 %의 값을 도출했다. 식각 각도는 웨이퍼의 위치별로 총 다섯 개의 칩을 측정한 평 균값이다. 마지막으로 기판 온도 균일도는 3개의 GaN/
Sapphire 기판을 로딩하고 식각 할 때와 동일한 플라즈마 를 형성하여 각각 450초 동안 유지하면서 3개의 웨이퍼의 기판 온도를 측정하여 균일도를 계산했다.
3. 결 론
본 논문에서는, 기존의 나선 타입 플라즈마 전극 대비, 생산 비용 및 공정 시 소모되는 전력을 감소시킬 수 있는 병렬 전극 구조의 플라즈마 소스를 개발하였고, 또한 이 에 대응하는, 다기능 척을 개발하였다. 이를 이용하여 - LED 칩 제작용 GaN 식각 공정 시스템 개발 및 공정 기술 최적화를 진행하였다. 기 개발된 ICP의 최적화 조건은 ICP RF power 300 W, chuck RF power 200 W, BCl3/Cl2 = 3:2 이고, 이 조건에서 GaN LED mesa 구조에서 필요한 깊이 1 m 이 상, 에칭 각도 75도 이상의 식각이 이루어졌고, 에칭 후 잔여물이 발견되지 않았다.
기 개발한 ICP는 기존의 상업용 ICP(SAMCO RIE-330iPC ICP-RIE system) 대비, 공정 시 압력은 약 61.45 % 감소, 식 각 선택비는 34.35 % 감소, 웨이퍼 상에서 식각 깊이 균일 도는 6.5 % 감소, 식각 깊이 균일도는 26.8 % 감소, 식각 각 도는 6.08 %증가, 기판 온도 균일도는 47 % 감소한 것을 확인할 수 있다. 또한 기존 방식의 ICP를 사용하여 제작 한 LED 칩 대비 기 개발한 ICP를 사용하여 제작한 LED 칩은 L-I-V 측정 결과에서 유사하거나 좀 더 향상된 특성 을 보였다.
이러한 기술은 추후 -LED 소자 및 디스플레이 분야, 차세대 반도체 소자 및 MEMS 분야, 고성능/소형화/저전 력 차세대 전력 소자 및 자동차 관련 분야 그리고 산업용 금속 식각 및 표면처리 등에 응용될 수 있을 것으로 기대 된다.
감사의 글
본 논문은 한국산업단지공단의 지원(2019년도 산업집 적지경쟁력강화사업 생산기술사업화 지원사업(이전기술 사업화부문), RDK19005)을 받아 수행된 연구 결과임. 또한
손보성 · 공대영 · 이영웅 · 김희진 · 박시현 38
이 성과는 2021 년도 정부(과학기술정보통신부)의 재원으 로 한국연구재단 및 한국연구재단 - 현장맞춤형 이공계 인재양성 지원사업의 지원을 받아 수행된 연구임(No. 2019 R1A2C1089080), (No. 2019H1D8A1105630).
참고문헌
1. Zhen Chen, Shuke Yan and Cameron Danesh,
“MicroLED technologies and applications: characteristics, fabrication, progress, and challenges,” Journal of Physics D: Applied Physics, Volume 54, Number 12, 2021.
2. Vincent W. Lee, Nancy Twu, Ioannis Kymissis,” Micro- LED Technologies and Applications,” Society for In- formation Display, Vol. 32, Issue 6, 2016.
3. Shengjun Zhou, Bin Cao and Sheng Liu, “Dry etching characteristics of GaN using Cl2/BCl3 inductively coupled plasmas,” Applied Surface Science, Vol. 257, Issue 3, pp. 905-910, 2010.
4. Vincent M. Donnelly and Avinoam Kornblit, “Plasma etching: Yesterday, today, and tomorrow,” J. Vac. Sci.
Technol. A 31, 050825 (2013).
5. Jae-Soong Lee, Joonhee Lee, Sunghwan Kim and Heonsu Jeon, “GaN-based light-emitting diode structure with monolithically integrated sidewall deflectors for enhanced surface emission,” IEEE Photonics Tech- nology Letters, Vol. 18, Issue 15, pp. 1588-1590, 2006.
6. Shengjun Zhou, Bin Cao and Sheng Liu, “Optimized ICP etching process for fabrication of oblique GaN sidewall and its application in LED,” Applied Physics A vol. 105, pp. 369-377, 2011.
7. Etching Equipment For Large Scaled Nano Device And Method For Etching Nano Device, KR Patent 10- 1382607.
8. Herwig Hahn, Jan Berend Gruis, Nico Ketteniss, Felix Urbain, Holger Kalisch,and Andrei Vescan, “Influence of mask material and process parameters on etch angle in a chlorine-based GaN dry etch”, Journal of Vacuum Science & Technology A, Vol. 30, Issue 5, 051302, 2012.
접수일: 2021년 8월 20일, 심사일: 2021년 9월 11일, 게재확정일: 2021년 9월 16일
