국립전파연구원

전체 글

(1)EMC 대책 • 설계 보고서. 한 국 전 파 진 흥 협 회 부 설 EMC기술지원센터.

(2) EMC기 술 지 원 센 터 1. 제품사진. 그림 1. 제품 전, 후면. 페이지. 2/21.

(3) EMC기 술 지 원 센 터 - 제품 분해. 그림 2. 제품의 커버를 제거한 상태. 페이지. 3/21.

(4) EMC기 술 지 원 센 터 2. 제품의 기술적 사양 - 전원 : AC IN (230Vac 50Hz). - DOT 수 : 512 (32 x 16 DOTS) - DOT PITCH : 5 mm - DOT SIZE : 4 mm - 입출력 포트. 비디오 입력 : DVI 포트 비디오 출력 : LED 매트릭스 시리얼 포트 : RS-232C (D-Sub 9pin-1:초기셋업용). 본 제품은 PC로부터 디지털 영상 신호를 받아 LED 매트릭스로 영상을 표현해 내는 제 품이다.. 이러한 제품은 주로 안내판 또는 광고판으로 활용되어 실생활에 유용하게 이용. 되고 있으며 유럽 수출을 위해서는 CE 마킹을 획득하여야 한다. CE 마크를 획득하기 위해 EN 61000-6-4 (공업 환경에서의 전자파 방사 일반규격)에 의 거한 시험을 적용 받는다. 제품의 해상도는 640 x 480 에서 동영상을 구동시킨 상태에 서 시험을 진행하였다. 제품은 내부 클럭 주파수로 80 MHz, 40 MHz의 비교적 높은 주 파수를 사용하고 있어 그 체배된 하모닉 주파수가 많이 방사되고 있으며, 전체적으로 금 속 외관이 많은 부분의 방사를 막아주고 있으나, DVI 포트와 LED 장착부위에서 차폐가 오픈되어 있어 기대만큼의 EMI 노이즈 억제력을 보여주지 못하고 있다.. 2.1 제품의 사양 및 동작 원리. 640 x 480의 해상도로 일반 모니터와 같이 DVI 를 통하여 PC 로부터 받은 영상신호를 LED 매트릭스의 각 위치에서 RGB 삼색 신호를 발광시켜 영상 을 재현한다.. 페이지. 4/21.

(5) EMC기 술 지 원 센 터 2.2 제품의 블록도. 그림 3. 제품의 블록도. 페이지. 5/21.

(6) EMC기 술 지 원 센 터 2.3 PCB 구조 및 회로도 사양 - PCB 구조. 그림 4. DVI 입력단 전, 후면. 페이지. 6/21.

(7) EMC기 술 지 원 센 터. 그림 5. DVI 입력단 전, 후면. 3. 전자파 문제 사전 검토 및 문제 제기 본 LED 전광판은 기본적으로 아주 좋은 실드 케이스를 가지고 있음에도 전자파 특성이 상당히 좋지 않음을 그림 4 와 5에서 확인 할 수 있었다. 그 이유로는 금속 차폐 케이 스가 각 부분별 코팅으로 인하여 전체적으로 하나의 완벽한 실드 역할을 하지 못하고 있으며 LED 매트릭스 부분과 DVI 입력 포트에 구멍이 있어 완벽한 실드를 하고 있지 않기 때문이다. PCB는 전체적으로 상, 하면에 넓은 접지를 확보하고 있어 대체적으로 전류 귀환로가 페이지. 7/21.

(8) EMC기 술 지 원 센 터 양호하게 설계 되어 있으나, DVI 포트의 Shell 이 접지면에 접촉되어 있지 않은 설계가 되어 있어 DVI 신호에 대한 차폐 효과가 반감되고 있다.. 또한 내부에서 사용하는 40 MHz, 80 MHz 두 클럭 주파수의 하모닉 노이즈가 케이블에 유기되어 방사하고 있음을 알 수 있다.. 4. 노이즈/EMC 문제 분석 4.1 각 Sub-System별 동작조건에 따른 시험결과 -. PC에서 동영상을 동작시키고 그 동영상을 DVI 포트를 통해 LED 전광판에. 전달하여 PC 와 같은 동영상이 재현되도록 한 후 시험을 하였음.. 4.2 소스원 분석 - Pre-Test 시험결과 분석에 따른 각 Sub-Part별 노이즈 소스원 분석 1) 초기 Data. 30MHz – 230MHz. 페이지. 8/21.

(9) EMC기 술 지 원 센 터. 그림 6. 초기 측정 결과. 230MHz – 1GHz. Pre-Test 결과 30MHz에서 230MHz 에서는 브로드 밴드성 CM 노이즈가 강하게 방사 하고 있음을 알 수 있으며 230MHz에서 1GHz의 데이터를 보면 Broad 밴드성 노이즈 보다는 클럭의 하모닉과 시스템 클럭이 주류를 이루고 있음을 알 수 있다. 좋은 차폐 효과를 낼 수 있는 외관 금속이 서로 연결 되어 있지 않아 내부 노이즈 방사 를 억제하지 못하고 있으며 외부 DVI 케이블의 위치에 따라 측정 결과가 민감하게 달라 지므로 DVI 케이블의 차폐 특성이 좋지 않은 상태이다. 또한 내부의 케이블들이 영상신호와 관련된 노이즈와 클럭 노이즈의 하모닉을 방사하게 만들고 있어서 케이블에 대한 전자파 대책이 시급한 상태이다.. - 시스템 차폐효과에 의한 노이즈 현상 분석 : 본체를 이루고 있는 금속성 차폐물은 금형 구조상 노이즈의 방사를 적게 만들 수 있 으나 완벽한 차폐를 제공하고 있지 않아 거의 모든 주파수의 노이즈가 외부로 방출 되고 있다. 페이지. 9/21.

(10) EMC기 술 지 원 센 터 - 기타 사항 : 전원선을 통하여 브로드 밴드성 노이즈가 방출되고 있으며, 영상 신호 노이즈 가 DVI Shell의 미 접지 처리로 외부로 방출되고 있다.. 4.3 Coupling 노이즈 분석 - CLK Oscillator에 의한 노이즈와 그 밖에 Coupling현상에 의해 발생하는 노이즈 분석. 그림 7. 발진 회로. 상기 회로에서 보듯이 40 MHz 와 80 MHz 의 발진기가 영상 신호처리 칩셋의 구동 발 진기로 쓰이고 있으며, 이 발진기의 체배 주파수가 오픈된 차폐 외관을 통하여 외부로 방사하고 있다.. 4.4 기타 노이즈 분석. - 기타 노이즈가 발생할 수 있는 소스원 분석 이러한 발진기의 체배 주파수는 주변의 선이나 패턴을 통하여 외부로 쉽게 방사되는데 이 제품의 경우는 외부 차폐가 잘 연결되어 있지 않아 대부분의 클럭 주파수가 오픈된 차폐 사이로 방출되고 있다. 또한 접지 체계의 불안정으로 브로드 밴드성 노이즈가 플로팅되어 있는 금속을 통하여 외부로 유출되고 있다.. 페이지. 10/21.

(11) EMC기 술 지 원 센 터 5. EMC를 고려한 설계•대책 및 결과. 5.1 System 측면의 추가 및 수정사항 - 변경사항에 대한 EMC 관련 근거 제시 : 외부 금속막의 접점을 원할히 하고 접지에 연결 시켜 전류 귀환로를 넓게 확보 함으로 써 내부에서 발생하는 노이즈가 외부 방출 없이 차폐막에서 소모 될 수 있도록 구조를 변경 시킴. 5.2 EMC를 고려한 Board 수정사항 : DVI Shell이 접지 되어 있지 않아 DVI 영상 신호 노이즈가 차폐되고 있지 않으므로 PCB 패턴을 수정하여 재작업을 하였음. 5.3 제품의 시험결과 전•후 사진 5.3.1 시험 전 사진. 페이지. 11/21.

(12) EMC기 술 지 원 센 터 5.3.2 시험 후 사진. DVI 출력 케이블, 전원 케이블 클램프 필터 적용 페이지. 12/21.

(13) EMC기 술 지 원 센 터. DVI Shell 접지 연결. 80 MHz 클럭 댐핑 저항 교체 (32옴-> 51옴). 페이지. 13/21.

(14) EMC기 술 지 원 센 터 5.4 시험 후 설계•대책 변경 안에 대한 설명 1) 케이블에 클램프 필터 적용 내부 클럭 주파수의 방사에 가장 민감한 반응을 보이는 케이블에 다음과 같은 장점을 고려, 클램프 필터를 삽입하여 EMC 대책을 진행키로 하였다.. 클램프 필터의 장점 - 특별히 회로적인 변경을 하지 않아도 된다. - PCB 변경 또한 필요하지 않다 - 제품의 기능에 아무런 영향도 주지 않으면서 새로운 부품 삽입으로 인한 영향이 없다. - 간단하면서 탁월한 효과를 보인다. - 회로나 대책점에 대하여 완전 아이솔레이션이 되기 때문에 임피던스 매칭등 회로적 커플링으로 인한 2차적 문제가 없다.. 2) DVI Shell 의 접지 연결 - DVI Shell 이 접지에 연결 되어 있지 않아 영상신호 전달 케이블간 크로스토크로 인한 방사 노이즈가 발생하고 있어 shell 을 접지에 연결하여 영상 신호 노이즈의 방사를 억 제 하였다.. 3) 80 MHz 클럭에 대한 댐핑 저항 교체 - 80 MHz 의 하모닉 주파수가 방사하고 있어 클럭단에 댐핑 저항을 교체하여 하모닉 주 파수의 방사를 억제 하였음.. 페이지. 14/21.

(15) EMC기 술 지 원 센 터 6. 시험에 따른 설계•대책 측정결과 및 분석 6.1 설계•대책 전 데이터. 페이지. 15/21.

(16) EMC기 술 지 원 센 터 6.2 설계•대책 후 데이터. - 금속 외관 연결 및 DVI Shell 접지 연결후. 페이지. 16/21.

(17) EMC기 술 지 원 센 터. - 최종 결과 (케이블에 클램프 필터 적용 및 댐핑 저항 삽입등). 페이지. 17/21.

(18) EMC기 술 지 원 센 터 7. 설계·대책 Design Rule ※ 대책 및 설계에 대한 이론적 배경에 대한 분석 내용 PCB 에서 발생하는 EMI 의 주요 원인이 되는 노이즈 현상에 대해 기술한다. EMI 방사는 PCB 시스템 내의 부품과 부품들 사이에 신호전송을 위한 트레이스 패턴, 그리고, 기구 또는 다층 구조 PCB 가 가진 자체 공진에 기인한다. 이것은 PCB 설계자가 PCB 를 디자인할 때 EMI / EMC 를 미쳐 고려하지 못하여 생기는 결과라 할 수 있다. 이러한 EMI 방사를 일으키는 노이즈 현상은 두 가지로 요약할 수 있는데, 전송선로간의 임피던스 부정합에 의한 반사파에 의해 발생되는 전도성 노이즈와 도전성의 경로가 없는 가까운 선로 사이에서 발생할 수 있는 유도성 노이즈 현상으로 볼 수 있다. 제품의 복잡성은 처리속도와. 그. 밖의. 다른. 요소들에. 따라. 변한다.. 제품이. 복잡할수록. RF 에너지를 방출할 가능성이 높고 또한 RF 에너지의 영향을 받기 쉬워진다. 다음 표 1 에 이 내용이 나타나 있다. 이 표는 제품의 처리속도와 크기, 복잡성의 관계를 보여주고 있다. PCB 에서의 EMI 문제가 발생했을 때, 이를 설명하는 단순한 모델에는 3 가지 요소가 있다. (1) 에너지의 발생원 (2) 이 에너지에 의해 혼란을 일으키는 수용체 (3) 발생원과 수용체간의 결합 경로 EMI 에 의한 방해가 존재하기 위해서는 이 세 가지를 모두 만족시켜야 한다. PCB 에서의 EMI 문제를 해결하기 위해서는 RF 방해의 발생원을 최대한으로 제거하는 PCB 를 설계하는 것이 가장 경제적인 접근 방법이다.. 그림 8.. EMI 문제 발생의 3 요소 페이지. 18/21.

(19) EMC기 술 지 원 센 터 7.1 PCB 에서의 Transmission Line 구조 전형적인 PCB 에서 보여지는 전송선(Transmission Line)은 1 개 이상의 접지층을 가지는 유전체 또는 절연성의 물질에 붙어 있거나 그 안에 심어져 있는 도체 트레이스로 구성된다. 일반적으로 PCB 에서 금속은 구리이며, 유전체는 유리 섬유 형태의 FR-4 이다. 전송선의 여러 종류들 중에서 가장 많이 쓰이는 형태는 마이크로 스트립과 스트립라인이다. 그림.18 은 일반적인 PCB 의 구조를 나타내는데, 스트립라인과 마이크로 스트립 위에 다양한 소자들이 올려져 있고, 그 사이에 신호 트레이스로 구성된다.. 그림 9. 마이크로 스트립과 스트립라인의 구조. 보통 PCB 의 단면을 보면, 접지-전원층과 전송선의 위치를 확인할 수 있는데, 이것은 다양한 전송선에 관한 파라미터를 계산하는데 유용하게 활용할 수 있다. 예측 가능한 전송선의 전기적인 특성을 이용해 여러 층으로 쌓여 있는 유전체와 도체에 대한 크기와 위치를 조절할 수 있다.. 페이지. 19/21.

(20) EMC기 술 지 원 센 터 7.2 DESIGN Rule Design Rule. 비. 내용. 고. EMI의 방사중 특히 선에 유기되어 방사하는 노이즈는 선에 클램 클램프 필터. 프 필터를 삽입하여 그 에너지를 필터에서 소모시켜 방사량을 감소 시킨다. PCB나 부품에서 방사되는 EMI 에너지를 외부로 방출 되지 않도. 차폐 구조. 록 적당한 두께 ( Skin effect 에 의거 산정)의 금속체로 서로 접속이 되도록 CB와 회로를 감싼다.. 각종 선의 처리. 회로간 인터페이스를 위해 사용하는 선들은 가장 최적의 위치를 찾아 고정 시켜 불필요한 노이즈가 생기지 않도록 한다. Main Chip IC의 Vcc단에 근접 위치에 ceramic .electrorythic capacitor를 우선 배치 적용한다. 양면 PCB 설계 시에 부품면과 동박면의 Ground처리는 ThruHole의 분포를 균일하게 하고 최대한 다점으로 처리 / 중요한 접지처리는 Frame Ground 와 Main Chip Ground를 가능한 넓은. EMI대응 PCB설계. 면적으로 연결한다. Signal, Data, Clock Line은 최대한 근거리로 선로를 연결하며 굵 고 짧은 Pattern으로 처리하되 부득이한 경우 회로의 주파수를 감안하여 적절한 Multi-layer suppression Inductor (Chip Beads) 를 특성에 부합하는 부품을 적용한다. Ground 와 Ground간에 존재하는 전압 및 임피던스를 최대 최소 화하는 PCB설계가 원가 절감 및 쉽고 효율적인 노이즈 감쇄 및 신호의 흐름을 원활하게 하는 PCB설계. 페이지. 20/21.

(21) EMC기 술 지 원 센 터 8. 종합적인 기술지원 내용 분석. 종합적으로 본 제품에 대한 기술 지원은 다음과 같다. - LED 전광판 제품의 인증을 위한 규격 내용 전달. - 제품의 EMI적 사전 시험 진행 - EMI 방사원 (Noise Source) 지적 및 방사 경로 파악 - EMI 방사 노이즈 대책 - PCB Artwork 상태 진단 및 평가 - 회로구성 Review 및 진단 - EMI 부품 선정 및 사용법 설명 이중 EMI 대책은 상당히 안정화된 전원을 확보토록 하고 전원선을 통하여 생기는 브로드 밴드성 노이즈를 억제하도록 클램프 필터를 적용하였다. 강한 차폐 외관으로 비교적 방사 노이즈가 없게끔 각각 분리 되어 있던 외관을 서로 전 기적으로 통전되어 강한 차폐효과가 나타나도록 하였다.. 9. 향후 제품설계에 반영되어야 할 방향 본 제품의 PCB Pattern를 보면 EMI 대책에 부합되지 않는 설계로 되어 있음을 알 수 있 는데 신규로 개발 되는 제품에 대해서는 다음의 사항들이 적용되어야 EMI적 특성이 좋은 제품을 만들 수 있을 것이다. 우선 기구적으로 전체의 금속 외관이 노이즈 방사의 억제 역할을 수행할 수 있도록 서로 연결이 되어야 한다. 그리고 DVI 포트의 경우는 DVI 포트의 Shell 이 외관 금속 기구물과 접촉이 되어 차폐가 가능하도록 하여야 하며, Shell 고정쇠는 PCB 기판상에서 접지와 연결하여야 영상 신호 노이즈가 방사 되지 않는다. 또한 각 신호의 데이터 라인에는 적당한 댐핑 저항을 삽입하여 제품 동작에 영향을 주지 않는 범위 내에서 감쇄 시켜 원하지 않는 노이즈의 발생을 없애야 한다. 이러한 기본적이고 중요한 몇 가지 요소를 잘 적용함으로써 향후 규격적으로 좋은 품질 의 제품이 개발되고 EMC 적으로도 문제 없는 제품이 생산 될 수 있다.. 페이지. 21/21.

(22)