- 1516 -
의도 고출력 전자파에 의해 오동작 되는 CMOS소자의 전류특성
황선묵, 홍주일, 한승문, 박신우, 허창수 인하대학교
Current Characteristics of CMOS device Broken by Intentional High Power Electromagnetic Wave
Sun-mook Hwang, Joo-il Hong, Seung-mook Han, Shin-woo Park, Chang-su Huh INHA University
Abstract - This paper investigated the breakdown effect of the CMOS device by impact of high power electromagnetic wave. The experiments employed a waveguide to study the current characteristics of CMOS device broken by high power electromagnetic wave. The CMOS device were composed of a LED drive circuit for visual discernment. Also CMOS device broken by high power electromagnetic wave was observed by power current. The CMOS device were broke by high power electromagnetic wave at about 10 kV/m and when power current is 75 mA. Based on the result, CMOS devices should show plan to protect the CMOS devices by high power electromagnetic wave. And the database from this experiment should provide the basis for future investigation.
1. 서 론
최근 정보화 시대의 발전으로 인하여, 많은 정보를 빠르게 처 리할 수 있는 새로운 시스템이 개발되고 있고, 디지털 무선 통신 정보기기들에 대한 사용빈도가 점점 증가되고 있다. 이로 인해 현재 사용 중인 주파수 대역보다 높은 주파수의 사용요구가 증 가된다. 산업이나 과학, 의료등의 여러 가지 정보기기들이 사용 하는 주파수 대역은 ISM (Industrial Scientific and Medical)영역 주파수가 할당되어 있다. 이로 인한 같은 주파수 범위에서 작동 되어진 전자파 발생장치로부터의 과도 전자파 영향으로 정보기 기는 원치 않은 신호를 수신하여 오동작을 일으킬 수 있고, 또는 파손될 수 있다. 특히 반도체로 구성된 정보기기들은 고출력 과 도전자파로 인하여 발생되는 thermal secondary breakdown으로 오동작 및 파손이 일어날 수 있다[1]. 따라서 의도적으로 발생되 는 고출력 과도전자파(High Power Electromagnetic wave, HPEM)에 대한 정보기기의 보호 대책이 필요하다. 또한 이러한 ISM 영역 뿐 아니라 고출력 전자파를 발생시키는 발생장치로부 터 발생되는 과도 전자파가 어떻게 정보기기에 영향을 주는지에 대한 연구가 필요하다. 본 연구는 마그네트론에서 발생되는 고 출력 과도전자파에 의해 도선에 커플링되어 오동작 되는 CMOS 소자의 전류특성을 분석하였다.
2. 본 론
2.1 실험 방법
<그림 1> 고출력 과도전자파 실험장치
그림 1은 의도적으로 발생하는 고출력 과도전파에 노출된 CMOS소자 의 오동작 되는 데이터 확보 및 분석을 위하여 구성한 실험장치를 보여 주고 있다. 마그네트론에서 발생된 고출력 전자파는 런처에 연결되어져 WR-340 도파관으로 전달되어 이 도파관을 따라 진행해가며, CMOS소
자와 연결된 리본케이블이 도파관 안에 놓여져 있는 시뮬레이터를 지나 Termination으로 전파되어 간다. 고출력 전자파로 인해 열 발생을 제거 하기 위하여 Termination에는 쿨러을 이용하여 냉각을 시켜주는 구조로 되어 있다. 다음으로 고출력 과도전자파에 의해 CMOS소자에 영향을 주는 Breakdown을 그림 2와 같이 정의하였다. 여기에서는 breakdown 은 물리적 손상을 의미하지 않고 단지 reset(self-, external- or power reset)을 통해 원래의 기능으로 회복되었을 경우를 의미하는 용어로 사 용하였다. 또한 Breakdown Failure Rate를 정의하였다.
<그림 2> BFR(Breakdown Failure Rate)의 원리와 정의 고출력 과도전자파가 CMOS소자와 연결된 리본케이블에 인가될 때 발생되는 오동작의 현상을 직접으로 확인하기 위하여 2가지 방법이 사 용되었다. 고출력 전자파의 특성을 검증하기 위하여 실험용 CMOS소자 와 연결된 리본 케이블을 Simulator에 넣어두고 CMOS소자와 연결된 리본케이블에 의하여 작동되는 LED 회로를 구성하였다. CMOS소자에 이상이 생기면 CMOS소자에 의하여 작동되는 LED 회로의 이상을 통해 오동작특성을 측정할 수 있게 하였다. 또 다른 방법은 Simulator에 들어 간 리본 케이블의 전원전류를 측정하여 고출력 과도전자파가 인가될 때 변화하는 CMOS소자의 전원전류를 측정함으로써 그 특성을 측정할 수 있도록 하였다. 실험에 사용된 CMOS 소자는 Logic devices인 CMOS (74HC04) IC를 사용하였다.
<그림 3> LED detector 회로
2.2 실험 결과 및 고찰
그림 4는 고출력 과도전자파에 의해 오동작 되는 CMOS소자의 파괴 율(BFR)을 나타낸 그림이다. 그림에서 알 수 있듯이 오동작 되는 CMOS소자에 인가된 전계강도는 (BT) 약 10 kV/m이고, 전계강도는 (BB) 약 10 kV/m ～ 10.7 kV/m이다. 이러한 CMOS 소자의 피해영향 은 다른 연구결과와 유사하였다[3].
2007년도 대한전기학회 하계학술대회 논문집 2007. 7. 18 - 20
- 1517 -
그림 4의 결과에 따르면, CMOS 소자는 전원 스위치 Off 후 On 동작 했을 때 원상태로 되돌아오는 오동작(Breakdown)이 발생하였다. 이러한 효과는 CMOS 소자에서의 n형과 p형 채널 트랜지스터 부근에서 기생 사이리스터에 의한 것으로 설명된다[2]. 또한 실험 결과의 바탕으로 CMOS소자의 오동작을 다음과 같이 생각 할 수 있다. 파괴율(BFR)이 1 보다 작다면 CMOS소자에 영향을 주는 임계값이 불규칙하게 일어나서 일정한 입계값을 예측 가능 할 수 없다. CMOS소자의 오동작는 어떤 임계 전계강도를 초과 했을 때 발생한다. 이 임계 전계강도는 많은 요소 들에 의존하는데, 이를테면 CMOS소자의 칩 제조기술 또는 칩 layout등 과 같은 일정한 요소들에 영향을 받을 수 있다. 또한 트랜지스터의 스위 칭 상태와 같은 가변적인 경우에도 영향을 받을 수 있다[3]. 이들 요소 들과 불확실한 결과 때문에 임계 전계강도는 불규칙하게 변화하는 값으 로 이루어진다. 그러므로 고출력 과도전자파에 의한 CMOS소자의 피해 전계강도 대역폭값(BB)을 정의함으로써 이 CMOS소자의 오동작 되는 전계강도를 정량화 할 수 있을 것으로 생각된다.
<그림 4> 고출력 과도전자파에 의한 CMOS소자의 BFR(Breakdown Failure Rate)
<그림 5> 고출력 과도전자파에 따른 CMOS소자에 걸리는 전원전류의 변화
그림 5는 고출력 과도전자파에 의해 오동작 되는 CMOS소자의 전원 전류의 변화를 나타낸 그림이다. 그림에서 보는바와 같이 전계강도가 약 10 kV/m 지점에서의 전원전류는 35 mA에서 75 mA로 급증하는 것을 볼 수 있다. 또한 고출력 과도전자파에 의해 오동작이 처음 발생한 지점 에는 전원전류가 급증하가 다시 원상태로 회복되었다. 그러나 오동작이 두 번째로 발생한 지점에서는 전원을 오프할 때 까지 계속 전류는 급증 한 상태로 유지 되었다. 이러한 결과는 CMOS에 n형과 p형 채널 트랜 지스터 부근에서 기생하는 바이폴라 성분에 의해 Latch-up 현상 일어난 것으로 사료된다. Latch-up이란 PNPN구조의 CMOS에 기생하는 바이 폴라 성분인 수직구조의 PNP(또는 NPN) 트랜지스터와 수평구조의 NPN(또는 PNP) 트랜지스터가 동시에 작동하여 전원과 접지사이가 낮 은 임피던스 상태로 되는 경우를 말한다. latch-up 상태가 되면 공급전 압(Vdd)과 접지(Vss) 사이에 갑자기 많은 전류가 흘러 CMOS의 동작을 멈추게 하거나 주변회로를 파괴시키기도 한다. CMOS의 latch-up을 고 찰하는데 있어서는 latch-up의 특성을 파악하는 데 가장 중요한 그림 6
의 4-terminal 구조가 사용된다[4]. 여기서 Rs1은 NPN의 에미터-베이스 간 바이패스 저항이며 Rw1은 PNP의 에미터-베이스간 바이패스 저항을 의미한다. 또 VPNP는 수직구조의 PNP 트랜지스터를 의미하며 LNPN 은 수평구조의 NPN 트랜지스터를 의미한다.
<그림 6> 고출력 과도전자파에 의해 PNPN 구조에 기생하는 바이폴라 성분
3. 결 론
이 논문에서는 CMOS 인버터 소자의 대상으로 고출력 과도전자파에 의해 오동작 되는 CMOS소자의 전류특성을 조사한 것이다.
1. 고출력 과도전자파에 의해 오동작 되는 CMOS소자의 전계강도는 (BT) 약 10 kV/m이고, 전계강도는 (BB) 약 10 kV/m ～ 10.7 kV/m이 다. 이러한 오동작 효과는 CMOS소자에서의 n형과 p형 채널 트랜지스 터 부근에서 기생 사이리스터에 의한 것으로 사료된다. 또한 고출력 과 도전자파에 의한 반도체 소자의 피해 전계강도 대역폭값(BB)을 정의함 으로써 이 CMOS소자의 오동작되는 전계강도를 정량화 할 수 있을 것 으로 생각된다.
2. 전계강도가 약 10 kV/m 지점에서의 전원전류는 35 mA에서 75 mA로 급증하였다. 이러한 결과는 CMOS에 n형과 p형 채널 트랜지스터 부근에서 기생하는 바이폴라 성분에 의해 Latch-up 현상 일어난 것으로 사료된다.
3. 본 연구결과의 바탕으로 의도적으로 고출력 과도전자파에 노출된 CMOS소자를 보호하기 위한 방안이 제시되어야 할 것이다. 또한 고출 력 과도전자파 발생 simulator 개발을 위한 기초 자료로 활용될 것으로 기대된다.
감사의 글
본 연구는 국방과학연구소의 연구비 지원에 의한 연구결과입니다.
[참 고 문 헌]
[1] D. Taylor, D. V. Giri, "High-power microwave systems and effects", Washington, D. C., Taylor & Francis, 1994
[2] M. Camp, H. Garbe, D. Nitsch, “Influence of the technology on the destruction effects of semiconducters by impact of EMP and UWB pulses”, IEEE Trans. on EMC Vol. 1, pp. 87-92, 2002 [3] M. Camp, H. Garbe, H. Gerth, “Predicting the Breakdown
Behavior of Microcontrollers Under EMP/UWB Impact Using a Statistical Analysis” IEEE Trans. on Electromagnetic Compatibility Vol. 46, p. 369, 2004
[4] Dave A. Hodges and Horace G Jackson, "Analysis and Design of Digital Integrated Circuits," pp. 60-62, McGraw-Hill, 1983.
